CN108346569B - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN108346569B CN108346569B CN201810070202.1A CN201810070202A CN108346569B CN 108346569 B CN108346569 B CN 108346569B CN 201810070202 A CN201810070202 A CN 201810070202A CN 108346569 B CN108346569 B CN 108346569B
- Authority
- CN
- China
- Prior art keywords
- film
- inorganic
- organic
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 60
- 238000005530 etching Methods 0.000 claims abstract description 89
- 239000002131 composite material Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 141
- 239000010409 thin film Substances 0.000 claims description 73
- 229910010272 inorganic material Inorganic materials 0.000 claims description 18
- 239000011147 inorganic material Substances 0.000 claims description 18
- 239000011368 organic material Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 129
- 239000007789 gas Substances 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的制作方法，该方法包括：提供衬底，在所述衬底上设置有至少一个有机薄膜和无机薄膜的复合膜层，所述无机薄膜位于所述有机薄膜之上，在所述无机薄膜之上形成有具有开口的掩膜层；以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次以上的刻蚀以形成贯穿所述无机薄膜和所述有机薄膜的通孔，其中，每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，并且仅在对所述有机薄膜进行最后一次刻蚀时刻穿所述有机薄膜孔。该制作方法可以避免在无机薄膜和有机薄膜的复合膜层中制作通孔时有机薄膜刻蚀孔径大的问题。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
背景技术
系统封装(SiP，System in Package)是将多个具有不同功能的有源元件、无源元件、微机电系统(MEMS)以及光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，其允许异质IC(集成电路)集成，是最好的封装集成方式。相比于SOC(system on chip，片上系统)，SiP集成具有相对简单、设计周期和面市周期更短以及成本较低的优点，并且SiP可以实现更复杂的系统。与传统的SiP相比，晶圆级系统封装(waferlevel System in package， WLPSIP)是在晶圆上完成封装集成的制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
WLSIP技术有两个重要的工艺难点：物理连接和电性连接。如何实现更好的物理连接和电性连接一直是业界研究的热点。在目前的一种WLSIP技术中会涉及无机层和有机层组成的复合层的深孔刻蚀，但是目前的方法会导致有机层刻蚀孔径大的问题，导致后续填充的导电材料存在连接问题。
因此有必要提出一种半导体器件的制作方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以避免在有机膜和无机复合膜层中进行刻蚀深孔时有机膜层刻蚀孔径大的问题。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，包括：
提供衬底，在所述衬底上设置有至少一个有机薄膜和无机薄膜的复合膜层，所述无机薄膜位于所述有机薄膜之上，在所述无机薄膜之上形成有具有开口的掩膜层；
以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次以上的刻蚀以形成贯穿所述无机薄膜和所述有机薄膜的通孔，
其中，每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，并且仅在对所述有机薄膜进行最后一次刻蚀时刻穿所述有机薄膜。
在本发明的一个实施例中，以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次刻蚀以形成所述通孔。
在本发明的一个实施例中，形成所述通孔包括：
以所述掩膜层为掩膜对所述无机薄膜进行第一次刻蚀，以在所述无机薄膜中形成贯穿所述无机薄膜的第一沟槽；
对所述有机薄膜进行第一次刻蚀，以在所述有机薄膜中形成第二沟槽，并且所述第二沟槽未贯穿所述有机薄膜；
以所述掩膜层为掩膜对所述无机薄膜进行第二次刻蚀，以去除所述第一沟槽相对所述第二沟槽的突出部分；
对所述有机薄膜进行第二次刻蚀，以使所述第二沟槽贯穿所述有机薄膜以形成所述通孔。
在本发明的一个实施例中，采用反应离干法刻蚀工艺对所述无机薄膜进行刻蚀，并且刻蚀气体包括CF4、CF3和Ar，其中CF4的流量为5～15sccm，CF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。
在本发明的一个实施例中，采用反应离干法刻蚀工艺对所述有机薄膜进行刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar的流量为 60～90sccm，腔室压力为15～35mTorr刻蚀时间为400～800S。
在本发明的一个实施例中，所述无机薄膜包括一层以上的无机材料层。
在本发明的一个实施例中，所述无机材料层包括硅层、氧化硅层、氮化硅层或金属层。
在本发明的一个实施例中，以所述掩膜层为掩膜刻蚀所述无机薄膜时，根据所述无机薄膜包含的无机材料层的层数和种类采用与每一无机材料层对应的刻蚀气体依次刻蚀各无机材料层。
在本发明的一个实施例中，所述有机薄膜包括一层以上的有机材料层。
在本发明的一个实施例中，所述有机材料层包括芯片连接薄膜、干膜或光阻。
在本发明的一个实施例中，在刻蚀所述有机薄膜时，根据所述有机薄膜包含的有机材料层的层数和种类采用与每一有机材料层对应的刻蚀气体依次刻蚀各有机材料层。
在本发明的一个实施例中，所述掩膜层为光刻胶层或硬掩膜层。
在本发明的一个实施例中，所述掩膜层为硬掩膜层，在对所述有机薄膜执行第一次刻蚀之后，对所述无机薄膜执行第二次刻蚀之前，还包括：
将所述掩膜层的开口尺寸增大5％～15％。
在本发明的一个实施例中，通过湿法刻蚀工艺增大所述掩膜层的开口尺寸。
在本发明的一个实施例中，还包括：以导电材料填充所述通孔。
根据本发明的半导体器件的制作方法，通过对无机薄膜和有机薄膜进行多次刻蚀，并且每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，至少可以减少所述通孔位于无机薄膜中的部分相对位于有机薄膜中的部分的横向突出，较佳的可以使上面的孔径尺寸等于小于下部的孔径，避免了在有机薄膜和无机薄膜复合膜层中进行刻蚀深孔时有机膜层刻蚀孔径大的问题，填充金属时，更容易填充，使得后续填充金属时不再存在连接问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A～图1D示出一种半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；
图2示出根据本发明一实施例的半导体器件的制作方法的步骤流程图；
图3A～图3E示出了根据本发明一实施例的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
图1A～图1D示出一种半导体器件的制作方法，用于晶圆级的系统封装，该制作方法包括：
首先，如图1A所示，在半导体晶圆100的正面设置芯片连接薄膜101，并在芯片连接薄膜101上设置待集成的芯片102，待集成的芯片102正面朝向半导体晶圆100的正面，所谓的半导体晶圆100的正面指的是半导体晶圆中形成有器件的一面，与之相对的面即为背面。在半导体晶圆晶圆的背面形成具有开口104 的光刻胶层103。开口104定义拟形成的沟槽的位置、形状和大小。
然后，如图1B所示，以光刻胶层为掩膜刻蚀半导体晶圆100，以在半导体晶圆100中形成第一沟槽105。
接着，如图1C所示，以半导体晶圆100为掩膜刻蚀芯片连接薄膜101，以在芯片连接薄膜101中形成第二沟槽106
最后，如图1D所示，以导电材料107填充第一沟槽和第二沟槽，从而实现半导体晶圆100中的器件与芯片102之间的电连接。
由上可知，这种晶圆级的系统封装方法，利用芯片连接薄膜(DAF，die attachfilm)实现待集成芯片和晶圆之间的物理连接，并通过深孔刻蚀和电镀技术实现器件间的电性连接。然而，要实现电性连接，深孔刻蚀的时候必须刻蚀穿复合膜 (无机半导体晶圆和有机DAF的复合薄膜)，并且一般深孔刻蚀是先刻蚀无机薄膜再刻蚀有机DAF薄膜。当无机薄膜刻蚀好以后，DAF刻蚀的图形大小和形貌主要是靠无机薄膜的图形和刻蚀制程来决定。一般深孔刻蚀使用反应离子干法刻蚀，在干法刻蚀过程中会生成一些不和刻蚀气体反应的副产物，这些会附着在深孔的侧壁上以阻止横向刻蚀。但是因为DAF是有机物，刻蚀所用的气体主要是氧气，而且其产物大多数是气体，这样在刻蚀过程中有机薄膜中深孔的侧壁就得不到保护，如图1C所示，横向刻蚀就比较严重。刻蚀结束后，会出现无机膜中刻蚀孔径小，下面DAF膜中刻蚀孔径大的现象，导致后续填充的金属由于无机薄膜和有机薄膜中刻蚀孔径不一致而在生长过程中容易产生连接问题，从而影响器件的性能。本发明基于此提出一种半导体器件的制作方法，以至少部分解决该技术问题。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图2示出根据本发明一实施例的半导体器件的制作方法的步骤流程图；图 3A～图3E示出了根据本发明一实施例的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图。下面结合图2以及图3A～图3E对根据本发明一实施例的半导体器件的制作方法进行详细说明。
本发明一实施例公开一种半导体器件的制作方法，用于无机膜层、有机膜层的复合膜层的深孔刻蚀，如图2所示，该制作方法包括：
步骤201，提供衬底，在所述衬底上设置有至少一个有机薄膜和无机薄膜的复合膜层，所述无机薄膜位于所述有机薄膜之上，在所述无机薄膜之上形成有具有开口的掩膜层。
步骤202，以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次以上的刻蚀以形成贯穿所述无机薄膜和所述有机薄膜的通孔，其中，每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，并且仅在对所述有机薄膜进行最后一次刻蚀时刻穿所述有机薄膜。
步骤203，以导电材料填充所述通孔。
根据本实施例的半导体器件的制作方法，通过对无机薄膜和有机薄膜进行多次刻蚀，并且每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，至少可以减少所述通孔位于无机薄膜中的部分相对位于有机薄膜中的部分的横向突出，较佳的可以使上面的孔径尺寸等于小于下部的孔径，避免了在有机薄膜和无机薄膜复合膜层中进行刻蚀深孔时有机膜层刻蚀孔径大的问题，填充金属时，更容易填充，使得后续填充金属时不再存在连接问题。
下面结合图3A～图3E对根据本发明一实施例半导体器件的制作方法的实施过程进行示例性描述。
首先，如图3A所示，提供衬底300，在衬底300上设置有至少一个有 机薄膜 301和无机薄膜302的复合膜层，所述无机薄膜302位于所述有机薄膜301之上；在所述无机薄膜302之上形成有具有开口304的掩膜层303。
在本实施例中衬底300可以为半导体衬底，例如为以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI) 以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/ 或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。衬底300还可以其它各种合适的无机材料。
有机薄膜301包括一层以上的有机材料层，所述有机材料层例如包括芯片连接薄膜(DAF)、干膜或光阻等。有机薄膜301所包含的有机材料层的层数不限于一层，可以为一层或大于一层的任意层。示例性地，在本实施例中，有机薄膜 301为一层有机材料层，例如包括一层芯片连接薄膜。
无机薄膜302包括一层以上的无机材料层，所述无机材料层包括硅层、氧化硅层、氮化硅层或金属层。无机薄膜302所包含的无机材料层的层数不限于一层，可以为一层或大于一层的任意层。示例性地，在本实施例中，无机薄膜302包括三层或三层以上的无机材料层，例如包括硅层、氧化硅层和金属层三层无机材料层。
进一步地，有机薄膜301和无机薄膜302组成的复合薄膜的数量可以也为一层或大于一的任意层。示例性地，在本实施例中，仅包括一层复合薄膜，当然在其它实施例中，也可以包括二层或二层以上的复合薄膜，并且当包括二层以上的复合薄膜时，每层复合薄膜均可以按照本实施所示的复合薄膜刻蚀方法进行深孔刻蚀。
掩膜层303可以为各种合适的掩膜，例如光刻胶层或硬掩膜层。掩膜层303 具有开口304，用于限定拟在有机薄膜301和无机薄膜302的复合膜层形成的沟槽的位置、形状和大小。示例性地，开口304的大小为30微米～50微米。示例性地，在本实施例中，掩膜层303为光刻胶层，光刻胶层可以通过本领域常用的涂覆、曝光、显影、烘干等步骤形成，并且由于光刻胶层在后续的蚀刻工序中会被部分消耗，因此，本发明的光刻胶层要具有足够的厚度以满足后续蚀刻的需求，具体的厚度根据需要蚀刻的膜层的厚度和蚀刻条件等选取。
接着，如图3B所示，以所述掩膜层303为掩膜对所述无机薄膜302进行第一次刻蚀，以在所述无机薄膜302中形成位于所述开口304之下的贯穿所述无机薄膜302的第一沟槽305。
具体地，以所述掩膜层303为掩膜通过合适的干法刻蚀方法刻蚀所述无机薄膜302，以在所述无机薄膜302中形成位于所述开口304之下的贯穿所述无机薄膜302的第一沟槽305。
进一步地，在刻蚀所述无机薄膜302时，根据所述无机薄膜包含的无机材料层的层数和种类采用与每一无机材料层对应的刻蚀气体依次刻蚀各无机材料层。例如所述无机薄膜302包括氧化硅层和硅层，则采用氧化硅层和硅层与对应的刻蚀气体依次刻蚀氧化硅层和硅层。
示例性地，在本发明一实施例中，所述无机薄膜包括氧化硅层和硅层，示例性地，采用反应离干法刻蚀工艺对所述无机薄膜302进行所述第一次刻蚀，其中刻蚀气体包括CF4、CF3和Ar，CF4的流量为5～15sccm，CF3的流量为40～70 sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为 300～500w，刻蚀时间为50～200s。
接着，如图3C所示，对所述有机薄膜301进行第一次刻蚀，以在所述有机薄膜301中形成位于所述第一沟槽305之下的第二沟槽306，并且所述第二沟槽 306未贯穿所述有机薄膜。
具体地，通过合适的干法刻蚀方法刻蚀所述有机薄膜301，以在所述有机薄膜301中形成位于所述第一沟槽305之下的第二沟槽306，并且所述第二沟槽306 未贯穿所述有机薄膜301。在刻蚀所述有机薄膜时，根据所述有机薄膜包含的有机材料层的层数和种类采用与每一有机材料层对应的刻蚀气体依次刻蚀各有机材料层。
示例性地，在本发明一实施例中，有机薄膜301为芯片连接薄膜(DAF)，刻蚀气体为氧气或氩气。采用反应离干法刻蚀工艺对所述有机薄膜301进行所述第一次刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar 的流量为60～90sccm，腔室压力为15～35mTorr刻蚀时间为400～800S。
如前所述，刻蚀时副产物大多数是气体，这样在刻蚀过程中侧壁就得不到保护，如图3C所示，横向刻蚀就比较严重，使得第二沟槽的尺寸比第一沟槽大，也即第一沟槽相对第二沟槽存在横向突出。
进一步地，在本实施例中，掩膜层303为光刻胶层，其也为有机材料，因此在刻蚀有机薄膜时也对掩膜层303存在刻蚀，因此使得开口304的尺寸增大。可以理解的是，当掩膜层303采用硬掩膜层时，在本步骤中，开口304的尺寸并不会明显增大，因此为了后续在执行无机薄膜的第二次刻蚀时，可以去除第一沟槽相对第二沟槽的突出，当掩膜层303采用硬掩膜层时，在本步骤之后，还可以执行额外的刻蚀步骤以增大所述开口304的尺寸。示例性地，将所述掩膜层开口的尺寸增大5％～15％。示例性地，通过湿法刻蚀工艺增大所述掩膜层的开口尺寸。
进一步地，为了避免后续对无机薄膜302进行第二次刻蚀时，损害底部的衬底300，对有机薄膜301的刻蚀不会贯穿有机薄膜，也即第二沟槽306未贯穿所述有机薄膜301，并且第二沟槽306底部的剩余的有机薄膜的厚度为大于能够阻挡第二次无机薄膜刻蚀时损害到衬底300的最小厚度，示例性地，第二沟槽306 底部的剩余的有机薄膜的厚度大于无机薄膜302厚度的一半。应当理解，第二沟槽306底部的剩余的有机薄膜的厚度与各层的刻蚀选择比相关，本实施例给出的无机薄膜302厚度的一半仅是一个示例，而不是必须的。
接着，如图3D所示，以所述掩膜层303为掩膜对所述无机薄膜302进行第二次刻蚀，以去除第一沟槽305相对第二沟槽306的突出，并增大第一沟槽305 的尺寸。
如前所述，由于在刻蚀有机薄膜301时增大了图形化的掩膜层303中开口 304的尺寸，因此当以所述图形化的掩膜层303为掩膜对所述无机薄膜302进行第二次刻蚀时，便可以去除第一沟槽305相对第二沟槽306的突出，从而增大了第一沟槽305的尺寸，使第一沟槽305的尺寸与第二沟槽306的尺寸一致。
示例性地，示例性地，在本发明一实施例中，所述无机薄膜包括氧化硅层和硅层，示例性地，采用反应离干法刻蚀工艺对所述无机薄膜302进行所述第二次刻蚀，其中刻蚀气体包括CF4、CF3和Ar，CF4的流量为5～15sccm，CF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。
接着，如图3E所示，对所述有机薄膜301进行第二次刻蚀，以使第二沟槽 306贯穿有机薄膜301，以形成所述通孔。
示例性地，在本发明一实施例中，有机薄膜301为芯片连接薄膜(DAF)，刻蚀气体为氧气或氩气。采用反应离干法刻蚀工艺对所述有机薄膜301进行所述第二次刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar 的流量为60～90sccm，腔室压力为15～35mTorr刻蚀时间为400～800S。
至此，完成了根据本发明一实施例的半导体器件的制作方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如当完成所述有机薄膜301的第二次刻蚀之后，还可以包括掩膜层303的去除步骤以及导电材料的填充步骤，其都包括在本实施例的制作方法的范围内。
应当理解的是，本实施例所述的制作方法仅是用于说明本发明公开的半导体器件的制作方法原理，其不对本发明构成限制，例如有机薄膜和无机薄膜的刻蚀次数不限于两次，而是可以根据需要基于类似的原理刻蚀三次或更多次，只要能克服有机薄膜的刻蚀孔径比无机薄膜的刻蚀孔径即可。
还应当理解的是，由于开口和第一沟槽的尺寸在后续刻蚀中增大，因此在本发明的实施例中可以根据需要将开口的初始尺寸设置为小于第一沟槽和第二沟槽的目标尺寸，以便最终形成的第一沟槽和第二沟槽的尺寸更接近目标尺寸。
进一步地，本实施例的半导体器件的制作方法，不仅可以应用具体器件制作过程中有机薄膜和无机薄膜复合膜层的深孔刻蚀，还可以应用于晶圆级的系统封装中通孔的制作，也即本实施例的半导体器件的制作方法的含义为广义的半导体器件的制作，例如包括器件的封装。当本实施例的半导体器件的制作方法应用于晶圆级系统封装时，衬底300例如为各种待集成的芯片，其可以形成载体之中或之上，有机薄膜301例如为芯片连接薄膜，无机薄膜302为形成有器件的半导体晶圆片，此时图3A～图3E中仅示意出半导体晶圆的一部分，实际上，半导体晶圆上通过诸如芯片连接薄膜的有机薄膜设置有多个待集成芯片。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (15)
1.一种半导体器件的制作方法，用于实现晶圆级的系统封装，其特征在于，包括：
提供衬底，在所述衬底上设置有至少一个有机薄膜和无机薄膜的复合膜层，所述无机薄膜位于所述有机薄膜之上，在所述无机薄膜之上形成有具有开口的掩膜层；
以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次以上的刻蚀以形成贯穿所述无机薄膜和所述有机薄膜的通孔，
其中，每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，并且仅在对所述有机薄膜进行最后一次刻蚀时刻穿所述有机薄膜。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次刻蚀以形成所述通孔。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，形成所述通孔包括：
以所述掩膜层为掩膜对所述无机薄膜进行第一次刻蚀，以在所述无机薄膜中形成贯穿所述无机薄膜的第一沟槽；
对所述有机薄膜进行第一次刻蚀，以在所述有机薄膜中形成第二沟槽，并且所述第二沟槽未贯穿所述有机薄膜；
以所述掩膜层为掩膜对所述无机薄膜进行第二次刻蚀，以去除所述第一沟槽相对所述第二沟槽的突出部分；
对所述有机薄膜进行第二次刻蚀，以使所述第二沟槽贯穿所述有机薄膜以形成所述通孔。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，采用反应离干法刻蚀工艺对所述无机薄膜进行刻蚀，并且刻蚀气体包括CF4、CF3和Ar，其中CF4的流量为5～15sccm，CF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，采用反应离干法刻蚀工艺对所述有机薄膜进行刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar的流量为60～90sccm，腔室压力为15～35mTorr刻蚀时间为400～800S。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述无机薄膜包括一层以上的无机材料层。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述无机材料层包括硅层、氧化硅层、氮化硅层或金属层。
8.根据权利要求6或7所述的半导体器件的制作方法，其特征在于，以所述掩膜层为掩膜刻蚀所述无机薄膜时，根据所述无机薄膜包含的无机材料层的层数和种类采用与每一无机材料层对应的刻蚀气体依次刻蚀各无机材料层。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述有机薄膜包括一层以上的有机材料层。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述有机材料层包括芯片连接薄膜、干膜或光阻。
11.根据权利要求9或10所述的半导体器件的制作方法，其特征在于，在刻蚀所述有机薄膜时，根据所述有机薄膜包含的有机材料层的层数和种类采用与每一有机材料层对应的刻蚀气体依次刻蚀各有机材料层。
12.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述掩膜层为光刻胶层或硬掩膜层。
13.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述掩膜层为硬掩膜层，在对所述有机薄膜执行第一次刻蚀之后，对所述无机薄膜执行第二次刻蚀之前，还包括：
将所述掩膜层的开口尺寸增大5％～15％。
14.根据权利要求13所述的半导体器件的制作方法，其特征在于，通过湿法刻蚀工艺增大所述掩膜层的开口尺寸。
15.根据权利要求1所述的半导体器件的制作方法，其特征在于，还包括：
以导电材料填充所述通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810070202.1A CN108346569B (zh) | 2018-01-24 | 2018-01-24 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810070202.1A CN108346569B (zh) | 2018-01-24 | 2018-01-24 | 半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346569A CN108346569A (zh) | 2018-07-31 |
| CN108346569B true CN108346569B (zh) | 2020-10-02 |
Family
ID=62960950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810070202.1A Active CN108346569B (zh) | 2018-01-24 | 2018-01-24 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346569B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109659267B (zh) * | 2018-12-21 | 2021-04-23 | 中芯集成电路（宁波）有限公司 | 半导体器件制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245684B1 (en) * | 1998-03-13 | 2001-06-12 | Applied Materials, Inc. | Method of obtaining a rounded top trench corner for semiconductor trench etch applications |
| CN103489757A (zh) * | 2013-10-16 | 2014-01-01 | 信利半导体有限公司 | 一种用于叠层绝缘薄膜的刻蚀方法 |
| CN104952794A (zh) * | 2014-03-26 | 2015-09-30 | 英飞凌科技股份有限公司 | 用于背面金属化的截口准备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050274691A1 (en) * | 2004-05-27 | 2005-12-15 | Hyun-Mog Park | Etch method to minimize hard mask undercut |
| US7601607B2 (en) * | 2006-05-15 | 2009-10-13 | Chartered Semiconductor Manufacturing, Ltd. | Protruded contact and insertion of inter-layer-dielectric material to match damascene hardmask to improve undercut for low-k interconnects |
-
2018
- 2018-01-24 CN CN201810070202.1A patent/CN108346569B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245684B1 (en) * | 1998-03-13 | 2001-06-12 | Applied Materials, Inc. | Method of obtaining a rounded top trench corner for semiconductor trench etch applications |
| CN103489757A (zh) * | 2013-10-16 | 2014-01-01 | 信利半导体有限公司 | 一种用于叠层绝缘薄膜的刻蚀方法 |
| CN104952794A (zh) * | 2014-03-26 | 2015-09-30 | 英飞凌科技股份有限公司 | 用于背面金属化的截口准备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346569A (zh) | 2018-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5237285B2 (ja) | 電子デバイス及びその製造方法 | |
| US8896136B2 (en) | Alignment mark and method of formation | |
| TWI545693B (zh) | 關於形成具有犧牲插件之基板通孔之裝置、系統、及方法 | |
| US9478463B2 (en) | Device and method for improving RF performance | |
| CN108336020B (zh) | 晶圆级封装中形成通孔的方法 | |
| US9834436B2 (en) | Cap and substrate electrical connection at wafer level | |
| US20140287584A1 (en) | Microelectronic devices with through-silicon vias and associated methods of manufacturing | |
| US10923455B2 (en) | Semiconductor apparatus and method for preparing the same | |
| US10720491B2 (en) | Method of fabricating semiconductor devices | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20040084726A1 (en) | Semiconductor device having heat release structure using soi substrate and fabrication method thereof | |
| CN108346569B (zh) | 半导体器件的制作方法 | |
| TWI641147B (zh) | 半導體裝置及其製造方法 | |
| US20180175063A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20070170584A1 (en) | Semiconductor interconnect having adjacent reservoir for bonding and method for formation | |
| CN108511473B (zh) | 一种晶圆间金属层互联工艺 | |
| US8928098B2 (en) | Semiconductor package and fabrication method thereof | |
| US20150140796A1 (en) | Formation of contact/via hole with self-alignment | |
| KR102445065B1 (ko) | 반도체 장치 및 이를 위한 방법 | |
| US7192842B2 (en) | Method for bonding wafers | |
| US20070145517A1 (en) | Method of manufacturing a semiconductor device | |
| CN107403754B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107482008B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US9481564B2 (en) | Method of sealing and shielding for dual pressure MEMs devices | |
| CN110896051B (zh) | 一种半导体器件的制造方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |