CN108336020B - 晶圆级封装中形成通孔的方法 - Google Patents

Abstract

本发明提供一种晶圆级封装中形成通孔的方法，该方法包括：提供形成有第一芯片的器件晶圆，器件晶圆的正面或背面通过芯片连接薄膜粘贴有多个第二芯片；在所述器件晶圆的与粘贴有多个所述第二芯片的一面相背的另一面上形成具有开口的的掩膜层；以所述掩膜层为掩膜对所述器件晶圆和所述芯片连接薄膜分别执行两次以上的刻蚀以形成贯穿所述器件晶圆和所述芯片连接薄膜的通孔，其中，每进行一次刻蚀所述芯片连接薄膜的步骤之前，进行一次刻蚀所述器件晶圆的刻蚀，并且仅在对所述芯片连接薄膜进行最后一次刻蚀时刻穿所述芯片连接薄膜。该晶圆级封装中形成通孔的方法可以避免通孔制作芯片连接薄膜刻蚀孔径大的问题。

Description

晶圆级封装中形成通孔的方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种晶圆级封装中形成通孔的方法。

背景技术

系统封装(SiP，System in Package)是将多个具有不同功能的有源元件、无源元件、微机电系统(MEMS)以及光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，其允许异质IC(集成电路)集成，是最好的封装集成方式。相比于SOC(system on chip，片上系统)，SiP集成具有相对简单、设计周期和面市周期更短以及成本较低的优点，并且SiP可以实现更复杂的系统。与传统的SiP相比，晶圆级系统封装(waferlevel System in package，WLPSIP)是在晶圆上完成封装集成的制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

WLSIP技术有两个重要的工艺难点：物理连接和电性连接。如何实现更好的物理连接和电性连接一直是业界研究的热点。在目前的一种WLSIP技术中会涉及无机层和有机层组成的复合层的深孔刻蚀，但是目前的方法会导致有机层刻蚀孔径大的问题，导致后续填充的导电材料存在连接问题。

因此有必要提出一种晶圆级封装中形成通孔的方法和半导体器件的制作方法，以至少部分解决上述问题。

发明内容

针对现有技术的不足，本发明提出一种晶圆级封装中形成通孔的方法和半导体器件的制作方法，可以避免在有机膜和无机复合膜层中进行刻蚀深孔时有机膜层刻蚀孔径大的问题。

为了克服目前存在的问题，本发明一方面提供一种晶圆级封装中形成通孔的方法，包括：

提供形成有第一芯片的器件晶圆，所述器件晶圆的正面或背面通过芯片连接薄膜粘贴有多个第二芯片；

在所述器件晶圆的与粘贴有多个所述第二芯片的一面相背的另一面上形成具有开口的掩膜层；

以所述掩膜层为掩膜对所述器件晶圆和所述芯片连接薄膜分别执行两次以上的刻蚀以形成贯穿所述器件晶圆和所述芯片连接薄膜的通孔，

其中，每进行一次刻蚀所述芯片连接薄膜的步骤之前，进行一次刻蚀所述器件晶圆的刻蚀，并且仅在对所述芯片连接薄膜进行最后一次刻蚀时刻穿所述芯片连接薄膜。

在本发明的一个实施例中，以所述掩膜层为掩膜对所述器件晶圆和所述芯片连接薄膜分别执行两次刻蚀以形成所述通孔。

在本发明的一个实施例中，形成所述通孔包括：

以所述掩膜层为掩膜对所述器件晶圆进行第一次刻蚀，以在所述器件晶圆中形成贯穿所述第一芯片和所述芯片连接薄膜的第一沟槽；

对所述芯片连接薄膜进行第一次刻蚀，以在所述芯片连接薄膜中形成第二沟槽，并且所述第二沟槽未贯穿所述芯片连接薄膜；

以所述掩膜层为掩膜对所述器件晶圆进行第二次刻蚀，以去除所述第一沟槽相对所述第二沟槽的突出部分；

对所述芯片连接薄膜进行第二次刻蚀，以使所述第二沟槽贯穿所述芯片连接薄膜，以形成所述通孔。

在本发明的一个实施例中，采用反应离干法刻蚀工艺对所述器件晶圆进行刻蚀，并且刻蚀气体包括CF4、CF3和Ar，其中CF4的流量为5～15sccm，CF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。

在本发明的一个实施例中，采用反应离干法刻蚀工艺对所述芯片连接薄膜进行刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar的流量为60～90sccm，腔室压力为15～35mTorr刻蚀时间为400～800S。

在本发明的一个实施例中，所述掩膜层为光刻胶层或硬掩膜层。

在本发明的一个实施例中，所述掩膜层为硬掩膜层，在对所述芯连接薄膜执行第一次刻蚀之后，对所述器件晶圆执行第二次刻蚀之前还包括：

将所述掩膜层开口的尺寸增大5％～15％。

在本发明的一个实施例中，通过湿法刻蚀工艺增大所述掩膜层的开口尺寸。

在本发明的一个实施例中，多个所述第二芯片粘贴在所述器件晶圆的正面，在形成所述掩膜层之前，还包括：

对所述器件晶圆的背面进行减薄。

在本发明的一个实施例中，多个所述第二芯片粘贴在所述器件晶圆的背面，在将多个所述第二芯片粘贴在所述器件晶圆之前，还包括：

对所述器件晶圆的背面进行减薄。

在本发明的一个实施例中，通过研磨、化学机械抛光、湿法刻蚀或干法刻蚀对所述器件晶圆的背面进行减薄。

在本发明的一个实施例中，所述器件晶圆的背面被减薄的厚度为10微米～100微米。

在本发明的一个实施例中，在将所述第二芯片粘贴至所述器件晶圆之后，在形成所述图形化的掩膜层之前，还包括：

形成覆盖所述第二芯片和所述芯片连接薄膜的塑封层。

在本发明的一个实施例中，所述第二芯片上形成有焊盘，所述通孔位于所述焊盘之上。

根据本发明的晶圆级封装中形成通孔的方法，通过对器件晶圆和芯片连接薄膜进行多次刻蚀，并且每进行一次刻蚀所述芯片连接薄膜的步骤之前，进行一次刻蚀所述器件晶圆的刻蚀，至少可以减少所述通孔位于器件晶圆中的部分相对位于芯片连接薄膜中的部分的横向突出，较佳的可以使上面的孔径尺寸等于小于下部的孔径，避免了在器件晶圆和芯片连接薄膜中进行刻蚀深孔时芯片连接薄膜刻蚀孔径大的问题，填充金属时，更容易填充，使得后续填充金属时不再存在连接问题。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A～图1D示出一种晶圆级封装中形成通孔的方法依次实施各步骤所获得半导体器件的剖面示意图；

图2示出根据本发明一实施例的晶圆级封装中形成通孔的方法的步骤流程图；

图3A～图3F示出了根据本发明一实施例的晶圆级封装方法依次实施各步骤所获得半导体器件的剖面示意图；

图4A～图4F示出了根据本发明另一实施例的晶圆级封装方法依次实施各步骤所获得半导体器件的剖面示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

图1A～图1D示出一种晶圆级封装中形成通孔的方法，，该方法包括：

首先，如图1A所示，在半导体晶圆100的正面设置芯片连接薄膜101，并在芯片连接薄膜101上设置待集成的芯片102，待集成的芯片102正面朝向半导体晶圆100的正面，所谓的半导体晶圆100的正面指的是半导体晶圆中形成有器件的一面，与之相对的面即为背面。在半导体晶圆晶圆的背面形成具有开口104的光刻胶层103。开口104定义拟形成的沟槽的位置、形状和大小。然后，如图1B所示，以光刻胶层为掩膜刻蚀半导体晶圆100，以在半导体晶圆100中形成第一沟槽105。

接着，如图1C所示，接着刻蚀芯片连接薄膜101，以在芯片连接薄膜101中形成第二沟槽106。

最后，如图1D所示，以导电材料107填充第一沟槽和第二沟槽，从而实现半导体晶圆100中的器件与芯片102之间的电连接。

由上可知，这种晶圆级的系统封装方法，利用芯片连接薄膜(DAF，dieattachfilm)实现待集成芯片和晶圆之间的物理连接，并通过深孔刻蚀和电镀技术实现器件间的电性连接。然而，要实现电性连接，深孔刻蚀的时候必须刻蚀穿复合膜(无机半导体晶圆和有机DAF的复合薄膜)，并且一般深孔刻蚀是先刻蚀无机薄膜再刻蚀有机DAF薄膜。当无机薄膜刻蚀好以后，DAF刻蚀的图形大小和形貌主要是靠无机薄膜的图形和刻蚀制程来决定。一般深孔刻蚀使用反应离子干法刻蚀，在干法刻蚀过程中会生成一些不和刻蚀气体反应的副产物，这些会附着在深孔的侧壁上以阻止横向刻蚀。但是因为DAF是有机物，刻蚀所用的气体主要是氧气，而且其产物大多数是气体，这样在刻蚀过程中有机薄膜中深孔的侧壁就得不到保护，如图1C所示，横向刻蚀就比较严重。刻蚀结束后，会出现无机膜中刻蚀孔径小，下面DAF膜中刻蚀孔径大的现象，导致后续填充的金属由于无机薄膜和有机薄膜中刻蚀孔径不一致而在生长过程中容易产生连接问题，从而影响器件的性能。

本发明基于此提出一种晶圆级封装中形成通孔的方法，如图2所示，该方法包括：步骤201，提供形成有第一芯片的器件晶圆，所述器件晶圆的正面或背面通过芯片连接薄膜粘贴有多个第二芯片；步骤202，在所述器件晶圆的与粘贴有多个所述第二芯片的一面相背的另一面上形成具有开口的掩膜层；步骤203，以所述掩膜层为掩膜对所述器件晶圆和所述芯片连接薄膜分别执行两次以上的刻蚀以形成贯穿所述器件晶圆和所述芯片连接薄膜的通孔，其中，每进行一次刻蚀所述芯片连接薄膜的步骤之前，进行一次刻蚀所述器件晶圆的刻蚀，并且仅在对所述芯片连接薄膜进行最后一次刻蚀时刻穿所述芯片连接薄膜。

根据本发明的晶圆级封装中形成通孔的方法，通过对器件晶圆和芯片连接薄膜进行多次刻蚀，并且每进行一次刻蚀所述芯片连接薄膜的步骤之前，进行一次刻蚀所述器件晶圆的刻蚀，至少可以减少所述通孔位于器件晶圆中的部分相对位于芯片连接薄膜中的部分的横向突出，较佳的可以使上面的孔径尺寸等于小于下部的孔径，避免了在器件晶圆和芯片连接薄膜中进行刻蚀深孔时芯片连接薄膜刻蚀孔径大的问题，填充金属时，更容易填充，使得后续填充金属时不再存在连接问题。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

图3A～图3F示出了根据本发明一实施例的晶圆级封装中形成通孔的方法依次实施各步骤所获得半导体器件的剖面示意图。

下面结合图3A～图3F对根据本发明一实施例晶圆级封装中形成通孔的方法的实施过程进行示例性描述。

首先，如图3A所示，提供形成有第一芯片301的器件晶圆300，所述器件晶圆300的正面或背面通过芯片连接薄膜302粘贴有多个第二芯片501。

器件晶圆300为完成器件制作的晶圆，其可以采用集成电路制作技术根据相应的布图设计进行制作，例如在半导体晶圆上通过沉积、刻蚀等工作形成诸如NMOS和/或PMOS等的器件，以及介质层和金属层构成的互连层和位于互连层之上的焊盘等结构，从而在半导体晶圆中制作至少一个第一芯片301，该第一芯片301可以为各种类型的芯片。

示例性地，半导体晶圆可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

所述器件晶圆300的正面指的是所述器件晶圆300上形成有第一芯片301的一面，所述器件晶圆300的背面指的是所述器件晶圆300的与所述正面相背的另一面。示例性地，在本实施例中，所述器件晶圆300的正面通过芯片连接薄膜302粘贴有多个第二芯片501。应当理解的，在本发明其它实施例中，也可以为所述器件晶圆300的背面通过芯片连接薄膜302粘贴有多个第二芯片501。

芯片连接薄膜(die attach film，DAF)302用于实现待集成芯片和器件晶圆的连接，其可以为根据需要采用各种合适的型号，在此不做具体限定。示例性地，在本实施例中，芯片连接薄膜302包括基底层、粘附层和释放层，所述粘附层设置在所述基底层和所述释放层之间，所述基底层用作所述粘附层的支撑层，所示释放层用作所述粘附层的覆盖层，所述粘附层用于实现两个器件的粘结。其中，所述基底层包括聚烯烃(polyolefin)材料、所述粘附层包括环氧有机材料，所述释放层包括聚酯材料。通过芯片连接薄膜302将第二芯片501设置在所述器件晶圆300上的过程例如为：首先，将芯片连接薄膜302的释放层撕去，接着，将芯片连接薄膜粘贴在器件晶圆300的正面上，接着，将芯片连接薄膜302的基地层撕去，将第二芯片501粘贴在芯片连接薄膜上，从而实现所述器件晶圆300的正面通过芯片连接薄膜302粘贴有多个第二芯片501。

第二芯片501可以为各种类型的芯片，例如闪存和内存芯片。第二芯片501上形成有焊盘502，焊盘502例如为铝焊盘。示例性地，在本实施例中，在将所述第二芯片501粘贴至所述器件晶圆300之后，还进行注塑成型，形成覆盖所述第二芯片501和所述芯片连接薄膜302的塑封层303。例如通过常用的铸型系统，使用液体的塑封料或者固体的塑封料，形成所述塑封层303。塑封层303的形状示例性地可以为晶圆状，当然也可以为其它合适的形状。

示例性地，所述第二芯片501具有正面和背面，所述第二芯片501的正面朝向所述器件晶圆300的正面，通过使第二芯片501和器件晶圆300之间正面对正面(face to face)的连接，可以使得后续制作的通孔或插塞实现更薄的连线。更具体，在本实施例中，第二芯片501和第一芯片301之间面对面的布置。

接着，如图3B所示，在所述器件晶圆300的与粘贴有多个所述第二芯片501的一面相背的另一面上形成具有开口305的掩膜层304。

示例性地，在本实施例中，第二芯片501粘贴在器件晶圆300的正面，相应地，掩膜层304形成在器件晶圆300的背面上。并且，在形成掩膜层304之前，还包括器件晶圆300的背面进行减薄的步骤。所述减薄可以通过本领域常用的减薄工艺进行，例如研磨、化学机械抛光(CMP)、湿法刻蚀、干法刻蚀中的一种或几种。示例性地，所述器件晶圆300背面的被减薄的厚度为10微米～100微米。

应当理解，当第二芯片501粘贴在器件晶圆300的背面时，则在将第二芯片501粘贴在器件晶圆300的背面之前，即对器件晶圆300的背面进行减薄。

掩膜层304可以采用各种合适的材料，例如光刻胶层或硬掩膜层。示例性地，在本实施例中，掩膜层304采用光刻胶层，其可以通过涂覆、曝光、显影、烘干等操作制作。并且，由于光刻胶层在后续的蚀刻工序中会被部分消耗，因此，本发明的光刻胶层要具有足够的厚度以满足后续蚀刻的需求，具体的厚度根据需要蚀刻的膜层的厚度和蚀刻条件等选取。应当理解，在本发明的其它实施例中，掩膜层304也可以采用硬掩膜层，其可以沉积工艺沉积硬掩膜层材料，然后通过光刻工艺图形化。示例性地，所述硬掩膜层例如为氮化硅层。

掩膜层304具有开口305，用于限定拟在器件晶圆300和芯片连接薄膜302中形成的沟槽的位置、形状和大小。示例性地，开口305的大小为30微米～50微米。所述开口305的位置与所述焊盘502的位置对应，也即后续形成的所述第一沟槽和第二沟槽的位置与所述第二芯片501上的所述焊盘502的位置对应，，换言之，所形成的通孔位于焊盘502之上。

下面结合图3C～图3F对通孔制作中器件晶圆300和芯片连接薄膜302的刻蚀进行描述，为了图示清楚，图3C～图3F仅示出图3B虚线区域在刻蚀中的变化。

如图3C所示，以所述掩膜层304为掩膜对器件晶圆300进行第一次刻蚀，以在所述器件晶圆300中形成位于所述开口305之下的贯穿所述器件晶圆300和所述第一芯片301的第一沟槽306。

具体地，以所述掩膜层304为掩膜通过合适的干法刻蚀方法刻蚀所述件晶圆300，以在所述器件晶圆300中形成位于所述开口305之下的贯穿所述件晶圆300和所述第一芯片301的第一沟槽306。

示例性地，采用反应离干法刻蚀工艺对所述器件晶圆300进行所述第一次刻蚀，其中刻蚀气体包括CF4、CF3和Ar，CF4的流量为5～15sccm，CF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。采用该刻蚀方法，可以在第一晶圆300和芯片连接薄膜302之间实现良好的刻蚀选择比，并且使通孔具有良好的剖面。

接着，如图3D所示，对所述芯片连接薄膜302进行第一次刻蚀，以在所述芯片连接薄膜302中形成位于所述第一沟槽306之下的第二沟槽307，并且所述第二沟槽307未贯穿所述芯片连接薄膜302。

具体地，通过合适的干法刻蚀方法刻蚀所述芯片连接薄膜302，以在所述芯片连接薄膜302中形成位于所述第一沟槽306之下的第二沟槽307，并且所述第二沟槽307未贯穿所述芯片连接薄膜302。

示例性地，在本实施例中，采用反应离干法刻蚀工艺对所述芯片连接薄膜进行所述第一次刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar的流量为60～90sccm，腔室压力为15～35mTorr刻蚀时间为400～800S。如前所述，进行该刻蚀时副产物大多数是气体，这样在刻蚀过程中侧壁就得不到保护，如图3D所示，横向刻蚀就比较严重，使得第二沟槽的尺寸比第一沟槽大，也即第一沟槽相对第二沟槽存在横向突出。

进一步地，在本实施例中，掩膜层304为光刻胶层，其也为有机材料，因此在刻蚀芯片连接薄膜302时也对图形化的掩膜层304存在刻蚀，因此使得开口305的尺寸增大。可以理解的是，当掩膜层304采用硬掩膜层时，在本步骤中，开口305寸的尺寸并不会明显增大，因此为了后续在执行器件晶圆300的第二次刻蚀时，可以去除第一沟槽相对第二沟槽的突出，当掩膜层304采用硬掩膜层时，在本步骤之后，还可以执行额外的刻蚀步骤以增大所述开口305的尺寸，例如通过湿法刻蚀工艺增大所述图形化的掩膜层的开口尺寸。示例性地，例如使开口305的尺寸增大5％～15％。

进一步地，为了避免后续对器件晶圆300进行第二次刻蚀时，损害底部的第二芯片501，对芯片连接薄膜302的刻蚀不会贯穿芯片连接薄膜302，也即第二沟槽307未贯穿所述芯片连接薄膜302，并且第二沟槽307底部的剩余的芯片连接薄膜的厚度为大于能够阻挡器件晶圆300第二次刻蚀时损害到第二芯片501的最小厚度，示例性地，第二沟槽307底部的剩余的芯片连接薄膜的厚度大于器件晶圆300厚度的一半。应当理解，第二沟槽307底部的剩余的芯片连接薄膜的厚度与各层的刻蚀选择比相关，本实施例给出的器件晶圆300厚度的一半仅是一个示例，而不是必须的。

接着，如图3E所示，以所述掩膜层304为掩膜对所述器件晶圆300进行第二次刻蚀，以去除第一沟槽306相对第二沟槽307的突出，增大第一沟槽306的尺寸。

如前所述，由于在刻蚀芯片连接薄膜302时增大了掩膜层304中开口305的尺寸，因此当以所述掩膜层304为掩膜对所述器件晶圆300进行第二次刻蚀时，便可以去除第一沟槽306相对第二沟槽307的突出，从而增大了第一沟槽306的尺寸，使第一沟槽306的尺寸与第二沟槽307的尺寸一致。

示例性地，采用反应离干法刻蚀工艺对所述器件晶圆300进行所述第二次刻蚀，其中刻蚀气体包括CF4、CF3和Ar，CF4的流量为5～15sccm，CF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。

接着，如图3F所示，对所述芯片连接薄膜302进行第二次刻蚀，以使第二沟槽307贯穿芯片连接薄膜302，以形成所述通孔。

示例性地，在本实施例中，采用反应离干法刻蚀工艺对所述芯片连接薄膜进行所述第二次刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar的流量为60～90sccm，腔室压力为15～35mTorr刻蚀时间为400～800S。采用该刻蚀方法，可以在芯片连接薄膜302和第二芯片501之间实现良好的刻蚀选择比，并且使通孔具有良好的剖面。

至此，完成了根据本发明一实施例的晶圆级封装中形成通孔的方法实施的工艺步骤，可以理解的是，本实施例晶圆级封装中形成通孔的方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如当完成所述芯片连接薄膜302的第二次刻蚀之后，还可以包括掩膜层304的去除步骤以及导电材料的填充步骤，其都包括在本实施例的制作方法的范围内。

实施例二

下面结合图4A～图4F对根据本发明另一实施例晶圆级封装中形成通孔的方法的实施过程进行示例性描述。

首先，如图4A所示，提供形成有第一芯片401的器件晶圆400，所述器件晶圆400的正面或背面通过芯片连接薄膜402粘贴有多个第二芯片501。

器件晶圆400和器件晶圆300类似，为完成器件制作的晶圆在此不再赘述。第一芯片401和第二芯片501均可以为各种类型的芯片。与实施例一的不同之处在于，在本实施例中，第二芯片501和第一芯片401之间彼此错开布置。

同样的，所述器件晶圆400的正面指的是所述器件晶圆400上形成有第一芯片401的一面，所述器件晶圆400的背面指的是所述器件晶圆400的与所述正面相背的另一面。示例性地，在本实施例中，所述器件晶圆400的正面通过芯片连接薄膜402粘贴有多个第二芯片501。应当理解的，在本发明其它实施例中，也可以为所述器件晶圆400的背面通过芯片连接薄膜402粘贴有多个第二芯片501。

芯片连接薄膜(die attach film，DAF)402的作用和结构与芯片连接薄膜302类似，用于实现待集成芯片(例如第二芯片501)和器件晶圆400的连接，其可以为根据需要采用各种合适的型号，在此不再赘述。同样地，在将所述第二芯片501粘贴至所述器件晶圆400之后，还进行注塑成型，形成覆盖所述第二芯片501和所述芯片连接薄膜402的塑封层403。例如通过常用的铸型系统，使用液体的塑封料或者固体的塑封料，形成所述塑封层403。塑封层403的形状示例性地可以为晶圆状，当然也可以为其它合适的形状。

示例性地，在本实施例中，同样地使第二芯片501的正面朝向所述器件晶圆400的正面，通过使第二芯片501和器件晶圆400之间正面对正面(face to face)的连接，可以使得后续制作的通孔或插塞实现更薄的连线。

接着，如图4B所示，在所述器件晶圆400的与粘贴有多个所述第二芯片501的一面相背的另一面上形成具有开口405的掩膜层404。

示例性地，在本实施例中，第二芯片501粘贴在器件晶圆400的正面，相应地，掩膜层404形成在器件晶圆400的背面上。并且，在形成掩膜层404之前，还包括器件晶圆400的背面进行减薄的步骤。所述减薄可以通过本领域常用的减薄工艺进行，例如研磨、化学机械抛光(CMP)、湿法刻蚀、干法刻蚀中的一种或几种。示例性地，所述器件晶圆400背面的被减薄的厚度为10微米～100微米。

应当理解，当第二芯片501粘贴在器件晶圆400的背面时，则在将第二芯片501粘贴在器件晶圆400的背面之前，即对器件晶圆400的背面进行减薄。

掩膜层404与掩膜层304类似，可以采用各种合适的材料，例如光刻胶层或硬掩膜层。示例性地，在本实施例中，掩膜层404采用光刻胶层。

掩膜层404具有开口405，用于限定拟在器件晶圆400和芯片连接薄膜402中形成的沟槽的位置、形状和大小。示例性地，开口405的大小为30微米～50微米。开口405的位置与所述焊盘502的位置对应，也即后续形成的所述第一沟槽和第二沟槽的位置与所述第二芯片501上的所述焊盘502的位置对应，换言之，所形成的通孔位于焊盘502之上。

下面结合图4C～图4F对通孔制作中器件晶圆400和芯片连接薄膜402的刻蚀进行描述，为了图示清楚，图4C～图4F仅示出图4B虚线区域在刻蚀中的变化。

如图4C所示，以所述掩膜层404为掩膜对器件晶圆400进行第一次刻蚀，以在所述器件晶圆400中形成位于所述开口405之下的贯穿所述器件晶圆400和的第一沟槽406。

具体地，以所述掩膜层404为掩膜通过合适的干法刻蚀方法刻蚀所述件晶圆400，以在所述器件晶圆400中形成位于所述开口405之下的贯穿所述件晶圆400的第一沟槽406。应当注意，在本实施例中，第一沟槽406(也即后续形成的通孔)未穿过第一芯片401。所述干法刻蚀工艺采用前述器件晶圆刻蚀时所采用的类似的反应离子干法刻蚀工艺，在此不再赘述。

接着，如图4D所示，对所述芯片连接薄膜402进行第一次刻蚀，以在所述芯片连接薄膜402中形成位于所述第一沟槽406之下的第二沟槽407，并且所述第二沟槽407未贯穿所述芯片连接薄膜402。

具体地，通过合适的干法刻蚀方法刻蚀所述芯片连接薄膜402，以在所述芯片连接薄膜402中形成位于所述第一沟槽406之下的第二沟槽407，并且所述第二沟槽407未贯穿所述芯片连接薄膜402。所述干法刻蚀工艺采用前述芯片连接薄膜刻蚀时所采用的类似的反应离子干法刻蚀工艺，在此不再赘述。

并且，类似地，进行该刻蚀时副产物大多数是气体，这样在刻蚀过程中侧壁就得不到保护，如图4D所示，横向刻蚀就比较严重，使得第二沟槽的尺寸比第一沟槽大，也即第一沟槽相对第二沟槽存在横向突出。同样地，由于在本实施例中，掩膜层404为光刻胶层，其也为有机材料，因此在刻蚀芯片连接薄膜402时也对图形化的掩膜层404存在刻蚀，因此使得开口405的尺寸增大。并且进一步地，为了避免后续对器件晶圆400进行第二次刻蚀时，损害底部的第二芯片501，对芯片连接薄膜402的刻蚀不会贯穿芯片连接薄膜402，也即第二沟槽407未贯穿所述芯片连接薄膜402，并且第二沟槽407底部的剩余的芯片连接薄膜的厚度为大于能够阻挡器件晶圆300第二次刻蚀时损害到第二芯片501的最小厚度。

接着，如图4E所示，以所述掩膜层404为掩膜对所述器件晶圆400进行第二次刻蚀，以去除第一沟槽406相对第二沟槽407的突出，增大第一沟槽406的尺寸。

如前所述，由于在刻蚀芯片连接薄膜402时增大了掩膜层404中开口405的尺寸，因此当以所述掩膜层404为掩膜对所述器件晶圆400进行第二次刻蚀时，便可以去除第一沟槽406相对第二沟槽407的突出，从而增大了第一沟槽406的尺寸，使第一沟槽406的尺寸与第二沟槽407的尺寸一致。

示例性地，采用前述器件晶圆刻蚀时所采用的类似的反应离子干法刻蚀工艺，在此不再赘述。

接着，如图4F所示，对所述芯片连接薄膜402进行第二次刻蚀，以使第二沟槽407贯穿芯片连接薄膜402，以形成所述通孔。

示例性地，采用前述芯片连接薄膜刻蚀时所采用的类似的反应离子干法刻蚀工艺，在此不再赘述。

至此，完成了根据本发明一实施例的晶圆级封装中形成通孔的方法实施的工艺步骤，可以理解的是，本实施例晶圆级封装中形成通孔的方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如当完成所述芯片连接薄膜402的第二次刻蚀之后，还可以包括掩膜层404的去除步骤以及导电材料的填充步骤，其都包括在本实施例的制作方法的范围内。

应当理解，虽然在本发明的上述实施例中，对器件晶圆和芯片连接薄膜进行了分别两次刻蚀，但是根据本发明的其它实施例，也可以对器件晶圆和芯片连接薄膜进行了分别三次或更多次的刻蚀，其都包括的本发明的范围内。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种晶圆级封装中形成通孔的方法，其特征在于，包括：

提供形成有第一芯片的器件晶圆，所述器件晶圆的正面或背面通过芯片连接薄膜粘贴有多个第二芯片；

在所述器件晶圆的与粘贴有多个所述第二芯片的一面相背的另一面上形成具有开口的掩膜层；

以所述掩膜层为掩膜对所述器件晶圆和所述芯片连接薄膜分别执行两次以上的刻蚀以形成贯穿所述器件晶圆和所述芯片连接薄膜的通孔，

其中，每进行一次刻蚀所述芯片连接薄膜的步骤之前，进行一次刻蚀所述器件晶圆的刻蚀，以去除所述通孔中所述器件晶圆相对所述芯片连接薄膜的突出部分，并且仅在对所述芯片连接薄膜进行最后一次刻蚀时刻穿所述芯片连接薄膜。

2.根据权利要求1所述的方法，其特征在于，以所述掩膜层为掩膜对所述器件晶圆和所述芯片连接薄膜分别执行两次刻蚀以形成所述通孔。

3.根据权利要求2所述的方法，其特征在于，形成所述通孔包括：

以所述掩膜层为掩膜对所述器件晶圆进行第一次刻蚀，以在所述器件晶圆中形成贯穿所述第一芯片的第一沟槽；

对所述芯片连接薄膜进行第一次刻蚀，以在所述芯片连接薄膜中形成第二沟槽，并且所述第二沟槽未贯穿所述芯片连接薄膜；

以所述掩膜层为掩膜对所述器件晶圆进行第二次刻蚀，以去除所述第一沟槽相对所述第二沟槽的突出部分；

对所述芯片连接薄膜进行第二次刻蚀，以使所述第二沟槽贯穿所述芯片连接薄膜，以形成所述通孔。

4.根据权利要求1所述的方法，其特征在于，采用反应离子干法刻蚀工艺对所述器件晶圆进行刻蚀，并且刻蚀气体包括CF4、CHF3和Ar，其中CF4的流量为5～15sccm，CHF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。

5.根据权利要求1所述的方法，其特征在于，采用反应离子干法刻蚀工艺对所述芯片连接薄膜进行刻蚀，并且刻蚀气体包括O2和Ar，其中O2的流量为50～200sccm，Ar的流量为60～90sccm，腔室压力为15～35mTorr， 刻蚀时间为400～800S。

6.根据权利要求2所述的方法，其特征在于，所述掩膜层为光刻胶层或硬掩膜层。

7.根据权利要求6所述的方法，其特征在于，所述掩膜层为硬掩膜层，在对所述芯片连接薄膜执行第一次刻蚀之后，对所述器件晶圆执行第二次刻蚀之前还包括：

将所述掩膜层的开口尺寸增大5％～15％。

8.根据权利要求7所述的方法，其特征在于，通过湿法刻蚀工艺增大所述掩膜层的开口尺寸。

9.根据权利要求1所述的方法，其特征在于，多个所述第二芯片粘贴在所述器件晶圆的正面，在形成所述掩膜层之前，还包括：

对所述器件晶圆的背面进行减薄。

10.根据权利要求1所述的方法，其特征在于，多个所述第二芯片粘贴在所述器件晶圆的背面，在将多个所述第二芯片粘贴在所述器件晶圆之前，还包括：

对所述器件晶圆的背面进行减薄。

11.根据权利要求9或10所述的方法，其特征在于，通过研磨、化学机械抛光、湿法刻蚀或干法刻蚀对所述器件晶圆的背面进行减薄。

12.根据权利要求9或10所述的方法，其特征在于，所述器件晶圆的背面被减薄的厚度为10微米～100微米。

13.根据权利要求1所述的方法，其特征在于，在将所述第二芯片粘贴至所述器件晶圆之后，在形成所述掩膜层之前，还包括：

形成覆盖所述第二芯片和所述芯片连接薄膜的塑封层。

14.根据权利要求1所述的方法，其特征在于，所述第二芯片上形成有焊盘，所述通孔位于所述焊盘之上。

Images