CN101517728B

CN101517728B - 电子器件及其制造方法

Info

Publication number: CN101517728B
Application number: CN2007800349735A
Authority: CN
Inventors: 弗朗索瓦·纳耶; 大卫·D·R·谢弗里; 多米尼克·约恩
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Murata Integrated Passive Solutions SA
Priority date: 2006-09-22
Filing date: 2007-09-14
Publication date: 2013-10-30
Anticipated expiration: 2027-09-14
Also published as: EP2067167B1; JP2010504637A; US7786014B2; CN101517728A; WO2008035261A1; EP2067167A1; US20090269931A1; JP5237285B2

Abstract

本发明提供了一种制造穿过衬底的垂直互连结构的方法。该方法利用了布置在衬底200的第一侧202和第二侧204之间的牺牲掩埋层220。在已经从第一侧蚀刻了沟槽206和206’之后，牺牲掩埋层220用作从第二侧蚀刻孔218和218’期间的停止层，因此在对孔进行过蚀刻期间保护沟槽不受损害。完全消除沟槽的蚀刻与孔的蚀刻之间的影响，从而提供了多个用于工艺选择和器件制造的优点。在去除了部分牺牲掩埋层以互连沟槽和孔之后，填充产生的垂直互连孔来形成垂直互连结构。

Description

电子器件及其制造方法

技术领域

本发明涉及一种制造电子器件的方法，该电子器件包括穿过半导体衬底的垂直互连结构，该衬底具有在第一侧的第一表面和在第二侧的第二表面，所述垂直互连结构从第一表面延伸到第二表面。

本发明还涉及一种根据所述方法制备的电子器件。

背景技术

从WO 2005/088699 A1中已知一种在半导体衬底中制造垂直互连结构的方法。在该方法中，通过从衬底的第一侧进行蚀刻，在半导体衬底中形成沟槽，以及通过从衬底的第二侧进行蚀刻来形成空腔，从而沟槽和空腔共同形成了穿过衬底的垂直互连孔。给该垂直互连孔提供导电表面，从而形成了从半导体衬底的第一表面延伸到半导体衬底的第二表面的垂直互连结构。

现有技术方法使用了两步蚀刻工艺来获得包括两个互补部分的垂直互连孔，第一部分包括一个或多个沟槽，第二部分包括空腔。该方法使得能独立于第二侧上的尺寸的精度来增加(至少在半导体衬底的第一侧的)垂直互连孔的精度。

发明内容

在一个方面中，本发明提供了一种现有技术所指出的类型的方法，该方法能制造出具有改进的电性能的垂直互连结构。

本发明由独立权利要求来限定，从属权利要求限定了有利实施例。

该目的是由包括以下步骤的方法实现的：

向衬底提供被布置在第一表面和第二表面之间的牺牲掩埋层；

-通过从衬底的第一侧去除材料，给衬底提供从第一表面延伸到牺牲掩埋层的沟槽，由此牺牲层暴露了第一区域，牺牲掩埋层具有与第一区域的平面平行的第一横截面，其中第一横截面大于第一区域并且与第一区域重叠，以及

-通过从衬底的第二侧相对于牺牲掩埋层选择性去除材料，给衬底提供从第二表面延伸到牺牲掩埋层的孔，由此牺牲掩埋层暴露了第二区域，牺牲掩埋层具有与第二区域的平面平行的第二横截面，其中第二横截面大于第二区域并且与第二区域重叠，并且第二区域大于第一区域。

本发明基于以下思想。垂直互连结构的电阻是由其最小宽度的部分确定的，即由与通过垂直互连结构的电流的方向垂直的横截面确定的。在本发明以及上述的现有技术中，沟槽具有被蚀刻掩模尺寸良好控制的最小宽度。因此，为了获得具有定义明确的电阻的垂直互连结构，必须精确地控制垂直互连结构的沟槽深度。当需要多个置于大衬底表面区域上的垂直互连结构时，该深度控制在适当的衬底区域上必须是一致的。而且，必须在不必使用复杂而昂贵的沟槽蚀刻工序的情况下获得空间深度控制。在WO 2005/088699 A1中，沟槽深度取决于所公开方法中的两步蚀刻步骤，即无论是在空腔之前还是在空腔之后蚀刻沟槽，沟槽深度均是由空腔的蚀刻深度确定的。在本发明中，在衬底内存在的距离衬底的第一表面预定距离的牺牲掩埋层消除了这种依赖性。这是由将牺牲掩埋层用作蚀刻停止层引起的。更具体地讲，牺牲掩埋层的存在允许从衬底的第一侧蚀刻出具有恒定深度的沟槽，该恒定深度是第一表面和牺牲掩埋层的最近表面之间的距离确定的。另外，以沟槽比牺牲掩埋层窄，即牺牲掩埋层具有比沟槽底部所暴露的区域大的横截面的方式，向衬底提供牺牲掩埋层和沟槽。因此，在从第二侧对孔进行蚀刻期间牺牲掩埋层保护了沟槽，从而在此工艺中将不会影响沟槽深度。

因此，非常有效地去除了本发明的方法的两步蚀刻步骤彼此之间的影响。这增大了沟槽和孔的尺寸选择以及用于产生沟槽和孔的工艺的自由度。而且，如将在本申请的实施例的详细描述中阐述的一样，产生沟槽和/或孔的工艺将不再那么关键。这对于例如在半导体工业中持续增大的衬底尺寸来说是有利的。

该方法的另一优点是当已经打开沟槽和空腔时，牺牲掩埋层能被用作关闭垂直互连孔的密封层。当执行对衬底的两侧的处理，而未来垂直互连结构的沟槽和孔都已经被开口时，密封是有利的，这是因为在对一侧进行处理期间防止了通过垂直互连孔而污染另一侧或损坏处理工具的衬底固定架。而且，一些工具利用真空来将衬底夹持到这些工具的固定架上，如果衬底中的孔是打开的，则这将是不可能的。

在实施例中，给衬底提供牺牲掩埋层的步骤包括：

-提供不具有牺牲掩埋层的衬底；

-在执行提供孔的步骤之前提供沟槽，提供沟槽的步骤包括从衬底的第一侧各向异性去除材料，从而形成了具有底部的沟槽，其中底部区域位于半导体衬底内的第一表面和第二表面之间，以及

-在提供沟槽之后并且在提供孔之前，通过在沟槽底部形成空腔并用牺牲材料填充了空腔的至少一部分来执行提供牺牲掩埋层的步骤，使得在半导体衬底的第一表面和第二表面之间提供牺牲掩埋层，其中空腔具有与沟槽底部的平面平行的横截面，该横截面大于沟槽底部的区域。

在该实施例中，衬底不必具有初始内建的牺牲掩埋层，来实现本发明的效果。因此，根据本发明，可使用单一材料衬底或具有最初不支持选择性去除材料的掩埋层来形成沟槽的衬底。该优点是由于以下原因获得的。由于沟槽的横向尺寸小，所以沟槽蚀刻通常是一种精密的蚀刻。因此，可以精确地控制其蚀刻深度。从而，根据本实施例的方法，首先形成沟槽。随后，根据本发明，通过形成牺牲掩埋层来防止在从第二侧形成孔期间对该沟槽进行的过蚀刻。这是通过首先在沟槽下方蚀刻空腔，并且给该空腔提供至少允许对孔进行选择性蚀刻的适当临时填充物来实现的。

在前述实施例的变型中，使用各向同性干法蚀刻技术来提供空腔。

空腔的各向同性湿法蚀刻是可能的，但是由于蚀刻液体通过沟槽仅能到达空腔的事实的原因，这种技术是困难的。因此，可通过蚀刻液体来蚀刻沟槽本身，和/或由于毛细管作用力而使导入蚀刻液体和/或从空腔和沟槽中去除蚀刻液体可能是困难的。通过使用干法蚀刻技术来打开空腔能规避这些缺点。

在实施例中，该方法还包括步骤：

-在继续进一步构建电子器件的工艺之前，给沟槽提供至少延伸到第一表面的临时填充物；

-在所述继续处理之后，从第二侧去除牺牲掩埋层和临时填充物，从而打开垂直互连孔。

牺牲掩埋层使得可以在已经形成孔之后给沟槽提供临时填充物。反过来，第一填充物又给衬底的第一侧上的第一表面提供了相对的平面。从而，至少衬底的第一表面可有利地具有形成电子元件的各种层和材料。另外，临时填充物在该继续处理期间保护了沟槽。

能通过孔从第二侧方便地去除牺牲掩埋层及必要时的临时填充物，以便打开垂直互连孔。注意，临时填充物可以是期望的最终垂直互连材料(诸如金属)。在这种情况下，不需要去除临时填充物。该实施例提供了简单方法来在基本上完成电子器件之后从第二侧打开垂直互连孔。

在一个实施例中，沟槽的临时填充物选自不会污染半导体处理工具的材料构成的组中。在半导体处理中，公知常识是某些材料(例如许多金属)当处理半导体时会造成污染。因此，在向衬底提供这些材料之后，不允许衬底再次进入半导体处理工具中，例如干法蚀刻工具。因此，有利的是，对临时填充物材料进行选择，使得它们不属于污染材料组，这是因为在这种情况下包括临时填充物的衬底可能被再次引入半导体处理工具中，例如用于对半导体进行掺杂的工具，诸如物理气相沉积、化学气相沉积等的沉积工具，诸如干法蚀刻工具的蚀刻工具等所有在继续处理和/或从第二侧对孔进行蚀刻期间使用的半导体处理工具。与可作为替代的湿法蚀刻相比，干法蚀刻允许定向蚀刻和对孔的形状的更好控制。

在实施例中，该方法还包括步骤：

-给沟槽提供至少延伸至第一表面的临时填充物；

-在衬底的第一侧上提供至少覆盖临时填充物的临时覆盖层；

-在提供临时覆盖层之后，从第二侧去除牺牲掩埋层和临时填充物，从而从第二侧暴露临时覆盖层。

该实施例的方法具有以下优点：在提供临时覆盖层之后，在向衬底提供包括将会污染用于蚀刻工艺的工具的前述污染材料的任何材料之前执行用来打开垂直互连孔的蚀刻。因此，可使用干法蚀刻工具来产生所有的空腔、沟槽和/或孔，并且打开整个垂直互连孔，同时临时覆盖层密封互连孔的第一侧。因此，当与使用湿法蚀刻相比时，该方法能更便宜和更好地控制蚀刻。而且，一旦垂直互连孔已经被打开，则在继续处理以在衬底的第一侧进一步构建电子器件的元件期间，临时覆盖层保护着垂直互连孔和衬底的第二侧。而且，临时覆盖层保护处理工具的衬底固定架不受侵蚀性处理期间通过垂直互连孔而导致的损害。

覆盖层抗损强度不仅受如本领域的技术人员已知的层自身特性的影响，而且也受已经去除沟槽的临时填充物之后覆盖层所覆盖的沟槽尺寸的影响。通过将覆盖层的覆盖部分必须跨越的沟槽开口的横截面尺寸或横向尺寸保持为小，将增大该层抗断裂的弹性。

在一个实施例中，向衬底提供沟槽的步骤包括以在打开孔和去除牺牲掩埋层之后多个沟槽中的至少两个与单个孔连接的方式给衬底提供多个沟槽。

在很多实例中，垂直互连结构要求低电阻，这个电阻低到使用其中垂直互连结构包括单个沟槽的结构不能实现的程度。有利的是，可修改沟槽数量及它们的分布和尺寸来调整垂直互连结构的电阻。另外，在需要具有大横截面直径的垂直互连结构的情况下，基于上述实施例中所述的强度改善，一个垂直互连结构中的多个沟槽使得通过覆盖层能充分地保护打开的垂直互连孔。

在一个实施例中，向衬底提供沟槽的步骤包括向衬底提供多个沟槽，并且提供牺牲掩埋层的步骤包括以形成将至少两个沟槽互连的单个大空腔的方式在至少两个沟槽的底部形成空腔。

选择哪些沟槽由空腔提供，和/或控制蚀刻哪些空腔，从而共同生长以形成连接多个沟槽的单个空腔，通过这样的方式能在衬底内制造多个垂直互连结构之间的互连。

如在该申请的实施例的详细描述中详细说明的，在多个沟槽下方创建单个空腔将改善对孔进行蚀刻期间的保护。

在一个实施例中，根据标准工序来完成电子器件，以形成立即可用的电子单元。本领域的技术人员会了解该如何执行诸如增加金属互连、增加保护层、将衬底切割成单个裸片、增加布线和封装之类的步骤，从而客户能容易地使用作为立即可用的电子单元的电子器件。

根据第二方面，本发明提供了一种根据上述方法制备的电子器件。

通过使用根据本发明的方法，能便宜地向器件提供垂直互连结构，否则垂直互连结构将需要额外的工艺步骤。另外，消除互补部分(即垂直互连结构的沟槽和孔)的形成以及可能结合临时覆盖层的涂敷的步骤之间的影响使得能制造更复杂的电子器件。而且，能用更简单的处理制造这些复杂的电子器件。

附图说明

将参照附图进一步描述本发明的电子器件、组件和方法的这些和其他方面，其中：

图1A和图1B示出根据现有技术制造垂直互连结构的两个阶段；

图2A至图2C示出根据本发明制造垂直互连结构的不同阶段；

图3A和图3B示出在对孔过蚀刻期间牺牲掩埋层的保护功能的截面图；

图4A、图4B和图5A至图5C示出根据本发明制造垂直互连结构的不同阶段；

图6A至图6D示出根据本发明制造垂直互连结构和电子器件的不同阶段，以及

图7示出了根据本发明的立即可用的电子单元。

具体实施方式

附图不是按照比例绘制的，仅仅是示意性的。不同附图中的相同参考标号指的是相同的部分。

图1表示用于在具有第一侧102和第二侧104的衬底100中制造垂直互连结构的现有技术方法的两个阶段。在该方法的第一个阶段中，通过从第一侧102去除材料，在衬底100中的不同位置上提供沟槽106和106’。从第一表面110到沟槽112和112’的底部测量时，这些沟槽具有控制良好的基本上相同的深度108和108’。

在现有技术的方法的下一步骤中，如图1B所示，通过从第二侧104去除材料以形成孔116和116’来打开垂直互连孔114和114’。很难精确地控制孔118和118’的蚀刻深度116和116’。当垂直互连结构位于衬底内的完全不同的位置上和/或当使用粗糙但快速和廉价的蚀刻工序来形成这些孔118和118’时，情况尤其如此。因此，沟槽深度108和108’不仅依赖于用于提供沟槽106和106’的工艺，也依赖于用于提供孔118和118’的工艺。图1B中的产生的沟槽深度108”和108”’显示出对深度116和116’的较差控制会影响沟槽106和106’的深度的一致性。虽然，对于某些应用来说，这可能是容许的，但是其他应用要求将被制造与沟槽和孔中的垂直互连结构的电性能的一致性。因此，沟槽尺寸之一的沟槽深度必须一致，这是因为例如该尺寸很大程度上确定了当被填充了诸如金属之类的导电材料从而形成实际的垂直互连结构时的垂直互连孔的电阻。

在根据本发明的方法的第一实施例中，如图2A至图2C所示，衬底200包括掩埋牺牲层220。如图2A所示，通过采用蚀刻工艺(在该蚀刻工艺期间，牺牲掩埋层220被用作蚀刻停止层)从第一侧202去除材料，形成第一沟槽206和206’。因此，相对于牺牲掩埋层的材料来选择性去除或蚀刻该材料。因此，从牺牲掩埋层220到第一表面210的距离确定了沟槽的深度。

在该方法的下一阶段中，通过采用蚀刻工艺(在该蚀刻工艺期间，牺牲掩埋层再次被用作蚀刻停止层)从第二侧204去除衬底材料，提供孔218和218’。该结果如图2B所示。

在接下来的阶段中，相对于其他衬底材料，部分且选择性去除牺牲掩埋层，从而打开垂直互连孔214和214’。在此的垂直互连孔包括沟槽206(206’)、空腔240(240’)和孔218(218’)。应该理解，通过以适当配置向该孔提供适当的材料，将在该垂直互连孔中形成垂直互连结构。因此，可以完全地填充该孔，或者可以如WO2005/088699 A1中所实现的一样，适当地覆盖垂直互连孔的内壁。

根据本发明的方法的结果是，沟槽深度不受孔218和218’的形成或蚀刻的影响，以及不受牺牲掩埋层220的去除的影响。对于过蚀刻而言用于形成孔118和118’以及去除牺牲掩埋层的工艺显得并不关键了。

在该方法的下一阶段(未示出)，通过根据现有技术中已知的方法来给衬底提供各种电子元件及互连结构和/或布线，来进一步构建电子器件。用导电材料来填充或部分填充包括沟槽、孔和被(部分)去除的牺牲掩埋层的开口的垂直互连孔从而形成垂直互连结构。导电材料可以包括诸如铜之类的金属，或者在所属领域中已知的可调节其电导率从而获得垂直互连结构内所需要的电阻的其他材料。

如所属领域的技术人员已知的那样，可以并入具有特定功能的各种层(诸如金属扩散停止层)。而且，可以在垂直互连孔的侧壁上提供电绝缘层来限制衬底和垂直互连结构之间的寄生的相互作用。可以根据已知的方法封装该器件，或者如WO 2005/088699中所述的一样，该器件可以集成到封装系统中。参照该申请的图7，描述了一个示例。

在先前描述的实施例中，所述衬底是半导体衬底。例如，衬底200是绝缘体上的硅衬底，其中绝缘体是牺牲掩埋层220，层222是硅。根据已知方法能制备这种衬底，所属领域的技术人员将了解该如何通过使用硅生长工序和/或蚀刻及抛光方法来控制硅层222的厚度，从而控制沟槽的深度。所属领域的技术人员将理解，衬底可以包括不同于实施例所述的材料。可使用材料的任何组合。然而，优选的是，能相对于彼此选择性去除牺牲掩埋层以及需要被去除从而形成沟槽和/或孔的材料。

在先前所述的实施例中，在整个衬底上存在牺牲掩埋层。因为可以为该层形成图案，所以不需要总是如此。然而，在必须在要求具有垂直互连结构的那些位置上形成图案的情况下，牺牲掩埋层的横向尺寸大于要被蚀刻的沟槽的尺寸。换句话说，在产生孔的过程中，牺牲掩埋层将屏蔽、保护或掩蔽沟槽，使其不受孔的影响。通过图3A和图3B描述了与该横向尺寸要求相关的优点。

如这些图所示，衬底300具有沟槽306及形成图案的或者局部存在的牺牲掩埋层320，掩埋牺牲层320的横向尺寸324大于沟槽底部312所暴露的牺牲掩埋层区域的横向尺寸326。因此，虽然存在以下事实，即如图3A所示的相对于沟槽306非对称地布置孔318，或者如图3B所示的孔318被蚀刻为大于牺牲掩埋层的横向尺寸，但是在孔318的过蚀刻期间沟槽及其深度不会受到影响。因此，不仅提供孔的工艺，而且根据沟槽306来对齐孔318的定位的工艺都不是关键的。

在上述实施例中，从一开始，衬底就需要具有牺牲掩埋层，而不管该层是否被形成图案。在以下的第二个实施例中，不需要牺牲掩埋层。因此，当必须在主体是由同一种材料成分构成并且还不具有牺牲掩埋层的衬底中提供垂直互连结构时，根据第二实施例的方法有利地适于开发出本发明的优点。典型的衬底是众所周知的硅半导体晶片。

参照图4A，在第一阶段中，通过使用蚀刻工艺从第一侧去除材料，向具有第一侧402和第二测404的硅衬底400提供沟槽406。沟槽406被蚀刻到深度408，深度408是从第一表面410到沟槽412的底部测量到的。优选地，采用诸如本领域已知的定向干法蚀刻工艺之类的各向异性蚀刻工艺来实现上述蚀刻。在下一步骤中，采用各向同性蚀刻工序来提供空腔440。优选地，该蚀刻是非定向干法蚀刻技术，该技术使得能以与沟槽蚀刻所使用的一样的蚀刻工具来执行空腔蚀刻，从而节省了生产时间和成本。可选地，能采用例如使用KOH溶液的湿法蚀刻。在这种情况下，由于蚀刻液体需要通过沟槽提供到空腔中，所以可能需要在沟槽中沉积保护沟槽壁不受蚀刻液体的蚀刻的衬里层。可采用本领域已知的间隔形成技术来制备该衬里层。而且，为了克服在毛细管作用力下通过小沟槽开口向空腔提供蚀刻液体的过程中出现的任何可能问题，可采用表面活性剂。

在下一步骤中，采用能相对于任何其他衬底材料被选择性去除的材料来填充空腔以及可选择的沟槽，从而形成牺牲掩埋层420和临时填充物442。不需要将所述空腔完全填充，而只是将其填充到所产生的牺牲掩埋层的性能像之前参照图3A和3B所述的程度。例如可以通过本领域已知的材料热氧化(其中形成了空腔)或氧化硅或氮化硅的CVD沉积来实现所述的填充。在一个变型中，不仅可以完全填充空腔，而且可以完全填充沟槽。可选的是，可以采用本领域已知的背面蚀刻或抛光步骤来从衬底的第一侧402去除沟槽的临时填充物的多余材料，以便产生与整个衬底表面处于同一平面的第一表面410。

接下来，如针对第一实施例所述的那样来蚀刻孔418。以空腔和牺牲掩埋层的横向尺寸424大于沟槽406的底部区域412的方式来提供空腔。在此，如针对第一实施例所述的一样，孔418的蚀刻和定位相对来说也不是关键性的。在以下步骤中，将空腔和沟槽开口，从而产生垂直互连孔，用适当导电性的材料填充该垂直互连孔来产生垂直互连结构。

根据如此前所述的实施例示例的本发明的方法，能以两步蚀刻工艺来形成垂直互连结构，其中这两步蚀刻步骤是分离的。可根据需要选择每个蚀刻步骤的特征尺寸(feature size)。因此，虽然可使用能被有效控制并且产生相对较小尺寸的特征的蚀刻工艺来形成沟槽，但是可以采用较粗糙的、较快速的、控制性较差的蚀刻工艺来形成构成了垂直互连结构的互补部分的孔，这将导致孔的尺寸大于沟槽的尺寸。

在一些电子器件中，期望低电阻的垂直互连结构，与其他电子元件的特征相比，这些垂直互连结构要求非常大的横截面尺寸。同时，要求这些垂直互连结构的沟槽被蚀刻为具有小尺寸。在这种情况下，可形成将与一个大尺寸的单个孔连接的紧密相间沟槽的栅格。图5A至图5C示出了实现这些要求的一些实施例，其中加重线546表示最终的垂直互连孔外形。可如下形成这些垂直互连孔。

向衬底500提供从衬底的第一侧502蚀刻得到的沟槽506和从衬底的第二侧504蚀刻得到的孔518。在图5A中，衬底包括在沟槽和孔的形成期间准备用作蚀刻停止层的牺牲掩埋层520。然而，不同衬底不具有这种牺牲掩埋层。在这种情况下，如图5B和图5C所示，在蚀刻孔518之前制造如第二实施例所述的用作牺牲掩埋层520的填充空腔540。在图5B中，邻近沟槽的空腔被形成为在区域544中这些空腔生长在一起，从而形成了一个大空腔。尤其当邻近沟槽之间的间隔小的时候，可以使用短的空腔蚀刻时间容易地获得各个空腔一起的生长。然而，如图5C所示，当垂直互连结构的相邻沟槽之间的间隔较大时，形成连接所有沟槽的单个大空腔的蚀刻可能花费很长时间，这是昂贵的。在这种情况下，使用可替换方法是有利的，其中如图5C所示，根据本发明形成了每个沟槽506下方的各个空腔540，但是没有将各个空腔540蚀刻到与其邻近的空腔相连接的程度。如前所述，该方法在形成整个孔518的期间足以保护沟槽的尺寸。如图5C所示的区域548表示的过蚀刻是容许的，而不会损失本发明的有利效果。

第四实施例提供了一个示例：当期望在衬底的两侧上进行处理(使用这种处理来制作除垂直互连结构之外的电子器件)，而将一侧以方便的方式保护起来以防止对另一侧进行的处理时，如何使用本发明来提供优势。当垂直互连孔被完全开口时，本方法能保护衬底架。通常要求在半导体制造方法的早期中完全开口，这是由于在开口期间用于去除材料的蚀刻工具在工艺的后期通常不容许存在提供给衬底的杂质材料。用于填充垂直互连孔的金属在这一意义上讲尤其是一组杂质材料。

在第四实施例中，如图6A至图6D所示，高电阻硅衬底具有包括临时填充物的沟槽606和牺牲掩埋层620。临时填充物和牺牲掩埋层例如是由(例如)使用保形沉积工艺(诸如(低压)化学气象沉积)来沉积的氧化硅制成的。这可以例如通过利用第二实施例的先前描述的方法的一部分来实现。然而，注意，可使用如在先前描述的第一实施例中的从一开始就具有牺牲掩埋层的衬底来获得相同的结果。图6A示出了这一结果。

例如，示出了根据本发明如何制造与垂直互连结构结合的沟槽电容器。沟槽电容器用作要制造的电子器件的附加电子元件，在该实施例中在衬底的第一侧上由沟槽电容器提供了衬底。在与垂直互连结构的沟槽606相同的工艺步骤中已经方便地蚀刻了这个未来电容器的沟槽664。这是可能的，因为这两种类型的沟槽的尺寸处于同一数量级。在空腔640的蚀刻及该空腔640和沟槽606的填充从而产生示出填充沟槽606和牺牲掩埋层620的图6A所示的阶段之前，对沟槽664进行掩模。

在提供填充物之后，根据本领域已知的适当沉积技术，在衬底600的第一侧602的第一表面的顶部提供临时保护层660。该层必须至少覆盖第一侧602处的沟槽606的开口。在该实施例中，在工艺的这个阶段没有对该层形成图案。优选地，该层660包括相对于沟槽606的临时填充物能被选择性去除的材料。在该实施例中，该层660是由LPCVD氮化硅制成的。

随后，从第二侧蚀刻孔618，该蚀刻根据本领域已知的后续过程中的需要可以使用干法蚀刻或湿法蚀刻，只要该蚀刻相对于牺牲掩埋层620来说具有选择性即可。如果使用了诸如等离子蚀刻的干法蚀刻，则将衬底反过来用第一侧附着于蚀刻工具夹盘。从这方面来讲，平坦层是有利的，这是因为通常使用真空来实现与夹盘的附着。

蚀刻孔618之后，以与蚀刻孔618相同的方式来去除牺牲掩埋层620和沟槽填充物，不同之处在于当前的去除相对于空腔和沟槽及层660周围的衬底材料必须具有选择性。此后，使层660形成图案，从而产生图6B所示的阶段。可选地，在沉积之后立刻形成图案。

在蚀刻孔618之前可执行从第二侧开始的可选的衬底减薄步骤。例如可以通过研磨或(化学机械)抛光和/或通过蚀刻来执行该减薄步骤。如果孔的尺寸相对较大，则用于孔开口或减薄的可选方法包括火药爆破(power blasting)。

垂直互连孔的沟槽栅格中的每个沟槽606具有小的直径，这使得薄层660不必横跨大的互连孔。因此，有利的是，当已经去除沟槽的填充物之后，层660所提供的保护依然很强。因此，可在第一侧执行诸如金属物理气相沉积(PVD)的侵蚀性处理步骤，而垂直互连孔依然是完全打开的。

在图6B所示的该方法的阶段，例如，具有所有附加物和垂直互连孔的衬底可以进行后续处理，以在区域662内的第一侧602上制备电子元件。这种处理可包括上述的侵蚀性处理(诸如PVD)以及导致杂质材料沉积的处理，这是因为已经执行了所有的蚀刻步骤，并且所述层660将保护处理工具的夹盘不会受到通过垂直互连孔的污染或损坏。而且，不存在打开的垂直互连孔，这些打开的垂直互连孔会妨碍衬底在工具夹盘或其他衬底固定架上的依赖于真空的夹持。

因此，作为示例并且参照图6C，在区域662中第一侧602上PVD沉积金属层666，并且使金属层666形成图案，从而形成具有沟槽664的电容器的底电极。接下来，使用本领域已知的方法提供绝缘层668并且使绝缘层668形成图案。该层例如是氧化硅-氮化硅-氧化硅(ONO)层。接下来，去除层660，并且沉积金属层670，从而填充垂直互连孔并覆盖衬底的第一及第二侧。这可以以两步沉积工艺来实现，每一步覆盖衬底的一侧。然后，在衬底的每侧上使金属层形成图案，从而获得期望的布线图案。可提供绝缘层，使得绝缘层也覆盖垂直互连孔的内部。以此方式，它可提供垂直互连结构与衬底的电绝缘，和/或它可提供垂直互连结构材料扩散进入衬底的阻挡层。

所示的结果包括通过第一侧上的布线连接的电容器672和垂直互连结构674。

本领域的技术人员将会了解如何以有利的方式使用本发明来制造其他电子器件。

显然的是，通过掩模设计来限定并且能根据需要来选择任何垂直互连结构的沟槽和孔的横向尺寸和形状，注意的是，在使用覆盖层的情况下，所述尺寸要使得覆盖层具有适当的强度。

如图7所示的实施例提供了一个示例：如何能使用垂直互连结构给立即可用的电子单元780带来优势。该单元包括共同装配在一个封装或封装系统中的一个或多个根据本发明的电子器件。在该实施例中，电子器件中的一个是电子器件700，该电子器件700作为无源(重新布线)连接集成电路。在这种情况下，另一个电子器件700’是有源集成电路，诸如CMOS、BIPOLAR或者其他能够执行(复杂的)电子功能的集成电路。

该组件利用了一种结构，其中电子器件700’与电子器件700的第一侧上的焊盘通过焊球782电连接。所述焊盘与根据本发明的垂直互连结构784互连，这可以将电信号传送到电子器件700的第二侧。根据本发明的其他垂直互连结构786被用来将其他电信号从一侧传送到电子器件700的另一侧。在器件700中未示出例如在图6D的器件中出现的垂直电容器或者任何其它电子元件。然而，应该理解，根据需要，这些和其他电子元件可以出现在封装的器件中存在的所有电子电路中。该封装被提供了注塑模(overmould)790，从而使得组装完整并且保护了内部的各个电子器件。焊球或凸块788用来将封装或组件连接到适当的下层，这采用了封装的电气功能。

在这种封装以及其他电子器件中，垂直互连结构不仅可以提供电连接，而且可以提供热控制。例如，垂直互连结构784可以充当用于有源器件700’中产生的热量的散热器。在这一意义上，可以使用形成具有掩埋连接(即在衬底或电子器件的第一侧和第二侧之间)的垂直互连结构的可能性来为散热提供好处。

可使用本领域已知的标准方法来组装或制造立即可用的单元780。例如在WO 2005/088699 A1中有详细的描述。在立即可用的电子单元的可选实施例中，可在电子器件700的一侧或多侧上提供更多的半导体和其他电子器件。本领域的技术人员将会了解如何利用本发明来有助于设计和制造这些单元。

其他电子器件可以是与半导体器件协作从而提供功能子系统的器件。其示例是ESD/EMI保护器件、带通滤波器(诸如BAW滤波器)、阻抗匹配电路。

虽然采用半导体衬底来阐述了本发明，但是本发明的范围要宽于半导体衬底。本发明适用于所有要求垂直互连结构的衬底。因此，衬底可以是玻璃、氧化铝多晶硅等。

应该注意，上述实施例描述而不是限制了本发明，所属领域的技术人员将能够在不脱离所附权利要求范围的情况下设计很多可替代的实施例。在权利要求中，任何置于括号中的参考标号不应该被解释为对权利要求的限制。词语“包括”不排除除了权利要求中所列举之外的其他元件或步骤的存在。元件或产品前的词语“一个”或“一种”不排除多个这种元件或产品的存在。事实仅仅在于在彼此不同的从属权利要求中列举出的特定措施不表示不能使用这些措施的组合来提供优势。

Claims

1.一种制造电子器件的方法，该电子器件包括穿过半导体衬底的垂直互连结构，所述半导体衬底具有在第一侧上的第一表面和在第二侧上的第二表面，所述垂直互连结构从第一表面延伸到第二表面，

-该方法包括以下步骤：

-向衬底提供被布置在第一表面和第二表面之间的牺牲掩埋层；

-通过从衬底的第一侧去除材料，向衬底提供从第一表面延伸到牺牲掩埋层的沟槽，从而牺牲掩埋层暴露了第一区域，牺牲掩埋层具有与第一区域的平面平行的第一横截面，该第一横截面大于第一区域并且与第一区域重叠，

通过从衬底的第二侧相对于牺牲掩埋层有选择地去除材料，向衬底提供从第二表面延伸到牺牲掩埋层的孔，从而牺牲掩埋层暴露了第二区域，牺牲掩埋层具有与第二区域的平面平行的第二横截面，该第二横截面大于第二区域并且与第二区域重叠，并且第二区域大于第一区域，以及

相对于其他衬底材料，部分且选择性去除牺牲掩埋层，从而打开其中将形成垂直互连结构的垂直互连孔；

其中向衬底提供牺牲掩埋层的步骤包括：

-提供不具有牺牲掩埋层的衬底；

-在执行提供孔的步骤之前提供沟槽，提供沟槽的步骤包括从衬底的第一侧各向异性去除材料，使得形成具有底部的沟槽，该底部的底部区域位于半导体衬底内的第一表面和第二表面之间，以及

-在提供沟槽之后并且在提供孔之前，通过在沟槽底部形成空腔并用牺牲材料填充该空腔的至少一部分来执行提供牺牲掩埋层的步骤，使得在半导体衬底的第一表面和第二表面之间提供该牺牲掩埋层，其中空腔具有与沟槽底部的平面平行的横截面，并且该横截面大于沟槽底部的区域。

2.根据权利要求1所述的方法，其中采用各向同性干法蚀刻技术来提供所述空腔。

3.根据权利要求1所述的方法，其中所述方法还包括步骤：

-向沟槽提供至少延伸到第一表面的临时填充物；

-在提供临时填充物之后，继续处理来进一步构建电子器件，

-在继续处理之后，从第二侧去除牺牲掩埋层和临时填充物以打开垂直互连孔。

4.根据权利要求3所述的方法，其中沟槽的临时填充物选自不会污染半导体处理工具的材料所构成的组中。

5.根据权利要求1所述的方法，其中，所述方法还包括步骤：

-向沟槽提供至少延伸至第一表面的临时填充物，

-在衬底的第一侧上提供至少覆盖临时填充物的临时覆盖层，

6.根据权利要求1所述的方法，其中向衬底提供沟槽的步骤包括以在打开孔和去除牺牲掩埋层之后多个沟槽中的至少两个与单个孔连接的方式向衬底提供多个沟槽。

7.根据权利要求1所述的方法，其中向衬底提供沟槽的步骤包括向衬底提供多个沟槽，并且提供牺牲掩埋层的步骤包括以形成将至少两个沟槽互连的单个大空腔的方式在至少两个沟槽的底部形成空腔。

8.根据权利要求1所述的方法，其中根据标准工序来完成电子器件以形成立即可用的电子单元。