CN101604683B - 一种用于互连的气隙结构及其制造方法 - Google Patents
一种用于互连的气隙结构及其制造方法 Download PDFInfo
- Publication number
- CN101604683B CN101604683B CN2008100997749A CN200810099774A CN101604683B CN 101604683 B CN101604683 B CN 101604683B CN 2008100997749 A CN2008100997749 A CN 2008100997749A CN 200810099774 A CN200810099774 A CN 200810099774A CN 101604683 B CN101604683 B CN 101604683B
- Authority
- CN
- China
- Prior art keywords
- layer
- cover layer
- hole
- groove
- air gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提出了一种用于互连的气隙结构，包括：依次排列的蚀刻终止层、填充层和第二覆盖层，填充层为相互不连通的多个通孔和沟槽结构，通孔和沟槽结构中填充有填充物，上述填充层之间具有气隙部。本发明的有益效果在于气体的介电常数较佳，远小于我们通常用的k约为2.5的材料，从而显著减小RC延迟，并且提高运行速度。通过该方法制造的气隙结构的泄漏通路较小，可以增加器件中金属线的可靠性，有利于半导体器件的品质。
Description
技术领域
本发明涉及一种半导体器件结构及其制造方法，特别涉及一种用于互连的气隙结构及其制造方法。
背景技术
目前，低介电常数k的材料用于超过90nm的纳米技术中，在该技术的应用的材料中k＜2.7。其中k值越低，强度越差。低k材料不是很好的阻挡金属原子，特别是铜原子扩散的材料。铜原子扩散的缺点就在于其可能扩散到穿透元件的下一层，从而使得半导体器件出现缺陷，增加损失率。并且由于碳原子的非均匀性，磁场形成低介电常数材料中的非均匀分布。从而使得制成的半导体器件RC延迟时间较长，运行速度慢。
发明内容
鉴于上述，希望提有一种可以使得半导体器件中所需位置的介电常数减小，使得半导体器件的合格率增高的半导体器件结构。
因此，本发明提出了一种用于互连的气隙结构，包括：
依次排列的蚀刻终止层、填充层和第二覆盖层，填充层为相互不连通的多个通孔和沟槽结构，通孔和沟槽结构中填充有填充物，上述填充层之间具有气隙部。
作为优选，上述填充物为金属，上述气隙部内为真空或充有气体。
作为优选，该气隙结构还包括蚀刻终止层下方依次排列的第一金属层、第一覆盖层和第一介电层，通孔和沟槽结构延伸至第一覆盖层和蚀刻终止层，气隙部延伸至第二覆盖层中。
作为优选，上述第二覆盖层上方还具有第三覆盖层。
本发明还提出了一种用于互连的气隙结构的制造方法，包括以下步骤：
步骤1、提供一具有通孔的半导体衬底，包括依次排列的蚀刻停止层和第二介电层，其中，第二介电层中具有沟槽，沟槽下部填充有填充物；
步骤2、沉积第二覆盖层，而后对该第二覆盖层进行蚀刻，并且蚀刻形成穿过该第二覆盖层和第二介电层的孔洞；
步骤3、蚀刻去除该孔洞周围的介电层材料形成气隙部。
作为优选，该方法还包括
步骤5、将第二覆盖层上部具有孔洞的部分去除，在气隙部和填充层上方的第二覆盖层上沉积一层第三覆盖层，其中该第二覆盖层为多孔覆盖层。
作为优选，步骤1中的半导体衬底还包括蚀刻停止层下方依次排列的第一金属层、覆盖层、第一介电层，以及第二介电层上方的化学机械研磨停止层，其中，覆盖层和第一介电层中还具有通孔，化学机械研磨停止层中还具有与第二介电层连通的沟槽，通孔与沟槽在蚀刻停止层连通。
作为优选，步骤1中通过在通孔和沟槽中填充该填充物并进行化学机械研磨，去除化学机械研磨停止层和沟槽上部的填充物，使得沟槽下方具有填充物。
作为优选，上述气隙部中为真空或充有气体。
作为优选，步骤2中对该第二覆盖层进行全面蚀刻。
本发明的有益效果在于气体的较佳的介电常数不需要由随后的相关机械强度形成。气隙的介电常数k＝1，其远小于我们通常用的k约为2.5的材料。移除低介电常数薄膜后，在气隙上再次沉积的覆盖层。反应物可以经由多孔硬掩模的孔洞中去除。从而显著减小RC延迟，并且提高运行速度。通过该方法制造的气隙结构的泄漏通路较小，可以增加器件中金属线的可靠性。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目的、特征和优点将显而易见。
附图说明
图1-图7为本发明一较佳实施例的制造一种用于互连的气隙结构所形成的各阶段的器件的示意图。
图1为具有通孔和沟槽的半导体衬底剖面图。
图2为通孔和沟槽中填充有填充料的半导体衬底剖面图。
图3为沉积多孔覆盖层后的半导体衬底剖面图。
图4为全面蚀刻多孔覆盖层形成孔洞后的半导体衬底剖面图。
图5为蚀刻到介电质层的半导体衬底剖面图。
图6为去除介电质层形成气隙部的半导体衬底剖面图。
图7为再沉积覆盖层的半导体衬底剖面图。
具体实施方式
下面结合附图和具体实施例对本发明所述的一种用于互连的气隙结构及其制造方法作进一步的详细说明。
如图1所示，首先提供一具有通孔的半导体衬底结构，该结构包括依次排列的第一金属层11、覆盖层12、第一介电层13、蚀刻停止层14、第二介电层15和化学机械研磨CMP停止层16，而后蚀刻形成通孔与沟槽，蚀刻方法可以是任意合适的方法，从图中可以看出，覆盖层12和第一介电层13中具有通孔via，第二介电层15和化学机械研磨停止层16中具有沟槽trench，通孔与沟槽在蚀刻停止层14连通，沟槽的横截面积大于通孔的横截面积，在该实施例中，第一金属层11为铜材料，覆盖第一金属层11的覆盖层12为碳化硅SiC或SiCN，上述第一介电层13的材料的介电常数在2.5至3.1之间，上述蚀刻停止层14的材料可以是SiC或SiON，第二介电层15的材料可以与第一介电层13的材料相同或不同，化学机械研磨CMP停止层16的材料可以是SiC，氧化物或SiN。当然，上述层的材料可以是其他合适的材料，不限于上述。
如图2所示，而后在通孔和沟槽中填充金属，例如植入TaN或铜籽，也就是植入铜或类似材料，而后对CMP停止层16和沟槽上部进行化学机械研磨，去除CMP停止层16和沟槽上部填充的材料，暴露第二介质层15和沟槽上部，使得填充的沟槽上方出现凹陷。
如图3所示，沉积多孔覆盖层18，该多孔覆盖层18中具有多个中空的孔洞，该多孔覆盖层的材料可以与沟槽内填充的金属的材料一样，当然也可以不一样，孔洞分布地较为均匀，在沟槽上方和第二介质层15上方均覆盖有该多孔覆盖层18。
如图4所示，而后对多孔覆盖层18进行全面蚀刻(blanket etch)，由于多孔覆盖层18中具有多个孔，所以全面蚀刻可以是穿过上述孔或在上述孔旁边的蚀刻，此时的蚀刻厚度不一，在第二介质层15上方的孔洞可以最深只在第二介质层15上方终止，而沟槽上方的多孔覆盖层18较厚，因此可以对其蚀刻得较深，该蚀刻深度不由实施例和附图限制，最终在多孔覆盖层18中形成多个孔；
如图5所示，全面蚀刻第二介质层15，穿过上述第二介质层15上方的作为硬掩膜的多孔覆盖层18的孔洞对第二介质层15进行蚀刻，将暴露在孔洞范围内的第二介质层15蚀刻去除，形成直至蚀刻停止层的多个通孔状孔洞，
如图6所示，对上述通孔状孔洞的第二介质层侧壁进行各向同性蚀刻，蚀刻方法为通用的各向同性蚀刻方法，例如湿式蚀刻，使用稀氟氢酸DHF执行的蚀刻或者等离子体蚀刻等等，由于所采用的蚀刻方法具有极高的选择性，可以仅将要被蚀刻掉的介质材料除去，故可以将第二介质层15几乎全部去除，而多孔覆盖层18上方的与第二介质层相连通的孔洞则用于反应物和副产品等的入口和出口，用于将蚀刻后去除的材料通过该孔洞移除，待第二介质层15被全部蚀刻去除后，形成沟槽中的金属线之间的气隙部19。此时便在半导体器件中形成了用于互连的气隙结构。气隙部19中最好为真空，或者也可以是填充有其他合适的气体，例如氮气、惰性气体等等。因此金属线之间只由气隙部相间隔，没有介质层的存在，减小了间隔部位的介电常数。
如图7所示，将多孔覆盖层18上部的具有上部孔洞的部分去除，形成一较原多孔覆盖层要薄的多孔覆盖层18，覆盖沟槽的金属线上方与气隙部19上方仍被多孔覆盖层18覆盖。而后再沉积一层第三覆盖层20，覆盖整个多孔覆盖层18，其中第三覆盖层20的材料可以是铜。该半导体器件中的气隙结构也可以由其他方式构成，只要能够形成金属层之间的气隙部即可，由于该结构的气隙部介电常数为1，远小于目前所使用的介质层的介质的介电常数，从而显著减小RC延迟，并且提高运行速度。通过该方法制造的气隙结构的泄漏通路较小，可以增加器件中金属线的可靠性，所以该结构对半导体器件的发展有着至关重要的作用。
本发明的实施例虽然说明了各层的材料，但是在制造过程中可以用其他的材料代替，不由实施例限定，例如覆盖层还可以选择其他金属等材料。
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换的，均应涵盖在本发明的权利要求的保护范围当中。
Claims (8)
1.一种用于互连的气隙结构，其特征在于包括：
依次排列的蚀刻终止层、填充层和第二覆盖层，填充层为相互不连通的多个通孔和沟槽结构，通孔和沟槽结构中填充有填充物，上述填充层之间具有气隙部，上述第二覆盖层为多孔覆盖层；
该气隙结构还包括蚀刻终止层下方依次排列的第一金属层、第一覆盖层和第一介电层，通孔和沟槽结构延伸至第一金属层，气隙部延伸至第二覆盖层中。
2.根据权利要求1所述的一种用于互连的气隙结构，其特征在于上述填充物为金属，上述气隙部内为真空或充有气体。
3.根据权利要求1所述的一种用于互连的气隙结构，其特征在于上述第二覆盖层上方还具有第三覆盖层。
4.一种用于互连的气隙结构的制造方法，其特征在于包括以下步骤：
步骤1、提供一具有通孔的半导体衬底，包括依次排列的蚀刻终止层和第二介电层，其中，第二介电层中具有沟槽，沟槽下部填充有填充物；
步骤2、沉积第二覆盖层，而后对该第二覆盖层进行蚀刻，并且蚀刻形成穿过该第二覆盖层和第二介电层的孔洞，其中该第二覆盖层为多孔覆盖层；
步骤3、蚀刻去除该孔洞周围的介电层材料形成气隙部；
其中，步骤1中的半导体衬底还包括蚀刻停止层下方依次排列的第一金属层、第一覆盖层、第一介电层，以及第二介电层上方的化学机械研磨停止层，其中，第一覆盖层和第一介电层中还具有通孔，化学机械研磨停止层中还具有与第二介电层连通的沟槽，通孔与沟槽在蚀刻停止层连通。
5.根据权利要求4所述的一种用于互连的气隙结构的制造方法，其特征在于还包括
步骤4、将第二覆盖层上部具有孔洞的部分去除，在气隙部和填充层上方的第二覆盖层上沉积一层第三覆盖层。
6.根据权利要求4所述的一种用于互连的气隙结构的制造方法，其特征在于步骤1中通过在通孔和沟槽中填充该填充物并进行化学机械研磨，去除化学机械研磨停止层和沟槽上部的填充物，使得沟槽下方具有填充物。
7.根据权利要求4所述的一种用于互连的气隙结构的制造方法，其特征在于上述气隙部内为真空或充有气体。
8.根据权利要求4所述的一种用于互连的气隙结构的制造方法，其特征在于步骤2中对该第二覆盖层进行全面蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100997749A CN101604683B (zh) | 2008-06-11 | 2008-06-11 | 一种用于互连的气隙结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100997749A CN101604683B (zh) | 2008-06-11 | 2008-06-11 | 一种用于互连的气隙结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101604683A CN101604683A (zh) | 2009-12-16 |
| CN101604683B true CN101604683B (zh) | 2011-04-06 |
Family
ID=41470329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100997749A Active CN101604683B (zh) | 2008-06-11 | 2008-06-11 | 一种用于互连的气隙结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101604683B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208362B (zh) * | 2011-05-04 | 2013-11-06 | 中国科学院微电子研究所 | 一种穿透硅通孔背部连接端的制备方法 |
| CN103187363B (zh) * | 2011-12-31 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 铜互连的制作方法 |
| US12100650B2 (en) | 2021-10-01 | 2024-09-24 | Nanya Technology Corporation | Semiconductor device having a carbon containing insulation layer formed under the source/drain |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
| US6413852B1 (en) * | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
| CN1795553A (zh) * | 2003-05-26 | 2006-06-28 | 皇家飞利浦电子股份有限公司 | 制造具有多孔电介质层和气隙的衬底的方法以及衬底 |
-
2008
- 2008-06-11 CN CN2008100997749A patent/CN101604683B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
| US6413852B1 (en) * | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
| CN1795553A (zh) * | 2003-05-26 | 2006-06-28 | 皇家飞利浦电子股份有限公司 | 制造具有多孔电介质层和气隙的衬底的方法以及衬底 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101604683A (zh) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2194574B1 (en) | Method for producing interconnect structures for integrated circuits | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| CN101517728B (zh) | 电子器件及其制造方法 | |
| EP1668692A2 (en) | Adjustable self-aligned air gap dielectric for low capacitance wiring | |
| CN101847597B (zh) | 集成电路结构 | |
| US9761528B2 (en) | Interconnection structure | |
| US6770501B2 (en) | Deuterium reservoirs and ingress paths | |
| CN102969273A (zh) | 一种具有空气隙的铜大马士革互连结构的形成方法 | |
| KR100519169B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN101604683B (zh) | 一种用于互连的气隙结构及其制造方法 | |
| US6465345B1 (en) | Prevention of inter-channel current leakage in semiconductors | |
| KR101090372B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US20160204066A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2009188101A (ja) | 半導体装置及びその製造方法 | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| US11990365B2 (en) | Method for manufacturing semiconductor device | |
| KR100292117B1 (ko) | 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법 | |
| KR100714049B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100705950B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20020056341A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR101165217B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| TWI470736B (zh) | 一種用於互連的氣隙結構及其製造方法 | |
| KR20010025972A (ko) | 반도체 장치의 배선 형성방법 | |
| KR20020032698A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| CN114121881A (zh) | 具有气隙的互连结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu Patentee after: Warship chip manufacturing (Suzhou) Limited by Share Ltd Address before: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu Patentee before: Hejian Technology (Suzhou) Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder |