TWI470736B - 一種用於互連的氣隙結構及其製造方法 - Google Patents
一種用於互連的氣隙結構及其製造方法 Download PDFInfo
- Publication number
- TWI470736B TWI470736B TW97132602A TW97132602A TWI470736B TW I470736 B TWI470736 B TW I470736B TW 97132602 A TW97132602 A TW 97132602A TW 97132602 A TW97132602 A TW 97132602A TW I470736 B TWI470736 B TW I470736B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- air gap
- dielectric
- trench
- filled
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明關於一種半導體器件結構及其製造方法,特別關於一種用於互連的氣隙結構及其製造方法。
目前,低介電常數k的材料用於超過90nm的納米技術中,在該技術的應用的材料中k<2.7。其中k值越低,強度越差。低k材料不是很好的阻擋金屬原子,特別是銅原子擴散的材料。銅原子擴散的缺點就在於其可能擴散到穿透元件的下一層,從而使得半導體器件出現缺陷,增加損失率。並且由於碳原子的非均勻性,磁場形成低介電常數材料中的非均勻分佈。從而使得製成的半導體器件RC延遲時間較長,運行速度慢。
鑒於上述,希望提有一種可以使得半導體器件中所需位置的介電常數減小,使得半導體器件的良率增高的半導體器件結構。
因此,本發明提出了一種用於互連的氣隙結構,包括:依次排列的蝕刻終止層、填充層和第二覆蓋層,填充層為相互不連通的多個通孔和溝槽結構,通孔和溝槽結構中填充有填充物,上述填充層之間具有氣隙部。
較佳地,上述填充物為金屬,上述氣隙部內為真空或充有氣體。
較佳地,該氣隙結構還包括蝕刻終止層下方依次排列的第一金屬層、第一覆蓋層和第一介電層,通孔和溝槽結構延伸至第一覆蓋層和蝕刻終止層,氣隙部延伸至第二覆蓋層中。
較佳地,上述第二覆蓋層上方還具有第三覆蓋層。
本發明還提出了一種用於互連的氣隙結構的製造方法,包括以下步驟:步驟1、提供一具有通孔的半導體基板,包括依次排列的蝕刻停止層和第二介電層,其中,第二介電層中具有溝槽,溝槽下部填充有填充物;步驟2、沉積第二覆蓋層,而後對該第二覆蓋層進行蝕刻,並且蝕刻形成穿過該第二覆蓋層和第二介電層的孔洞;步驟3、蝕刻去除該孔洞周圍的介電層材料形成氣隙部。
較佳地,該方法還包括步驟4、將第二覆蓋層上部具有孔洞的部分去除,在氣隙部和填充層上方的第二覆蓋層上沉積一層第三覆蓋層,其中該第二覆蓋層為多孔覆蓋層。
較佳地,步驟1中的半導體基板還包括蝕刻停止層下方依次排列的第一金屬層、覆蓋層、第一介電層,以及第二介電層上方的化學機械研磨停止層,其中,覆蓋層和第一介電層中還具有通孔,化學機械研磨停止層中還具有與第二介電層連通的溝槽,通孔與溝槽在蝕刻停止層連通。
較佳地,步驟1中通過在通孔和溝槽中填充該填充物並進行化學機械研磨,去除化學機械研磨停止層和溝槽上部的填充物,使得溝槽下方具有填充物。
較佳地,上述氣隙部中為真空或充有氣體。
較佳地,步驟2中對該第二覆蓋層進行全面蝕刻。
本發明的有益效果在於氣體的較佳的介電常數不需要由隨後的相關機械強度形成。氣隙的介電常數k=1,其遠小於我們通常用的k約為2.5的材料。移除低介電常數薄膜後,在氣隙上再次沉積的覆蓋層。反應物可以經由多孔硬掩模的孔洞中去除。從而顯著減小RC延遲,並且提高運行速度。
通過該方法製造的氣隙結構的洩漏通路較小,可以增加器件中金屬線的可靠性。
下面結合附圖,對本發明的具體實施方式作進一步的詳細說明。對於所屬技術領域的技術人員而言,從對本發明的詳細說明中,本發明的上述和其他目的、特徵和優點將顯而易見。
下面結合附圖和具體實施例對本發明所述的一種用於互連的氣隙結構及其製造方法作進一步的詳細說明。
如圖1所示,首先提供一具有通孔的半導體基板結構,該結構包括依次排列的第一金屬層11、覆蓋層12、第一介電層13、蝕刻停止層14、第二介電層15和化學機械研磨CMP停止層16,而後蝕刻形成通孔與溝槽,
蝕刻方法可以是任意合適的方法,從圖中可以看出,覆蓋層12和第一介電層13中具有通孔(via),第二介電層15和化學機械研磨停止層16中具有溝槽(trench),通孔與溝槽在蝕刻停止層14連通,溝槽的橫截面積大於通孔的橫截面積,在該實施例中,第一金屬層11為銅材料,覆蓋第一金屬層11的覆蓋層12為碳化矽SiC或SiCN,上述第一介電層13的材料的介電常數在2.5至3.1之間,上述蝕刻停止層14的材料可以是SiC或SiON,第二介電層15的材料可以與第一介電層13的材料相同或不同,化學機械研磨CMP停止層16的材料可以是SiC,氧化物或SiN。當然,上述層的材料不限於上述而可以是其他合適的材料。
如圖2所示,而後在通孔和溝槽中填充金屬,例如植入TaN或銅質種子,也就是植入銅或類似材料,而後對CMP停止層16和溝槽上部進行化學機械研磨,去除CMP停止層16和溝槽上部填充的材料,暴露第二介質層15和溝槽上部,使得填充的溝槽上方出現凹陷。
如圖3所示,沉積多孔覆蓋層18,該多孔覆蓋層18中具有多個中空的孔洞,該多孔覆蓋層的材料可以與溝槽內填充的金屬的材料一樣,當然也可以不一樣,孔洞分佈地較為均勻,在溝槽上方和第二介質層15上方均覆蓋有該多孔覆蓋層18。
如圖4所示,而後對多孔覆蓋層18進行全面蝕刻(blanket etch),由於多孔覆蓋層18中具有多個孔,所以全面蝕刻可以是穿過上述孔或在上述孔旁邊的蝕刻,此時的蝕刻厚度不一,在第二介質層15上方的孔洞可以最深只在第二介質層15上方終止,而溝槽上方的多孔覆蓋層18較厚,因此可
以對其蝕刻得較深,該蝕刻深度不由實施例和附圖限制,最終在多孔覆蓋層18中形成多個孔。
如圖5所示,全面蝕刻第二介質層15,穿過上述第二介質層15上方的作為硬遮罩的多孔覆蓋層18的孔洞對第二介質層15進行蝕刻,將暴露在孔洞範圍內的第二介質層15蝕刻去除,形成直至蝕刻停止層的多個通孔狀孔洞,
如圖6所示,對上述通孔狀孔洞的第二介質層側壁進行各向同性蝕刻,蝕刻方法為通用的各向同性蝕刻方法,例如濕式蝕刻,使用稀氟氫酸DHF執行的蝕刻或者等離子體蝕刻等等,由於所採用的蝕刻方法具有極高的選擇性,可以僅將要被蝕刻掉的介質材料除去,故可以將第二介質層15幾乎全部去除,而多孔覆蓋層18上方的與第二介質層相連通的孔洞則作為反應物和副產品等的入口和出口,用於將蝕刻後去除的材料通過該孔洞移除,待第二介質層15被全部蝕刻去除後,形成溝槽中的金屬線之間的氣隙部19。此時便在半導體器件中形成了用於互連的氣隙結構。氣隙部19中最好為真空,或者也可以是填充有其他合適的氣體,例如氮氣、惰性氣體等等。因此金屬線之間只由氣隙部相間隔,沒有介質層的存在,減小了間隔部位的介電常數。
如圖7所示,將多孔覆蓋層18上部的具有上部孔洞的部分去除,形成一較原多孔覆蓋層要薄的多孔覆蓋層18,覆蓋溝槽的金屬線上方與氣隙部19上方仍被多孔覆蓋層18覆蓋。而後再沉積一層第三覆蓋層20,覆蓋整個多孔覆蓋層18,其中第三覆蓋層20的材料可以是銅。該半導體器件中的
氣隙結構也可以由其他方式構成,只要能夠形成金屬層之間的氣隙部即可,由於該結構的氣隙部介電常數為1,遠小於目前所使用的介質層的介質的介電常數,從而顯著減小RC延遲,並且提高運行速度。通過該方法製造的氣隙結構的洩漏通路較小,可以增加器件中金屬線的可靠性,所以該結構對半導體器件的發展有著至關重要的作用。
本發明的實施例雖然說明了各層的材料,但是在製造過程中可以用其他的材料代替,不由實施例限定,例如覆蓋層還可以選擇其他金屬等材料。
以上所述僅為本發明的較佳實施例,並非用來限定本發明的實施範圍;如果不脫離本發明的精神和範圍,對本發明進行修改或者等同替換的,均應涵蓋在本發明的權利要求的保護範圍當中。
11‧‧‧第一金屬層
12‧‧‧覆蓋層
13‧‧‧第一介電層
14‧‧‧蝕刻停止層
15‧‧‧第二介電層
16‧‧‧化學機械研磨CMP停止層
17
18‧‧‧多孔覆蓋層
19‧‧‧氣隙部
20‧‧‧第三覆蓋層
圖1-圖7為本發明一較佳實施例的製造一種用於互連的氣隙結構所形成的各階段的器件的示意圖。
圖1為具有通孔和溝槽的半導體基板剖面圖。
圖2為通孔和溝槽中填充有填充料的半導體基板剖面圖。
圖3為沉積多孔覆蓋層後的半導體基板剖面圖。
圖4為全面蝕刻多孔覆蓋層形成孔洞後的半導體基板剖面圖。
圖5為蝕刻到介電質層的半導體基板剖面圖。
圖6為去除介電質層形成氣隙部的半導體基板剖面圖。
圖7為再沉積覆蓋層的半導體基板剖面圖。
11‧‧‧第一金屬層
12‧‧‧覆蓋層
13‧‧‧第一介電層
14‧‧‧蝕刻停止層
17‧‧‧金屬
18‧‧‧多孔覆蓋層
19‧‧‧氣隙部
20‧‧‧第三覆蓋層
Claims (8)
- 一種用於互連的氣隙結構,其包括:依次排列的蝕刻終止層、填充層和第二覆蓋層,填充層為相互不連通的多個通孔和溝槽結構,通孔和溝槽結構中填充有填充物,該等填充層之間具有氣隙部,該第二覆蓋層為多孔覆蓋層;該氣隙結構還包括蝕刻終止層下方依次排列的第一金屬層、第一覆蓋層和第一介電層,通孔和溝槽結構延伸至第一金屬層,氣隙部延伸至第二覆蓋層中。
- 如申請專利範圍第1項之氣隙結構,其中該填充物為金屬,該氣隙部內為真空或充有氣體。
- 如申請專利範圍第1項之氣隙結構,其中該第二覆蓋層上方還具有第三覆蓋層。
- 一種用於互連的氣隙結構的製造方法,其包括以下步驟:步驟1、提供一具有通孔的半導體基板,包括依次排列的蝕刻終止層和第二介電層,其中,第二介電層中具有溝槽,溝槽下部填充有填充物;步驟2、沉積第二覆蓋層,而後對該第二覆蓋層進行蝕刻,並且蝕刻形成穿過該第二覆蓋層和第二介電層的孔洞,其中該第二覆蓋層為多孔覆蓋層;步驟3、蝕刻去除該孔洞周圍的介電層材料形成氣隙部; 其中,步驟1中的半導體基板還包括蝕刻停止層下方依次排列的第一金屬層、第一覆蓋層、第一介電層,以及第二介電層上方的化學機械研磨停止層,其中,第一覆蓋層和第一介電層中還具有通孔,化學機械研磨停止層中還具有與第二介電層連通的溝槽,通孔與溝槽在蝕刻停止層連通。
- 如申請專利範圍第4項之製造方法,其進一步包括:步驟4、將第二覆蓋層上部具有孔洞的部分去除,在氣隙部和填充層上方的第二覆蓋層上沉積一層第三覆蓋層。
- 如申請專利範圍第4項之製造方法,其在步驟1中通過在通孔和溝槽中填充該填充物並進行化學機械研磨,去除化學機械研磨停止層和溝槽上部的填充物,使得溝槽下方具有填充物。
- 如申請專利範圍第4項之製造方法,其中該氣隙部內為真空或充有氣體。
- 如申請專利範圍第4項之製造方法,其在步驟2中對該第二覆蓋層進行全面蝕刻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97132602A TWI470736B (zh) | 2008-08-26 | 2008-08-26 | 一種用於互連的氣隙結構及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97132602A TWI470736B (zh) | 2008-08-26 | 2008-08-26 | 一種用於互連的氣隙結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201010004A TW201010004A (en) | 2010-03-01 |
TWI470736B true TWI470736B (zh) | 2015-01-21 |
Family
ID=44828030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97132602A TWI470736B (zh) | 2008-08-26 | 2008-08-26 | 一種用於互連的氣隙結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI470736B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1795553A (zh) * | 2003-05-26 | 2006-06-28 | 皇家飞利浦电子股份有限公司 | 制造具有多孔电介质层和气隙的衬底的方法以及衬底 |
TW200802710A (en) * | 2006-05-08 | 2008-01-01 | Ibm | Multilayer interconnect structure containing air gaps and method for making |
-
2008
- 2008-08-26 TW TW97132602A patent/TWI470736B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1795553A (zh) * | 2003-05-26 | 2006-06-28 | 皇家飞利浦电子股份有限公司 | 制造具有多孔电介质层和气隙的衬底的方法以及衬底 |
TW200802710A (en) * | 2006-05-08 | 2008-01-01 | Ibm | Multilayer interconnect structure containing air gaps and method for making |
Also Published As
Publication number | Publication date |
---|---|
TW201010004A (en) | 2010-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI420590B (zh) | 積體電路結構與其形成方法 | |
TWI452658B (zh) | 包含多變側壁輪廓的穿基板導孔 | |
JP5306196B2 (ja) | 誘電体空隙を有する相互接続構造体 | |
JP5670306B2 (ja) | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 | |
TW200415747A (en) | Air gap dual damascene process and structure | |
US7955952B2 (en) | Crackstop structures and methods of making same | |
KR102531315B1 (ko) | 자체 정렬된 이중 패터닝 | |
US8404580B2 (en) | Methods for fabricating semiconductor devices | |
US20080076071A1 (en) | Method of forming a fine pattern | |
US20100012950A1 (en) | Crackstop structures and methods of making same | |
TWI441281B (zh) | 具有矽穿孔之雙重鑲嵌結構及其製造方法 | |
TWI505359B (zh) | 半導體元件及其製造方法 | |
JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
JP2007059434A (ja) | 半導体装置の製造方法 | |
TWI403235B (zh) | 埋藏式電路結構之製作方法 | |
JP2008010534A (ja) | 半導体装置およびその製造方法 | |
JP2013026347A (ja) | 半導体装置およびその製造方法 | |
JPH09191047A (ja) | 半導体素子の素子分離膜及びその形成方法 | |
JP2003508896A (ja) | 少なくとも1つのメタライゼーション面を有する集積回路の製造方法 | |
JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
US6974749B2 (en) | Bottom oxide formation process for preventing formation of voids in trench | |
TWI470736B (zh) | 一種用於互連的氣隙結構及其製造方法 | |
CN101604683B (zh) | 一种用于互连的气隙结构及其制造方法 | |
JP2009188101A (ja) | 半導体装置及びその製造方法 | |
TW202022943A (zh) | 半導體結構以及其製備方法 |