JP4944605B2 - 基板中の電気的接続 - Google Patents

基板中の電気的接続 Download PDF

Info

Publication number
JP4944605B2
JP4944605B2 JP2006507977A JP2006507977A JP4944605B2 JP 4944605 B2 JP4944605 B2 JP 4944605B2 JP 2006507977 A JP2006507977 A JP 2006507977A JP 2006507977 A JP2006507977 A JP 2006507977A JP 4944605 B2 JP4944605 B2 JP 4944605B2
Authority
JP
Japan
Prior art keywords
wafer
trench
cavity
substrate
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006507977A
Other languages
English (en)
Other versions
JP2006521022A (ja
Inventor
エドバード カルベステン、
ソルブジョーン エベフォース、
ニクラス スベディン、
ペレ ラングステン、
トミー ハフタオジャ、
Original Assignee
シレックス マイクロシステムズ アーベー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シレックス マイクロシステムズ アーベー filed Critical シレックス マイクロシステムズ アーベー
Publication of JP2006521022A publication Critical patent/JP2006521022A/ja
Application granted granted Critical
Publication of JP4944605B2 publication Critical patent/JP4944605B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006Interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

本発明は、概して、半導体技術の分野に関し、また、特に、様々な半導体デバイスを製造するための出発基板として使用することができる製造物を作る方法に関する。また、そのような製造物にも関する。
半導体産業(マイクロエレクトロニクス、マイクロオプティクス、及びマイクロメカニクスの全てを含む広い意味において)に関する多くの用途において、いくつかのみ言及すると、センサー、マイクロミラーアレイなどの半導体デバイスを製造するために、しばしばシリコンウエハなどの半導体ウエハの両面に構成要素を形成することが求められる。
そのようなデバイスをパッケージング及び配線するための従来の技術においては、ワイヤーボンディングが一般的な技術である。しかしながら、ワイヤーボンディングは費用効率が良くなく、また、アレイデバイスのような多くの配線を必要とするデバイスにおいては、ワイヤーを全く付けることができない場合がある。それゆえ、この10年間に渡り、ワイヤーボンディングの必要性を避け、単純化し、バックエンドパッキング/配線プロセスにおいて特性改善、及びコスト低減を図るために、いわゆるフリップチップマウンティングが電子素子に広く使用されている。しかしながら、フリップチップボンディングは「前面」を下にしてデバイスを接続する。これは、ほとんどの場合、前面を上にする必要のある、例えばセンサーやマイクロミラーなどのMEMSデバイス(MEMS=Micro−Electrical−Mechanical−Systems)には用いることができない。
この分野の他の技術は、2つの表面の間に電気的接続を確立することを目的とする、ウエハを貫通して伸びるホール内の金属化した部分の設置に基づく。
そのような材料の混合(すなわち、金属とウエハの半導体材料)は、使用可能な温度及び化学的環境の観点において、素子の製造に用いられるその後のプロセスに制限を加える。
US6,002,177に、今、言及された種類の一つの方法が開示されている。
さらなる方法がVieux−Rochazらによって、WIPO公報 WO01/65598 A1(公開されたUS特許出願2003/0022475A1に対応する)に開示されている。
後者の文献の方法はウエハの一つの面への溝の設置を含み、溝は、適切には、例えば、円形、正方形、長方形等の閉じたパターンで規定され、溝は絶縁性材料で満たされ、囲まれた領域に適合する構成要素が作られ、上側の溝と合うように下側から複数の第2の溝が作られ、第2の溝が絶縁性材料で満たされ、下側の表面に構成要素が作られ、このように形成された電気的接続を用いて、望ましくは上側及び下側の構成要素が接続される。
このプロセスはかなり複雑であり、また、公報は電気的貫通接続(ビア)を含み、かつ、半導体用途向けに一般的に適用可能な出発基板として使用できる基盤の製造について開示していない。
それゆえ、本発明の目的は、プロセスのパラメータを何ら制限することなく、この分野の共通のプロセス技術を全て活用することができる、半導体製造用途向けに一般的に適用可能な出発基板を作る方法を提供することである。
この目的は請求項1に記載の方法によって達成できる。したがって、導電性又は半導電性基板の第1(上側)表面と第2(下側)表面との間の電気的接続を作る方法であって、第1表面にトレンチを作り、前記トレンチによって規定された前記基板の一部分を前記基板からなる周囲材料から完全に分離するが、前記分離された一部分の上側表面及び下側表面は露出されている状態で、絶縁性囲いを確立する方法が提供される。
本発明のさらなる側面によれば、導電性又は半導電性材料の基板を含み、明確に規定された電気的貫通接続(ビア)を有する半導体製造用途向けの基盤製造物が提供される。
そのような製造物は請求項14に規定されている。
ウエハを貫通する電気的配線ビアに関する本発明は、フリップチップマウンティングのためのはんだバンプを、(MEMS)素子の裏面に置くことができるために、前面側を下向きに裏返すことなく「フリップチップパッケージング」を可能とする。
最も広い側面における本発明は、図1a及び図1b(スケールなし)に概略的に図示されている。本発明は、ウエハの両面に、例えば、センサー、マイクロミラーアレイ、レーザーのようなマイクロオプティカル要素などの構成要素が必要とされる種々のマイクロエレクトロニック素子、及び/又は、マイクロメカニック素子、及び/又は、マイクロオプティカル素子の製造に適した基板を形成するための導電性又は半導電性材料からなるウエハ10を含む。
発明の特徴は、ビア12の設置、すなわち、ウエハ10の上側面14から下側面16へ伸びる電気的貫通接続である。本発明の方法によれば、ビアはウエハの材料と同じ材料を含む。すなわち、それらはウエハそのものから作られる。したがって、実際の電気的接続のために補助的な材料は使用されない。
電気的絶縁方法においてビア12をバルク13から分離するために、本発明によれば、バルク13とビア12との間に酸化物材料15が導入される。この方法を以下にさらに詳細に説明する。
「ウエハそのままの」材料のみが用いられる、すなわち、ウエハそのものの材料がビアを製造するために用いられるという事実の長所によって、望ましい構造のビアが設けられたウエハは、「そのままのウエハ」を処理することができる温度、化学的環境、圧力等の観点において、半導体分野において適用される全てのプロセス工程で処理することができる。金属化された部分を含む従来技術の素子(すなわち、半導体エレクトロニクス製造のための出発ウエハ)は、同じ多様な方法で加工することができない。なぜなら、金属化は過度に高い温度、また、望ましいエレクトロニック又はマイクロメカニック構造を作るために必要とされるエッチング及び他の処理にしばしば用いられる化学物質に堪えられないものであるからである。
他の利点は、本発明によるウエハは、鏡面状態に至るほど、非常に小さい表面粗さを示す平坦であることである。
「そのままのウエハ」及び「そのままのウエハ材料」により、我々は、本来のウエハそのものにおける材料を意味する。そして、「補助的な材料」は、接続目的のための金属パッドのような、構造に加えられる他のあらゆる材料である。
「ウエハ」は、例えば、MEMS用途のための出発材料として用いることができる一般的な基板を意味する。ウエハは完全に平坦である必要はないが、ウエハが作られた材料に施されるいくつかのプロセスによって作成される凹部(又はキャビティ)又は他の素子若しくは部品のような、あらかじめ定められた構造を備えることができる。
本発明の第1の態様は、図2a〜2c(異なるプロセス工程におけるウエハの断面;スケールなし)に図示され、ビアは2つの一般的な工程を含むものとして特徴づけられるプロセスにおいて作られる。すなわち、トレンチの設置、及び溝内部への絶縁性材料の導入、並びに少なくとも一部は酸化物による任意的なトレンチの充填である。
出発材料は、500μm厚の導電性又は半導電性ウエハ20(図2a)、適切にはシリコンウエハであり(用いられる材料に特に制限はないが)、厚さは300μmと1000μmの間で変えることができる。最も商業的に入手可能なシリコン(又は他の半導体)ウエハは、サイズと意図された用途によるが、約300〜1000μm厚である。しかしながら、本発明は、200〜5000μm厚を示すウエハに適用可能であり、好ましくは300〜3000μmであり、より好ましくは400〜1000μmである。
第1の一般的な工程は、トレンチ21、すなわち、ウエハ上側表面の一部分を囲む狭い凹部(又はキャビティ)の設置である。トレンチは、例えば、エッチング若しくはレーザー系加工、又はEDM(electro−discharge machining)によって作られる。
トレンチの規定は、それ自身は本発明の一部を形成するものではないが、ウエハにリソグラフィックマスク22(図2b)を置くことによって行われる。これは使用される材料に用いられる適切なマスキング及びエッチング技術を設計及び使用することができる当業者の分野に関するものと考えられる。したがって、マスクの用意についてはここでは詳細に検討しない。
好ましくは、トレンチは、例えば、DRIE(Dry Reactive Ion Etching)、電気化学HFエッチングなどの高いアスペクト比が得られるあらゆるエッチング方法によって作られる。
トレンチは、幅20μm未満、好ましくは4〜15、最も適切には約6〜12である。したがって、絶縁性材料の層は厚さ1〜20μm、通常は6〜12μmである。
ウエハが厚さ500μmである場合、トレンチは適切には深さ約200〜490μmであり、好ましくは300〜400μmである。適切には、トレンチの深さはウエハの厚さの約50%から100%である。100%貫通の場合において、形成された「プラグ」を保つために酸化物薄膜が表面に存在することが必要である。
本発明による方法では、電気的接続間のピッチ(中央から中央)距離は10μmと同程度に小さくすることが可能であり、通常50〜100μmである。酸化物薄膜が下側表面に設けられている場合、エッチングストップ層として作用する酸化物に達するまでウエハをエッチングすることができる。その結果、ビア、すなわち、円筒状のプラグ(円形のエッチングトレンチの場合において)が酸化物によって支持され、また、抜け落ちることが防がれる。
トレンチによって囲まれる一部分の形状は、円形とすることができるが、もちろんこれに限定されない。正方形、長方形、三角形、ひし形、台形等、又は形状の組合せのような、形成することができるあらゆる幾何学的な形状が可能である(図3)。得ることができる形状に関する唯一の制限は、適用されるマスキング及びエッチング工程に特有のいくらかの制限によって決められる。
トレンチが一旦作られると、マスクは除かれ、そして、トレンチ内に(また、もし保護されていなければ、ウエハ表面上に)絶縁性酸化物24を形成するために、ウエハは酸化プロセスに供される、図2c。これは、酸素を含む雰囲気中、温度を約800〜1300℃、通常1100℃に上昇させることによって行われる。任意で、酸化プロセスは、トレンチが完全に満たされる前に終えることもでき、残ったスペースは、その優れた段差被覆性のために、例えば、蒸着工程においてTEOS26で満たされる。しかしながら、IC又はCMOSプロセス条件に適応できる、あらゆる絶縁性材料を用いることができる。さらに、トレンチを完全に満たす必要はなく;トレンチによって囲まれた材料が、壁面から絶縁間隔を保ち続けることができれば十分である。これはトレンチ下側の微小な橋かけ酸化物部分によって達成可能である。
しばしば本発明において、高いアスペクト比を有するトレンチのエッチングの際、表面におけるトレンチの開口部が、表面から約5〜10μm下の幅より僅かに狭いことがある(図2e参照)。この現象はトレンチが酸化物で不完全に満たされる状態を生じさせ、その結果、その後のIC、MEMS又はCMOS技術によるプロセシングにおいて問題を引き起こすかもしれないボイド(エアトラップ)が生じる。
この問題を改善するために、適切には、トレンチを規定するウエハ上側表面のマスクワークを除いた後に、ウエハをさらにエッチング処理する。このエッチングは、表面をわずかに薄くし、狭くなっているエッジを除き、厳密には「じょうご」形状のトレンチ断面のみを残す。エッチング後の断面は図2eの破線によって示されている。
トレンチが望ましい充填割合まで適切に絶縁性酸化物によって満たされた場合、ウエハは第2の工程において、薄化プロセス処理される。その結果、研磨若しくはエッチング又は他の適切な方法によって、ウエハの裏面は薄くなり、その結果、トレンチ内に存在する絶縁性酸化物は、ウエハの裏面に露出する(図2dの破線で示される)。この処理は、ウエハを貫通して伸びる、ウエハのバルク材料と同じ材料を含む複数の「プラグ」をもたらす。プラグはトレンチで規定されたパターン内の絶縁性酸化物によって囲まれる。ウエハ上側及び下側のこれらのプラグの表面は、絶縁性酸化物によって周囲のウエハ材料から分離され、さらに電子素子が適切なボンディング技術によって接続されるボンディングエリアを表す。
特定の用途のために、ウエハ内にキャビティを設けることが必要であり、キャビティの下側には電気的接続が設けられる。そのような用途のためには、キャビティが形成されるエリアを選択的に表面エッチングすれば十分である。したがって、ウエハの全体的な見かけ上の厚さを維持することが可能であり、また、絶縁性材料が露出するまでのエッチングを行い、その結果、キャビティ内のみにビアが形成される。
一例は、偏光可能なミラーの下のキャビティ内の電極に電圧を印加することにより、偏光が静電気的に行われる偏光可能なマイクロミラーである。
上記目的のための本発明の一態様を図12及び13を用いて後述する。
本発明の第2の態様は、図4a〜bに図示されており、ビアが2つの一般的な工程を含むプロセスにおいて同様に作られ、その第1の工程は、第1の態様の第1の工程と同じであり、従って、酸化物及び任意のTEOSのような絶縁性材料42で満たされたトレンチ41が得られる。また、この態様において、「プラグ」を周囲の壁面から離すために、トレンチの下側の酸化物をスペーサーとして機能させれば十分である。
この態様は、主として、さらなる製造のためにより厚い基盤(ウエハ基板)40を有することが望ましい場合に用いられる。トレンチは深さ約400μmを示すように作ることができるため、ビアを含み、約800μmまでの厚さを有する基板を作ることが可能である。しかしながら、より厚いウエハの場合、約1000μmまで又はそれ以上が要求され、深いトレンチは浅いトレンチよりも必然的に開口部の幅が広くなるために、下側面からの第2のエッチングがより幅の広いトレンチを生み出す。したがって、この態様において、より厚いウエハは、ビアが上側及び下側面の両方で同じ状態を示さないという意味において、完全に対称とはならない。
第2の態様の第2の工程において、パターン43は下側表面へのリソグラフィック方法によって規定され、図4a参照、パターンは上側表面に規定されたトレンチに適合する。これはパターンの位置合わせが要求される。しかしながら、これは本発明それ自体の一部ではなく、また、パターンの位置合わせは当業者の分野に関連すると考えられ、ここではさらに検討しない。
トレンチは、第1の処理工程において作られたトレンチの中の酸化物に達するまで、(図4a中、破線で示される)上側面のトレンチと同じ方法でエッチングされる。最終的な構造は図4bに示され、ビアは44で示され、絶縁性分離壁は45で示される。
この態様において、さらなるプロセス工程という犠牲を払うが、ウエハの薄化は避けられる。
第三の態様(図5a〜b)において、方法の第1の工程はウエハを貫通して伸びるトレンチのエッチングを含む。これは、ウエハ50がエッチングによって達成可能な最大深さ、すなわち、約400μmよりも厚くすることができないことを意味する。しかしながら、この場合において、ビアがウエハから抜け落ちないようにするために、もちろん、トレンチパターンは、閉じた構造を規定してはならない。すなわち、それぞれのトレンチは、半円形、ある角度の2本の区間のような始点と終点を有する「線」(図5a中の挿入を参照)によって表される。ウエハを貫通する第1のトレンチ52が作られた際、酸化物がトレンチ内に導入され、場合によりトレンチは酸化物で満たされる。その後、閉じた構造を形成するために第1のトレンチに適合する第2のトレンチ54、すなわち、第1の半円形に合う第2の半円形がエッチングされ、次いで望ましくは酸化物で満たされる。
基本的には、最終の形状はいくつかの工程によって行うことができ、それはまだ発明の概念の範疇であるが、実用的な理由から2つの工程処理が最も適切である。
本発明のさらなる特徴は、選択的にドープされたビア、すなわち、ウエハバルクより高い導電性を示すビアを提供することである。これはトレンチを作った後、マスクワーク61を除く前に、ウエハ60をドーピングプロセスにさらすことによって行うことができる(図6a参照)。ドーピング材料は、その結果、トレンチ62(例えば、円形を形成している)内に導入され(矢印によって図示される)、トレンチ内の壁に浸透し、そして、拡散によって材料が円筒型のプラグ及びプラグを取り囲む壁に厚さ約15μmまで侵入する。適切な曝露及びアニーリング時間により、ウエハのバルクがノンドープであるのに対し、十分にドープされ、その結果、高い導電性ビアが得られる。(任意に)トレンチを絶縁性材料で満たした後の最終的な構造は、ビアを取り囲む絶縁性材料に近い限定された領域を除いて主として非導電性であるウエハのバルクから酸化物によって絶縁された、複数の高い導電性ビアを含むウエハである。上述の方法において、制限された拡散深さによって、30μmのビアを作ることができる。しかしながら、トレンチによって取り囲まれた部分の中央をエッチングすることによりトレンチの幅に対応する直径、すなわち、5〜10μmを有するホール63を得る場合、ドーピングは外側周辺のトレンチから、及び内側ホールから行うことができる。この方法において、十分にドープされたビアの直径は約60μmに増す。さらに他の態様において、複数の同心状のトレンチを提供することが可能であり、その結果、理論上サイズに関し制限なく望ましいビアの設置が可能となる。
ドーピングプロセスにより得られるビアを図6bに概略的に図示し、ドープ領域はより密集したハッチングによって示されている(ウエハのバルク内へのドーピング拡散深さは破線によって示されている)。
この特徴は、RF用途に有効であろう。
ここで本発明を限定されない実施例を用いてさらに説明する。
実施例1(従来技術)
図7に従来技術である電気的接続の構造を示す(US−6,002,177の図3に対応する)。チップの2つの両面の間に電気的接続を与えるために、シリコンチップ内にホールの穴を開け、前記ホールの内壁を金属化する
実施例2(標準的なトレンチエッチングに関する問題の実証)
標準的なトレンチエッチングがシリコンウエハに施される。ウエハは直径100mm、厚さ500μmである。
トレンチを設けるために、標準的なリソグラフィック技術によって、パターンを形成されたマスクがウエハの表面(上側表面)に設けられる。この実施例において、トレンチは単純な「線」形状のトレンチである。
エッチングプロセスは、いわゆるDRIE(Deep Reactive Ion Etch)である。
様々な深さ及び幅を示す一連のトレンチが200及び400μmの間の様々な深さ、及び5及び12μmの間の幅で作られた。図8aにトレンチの上側開口部の拡大図を示す。明確に見えるとおり、開口部はトレンチ内の約10μm下のトレンチより狭い。この現象は、しばしば次の酸化物充填工程において、トレンチの不完全な充填を引き起こす。
実施例3(標準的なエッチングの欠点の排除)
したがって、この問題を改善するために、追加で、図2と関連して説明される浅いエッチングが行われる。
図9aに見られるように、このプロセス工程は、すなわち、開口部がトレンチの最も広い部分であり、徐々に狭くなる、完全に単調なトレンチ形状をもたらす。図9bは、浅いエッチングの後の複数のトレンチの構造を示す。
このトレンチ構造の酸化物による充填は、完全にボイドなくトレンチを満たす結果となる。
実施例4
図10に完成したビアの長方形の形状を有するアレイの例を示す。
実施例5
図11は、エッチングがウエハの両面から行われる実施態様によって作られたビアのアレイを示す。
実施例6
図12にMEMS素子、特に偏光可能なマイクロミラーアレイを作るための概略のプロセス手順を示す。
出発ウエハは通常シリコンウエハ70である、図12a。トレンチ72は、上述のように、特定の深さまでエッチングされ、酸化物74で満たされる、図12b参照。次に、(トレンチに関し)ウエハの反対面の部分的な範囲に凹部75(又はキャビティ)を設けるために、トレンチが終わるところまでエッチングを行い、それによって絶縁物(好ましくは円形円筒形の貫通接続)が露出する、図12c参照。マイクロミラーのメンブレン若しくはアレイ、又はいくつかの他の適切な素子若しくは部品は(図12cに数字76を参照して概略的に示す)、望ましくはキャビティ上に設けられ、また、電気的貫通接続は、例えば、偏光可能なメンブレン/ミラーを、適当な電圧を印加することによって動かすために用いることができる。これは適切には、いくつかの電源又は他の電圧を加える素子との接続を提供するために、フリップチップマウンティングのための半田バンプ78、又はワイヤボンディングのための金属パッドを設けることにより実施できる。SLM’s(Spatial Light Modulators)を製造するための技術は、本発明を用いることができ、我々の係属中の米国特許出願シリアル番号10/654,007に開示されている。
実施例7
図13に、MEMS素子を作るためのプロセス手順のさらなる態様を概略的に図示する。
出発材料はSOIウエハ(Silicon On Insulator)80であり、酸化物層82がシリコンウエハ内部に埋もれている、図13a。トレンチ84は、上述のように、エッチングされ、また、酸化物86で満たされるが、エッチングストップとして機能する酸化物層の存在により、トレンチは厳密に酸化物層にまでしか至らない、図13b。これは、それぞれのトレンチの下側がわずかに異なる深さで位置し、凹部(又はキャビティ)がウエハの反対面からエッチングされた場合、貫通接続はわずかに凹部(又はキャビティ)の底部表面の上まで伸びている図12の態様を超える利点である。これは図12cに概略的に図示され、それぞれのトレンチがキャビティ底部から突き出ている程度について、わずかなバラツキが見られる。
反対に、図13の態様において、凹部88がエッチングによって作られた場合、まず、埋もれた酸化物層82に到達し、そして、酸化物層が除去された場合、トレンチは凹部の内部に厳密に同じ高さに位置する、図13c参照、または、基本的に前記凹部の底部表面と「同一平面上」になる。実際は、トレンチは、全てのトレンチが確実に同じ深さに達するよう「オーバーエッチング」される。
このように、上述の開示及び実施例によって、本発明によれば、多様な半導体素子の製造を目的として用いることが可能な出発基板の形、導電性又は半導電性の形の製造物が提供される。最初からすでにウエハを貫通して伸びる電気的接続(ビア)を含むウエハの利点によって、非常に多様な方法でウエハの両面に構造を設計し作ることが可能になる。ビアが本来のウエハそのもので作られるという事実は、ウエハを単純なシリコンウエハに用いられる全てのプロセス条件に耐えられるものとする。
本発明は、図面を参照し以下に説明される。
図1aは、本発明のビアを有するウエハの概略透視図である。 図1bは、図1のウエハの概略断面図である。 図2aは、プロセス前のウエハの概略断面図を示す。 図2bは、断面にトレンチを有するウエハを図示する。 図2cは、酸化物を充填されたトレンチを有するウエハを示す。 図2dは、トレンチが酸化及び蒸着によって満たされている態様を示す。 図2eは、狭い開口部を示すトレンチを図示する。 図3は、トレンチの様々な可能な幾何学的形状を示す。 図4aは、本発明による方法のさらなる態様を図示する。 図4bは、本発明のさらなる態様によって作られたビアを有するウエハの断面である。 図5aは、本発明によりビアを作る方法の他の態様を図示する。 図5bは、図5aによる方法の結果を示す。 図6は、本発明によるビアのドーピングを図示する。 図7は、素子の従来技術を示す。 図8は、エッチングの異方性を示す断面である。 図9aは、異方性が改善された断面をしめす。 図9bは、トレンチのアレイを示す。 図10は、本発明による長方形のビアを図示する。 図11は、本発明の態様による2回のエッチングにより作れられた円形のビア示す。 図12は、キャビティ内で終わりとなる貫通接続を有するMEMS素子を作るためのプロセス手順を概略的に図示する。 図13は、図12のものと類似のプロセスを図示するが、出発材料は、SOIウエハである。

Claims (20)

  1. マイクロエレクトロニック及び/又はマイクロメカニック素子を製造するための出発基板を製造する方法であって、
    第1表面及び第2表面を有する半導電性又は導電性の材料からなるウエハを用意し、
    第1表面にトレンチを作成し、前記トレンチが、ウエハを貫通して伸びておらず、前記ウエハの一部分を囲む、閉じた環の形状のパターンで規定され、
    前記トレンチ内に絶縁性材料を付与し、
    前記第2表面を選択的に薄化して、前記トレンチ内の絶縁性材料を露出させ、及び、少なくとも一つのキャビティであって、該キャビティの底部が、前記トレンチの露出された表面及びその周囲の所定距離に広がる、キャビティを形成して、前記トレンチによって規定される前記ウエハの一部分を、前記ウエハからなる周辺材料から完全に分離し、分離された一部分の上側表面及び下側表面を露出させた状態で絶縁性囲いを設け、且つ、該キャビティであって且つ該キャビティの底部表面上のみに電気的接続を形成する、方法。
  2. ウエハが、前記キャビティの底部に対応する深さに設けられたエッチングストップ層を含み、それによってトレンチが前記エッチングストップ層によって定められた所定の深さにエッチングされ、かつ、ウエハの薄化が前記エッチングストップ層の除去を含む請求項1記載の方法。
  3. トレンチがエッチングプロセスによって作成される請求項1又は2記載の方法。
  4. トレンチがレーザー系加工プロセスによって作成される請求項1又は2記載の方法。
  5. トレンチが放電加工プロセスによって作成される請求項1又は2記載の方法。
  6. 絶縁性材料の付与が、前記絶縁性材料を前記トレンチ内に導入することにより行なわれる請求項1〜5のいずれか1項記載の方法。
  7. 前記トレンチが少なくとも部分的に前記絶縁性材料で満たされる請求項6記載の方法。
  8. トレンチによって囲まれた材料を選択的にドーピングするために、ドーピング材料をトレンチ内に導入することをさらに含む、請求項1〜7のいずれか1項記載の方法。
  9. より深いドーピングを可能とするために、ウエハ内の前記トレンチによって囲まれた領域内に、少なくとも一つのさらなるトレンチ又はホールを設けることをさらに含む、請求項8記載の方法。
  10. マイクロエレクトロニック及び/又はマイクロメカニック素子を製造するための出発基板であって、
    第1表面及び第2表面を有する半導電性又は導電性の材料からなるウエハ;
    前記ウエハを貫通して伸びる少なくとも一つの電気的接続部を含み、
    電気的接続部が絶縁性材料のトレンチによってウエハからなる周辺材料から絶縁され、
    前記電気的接続部が前記ウエハから作られており、
    ウエハが、前記第2表面に一つ以上の部分的なキャビティであって、該キャビティの底部において前記トレンチの絶縁性材料が露出されており且つ該キャビティの底部が、該露出された前記トレンチの表面及びその周囲の所定距離に広がる、キャビティを有し、絶縁された電気的接続部が前記キャビティ内であって且つ該キャビティの底部表面上にあることを特徴とする基板。
  11. 前記ウエハが半導体ウエハである請求項10記載の基板。
  12. 前記ウエハがシリコンウエハである請求項11記載の基板。
  13. 前記ウエハの厚さが200〜5000μmである、請求項10〜12のいずれか1項記載の基板。
  14. 前記ウエハの厚さが300〜3000μmである、請求項13記載の基板。
  15. 前記ウエハの厚さが400〜1000μmである、請求項14記載の基板。
  16. 絶縁性材料の層の厚さが1〜20μmである、請求項10〜15のいずれか1項記載の基板。
  17. 絶縁性材料の層の厚さが8〜12μmである、請求項16記載の基板。
  18. 電気的接続部間のピッチが10μmより大きい、請求項10〜17のいずれか1項記載の基板。
  19. 電気的接続部間のピッチが50〜100μmである請求項18記載の基板。
  20. ウエハが平坦である請求項10〜19のいずれか1項記載の基板。
JP2006507977A 2003-03-21 2004-03-22 基板中の電気的接続 Expired - Lifetime JP4944605B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0300784-6 2003-03-21
SE0300784A SE526366C3 (sv) 2003-03-21 2003-03-21 Elektriska anslutningar i substrat
PCT/SE2004/000439 WO2004084300A1 (en) 2003-03-21 2004-03-22 Electrical connections in substrates

Publications (2)

Publication Number Publication Date
JP2006521022A JP2006521022A (ja) 2006-09-14
JP4944605B2 true JP4944605B2 (ja) 2012-06-06

Family

ID=20290745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507977A Expired - Lifetime JP4944605B2 (ja) 2003-03-21 2004-03-22 基板中の電気的接続

Country Status (10)

Country Link
US (1) US7560802B2 (ja)
EP (1) EP1609180B1 (ja)
JP (1) JP4944605B2 (ja)
KR (1) KR101123002B1 (ja)
CN (1) CN1791975B (ja)
CA (1) CA2519893C (ja)
DK (1) DK1609180T3 (ja)
HK (1) HK1084236A1 (ja)
SE (1) SE526366C3 (ja)
WO (1) WO2004084300A1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644165A (en) * 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias
CN101223633A (zh) * 2005-05-18 2008-07-16 科隆科技公司 穿过晶片的互连
JP4885211B2 (ja) 2005-05-18 2012-02-29 コロ テクノロジーズ インコーポレイテッド 微細電子機械変換器
US8154131B2 (en) * 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
WO2006134580A2 (en) 2005-06-17 2006-12-21 Kolo Technologies, Inc. Micro-electro-mechanical transducer having an insulation extension
US7880565B2 (en) 2005-08-03 2011-02-01 Kolo Technologies, Inc. Micro-electro-mechanical transducer having a surface plate
DE102005039068A1 (de) * 2005-08-11 2007-02-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleitersubstrat und Verfahren zur Herstellung
US20070042563A1 (en) * 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US7539003B2 (en) * 2005-12-01 2009-05-26 Lv Sensors, Inc. Capacitive micro-electro-mechanical sensors with single crystal silicon electrodes
US8308960B2 (en) 2005-12-14 2012-11-13 Silex Microsystems Ab Methods for making micro needles and applications thereof
EP1987535B1 (en) 2006-02-01 2011-06-01 Silex Microsystems AB Method of making vias
EP2002477B1 (en) * 2006-03-27 2011-12-21 Philips Intellectual Property & Standards GmbH A fabrication method for a low ohmic through substrate connection for semiconductor carriers
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
SE530415C2 (sv) 2006-09-04 2008-05-27 Nanospace Ab Gastrustor
WO2008083284A2 (en) * 2006-12-29 2008-07-10 Cufer Asset Ltd. L.L.C. Front-end processed wafer having through-chip connections
SE533579C2 (sv) 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
US7585750B2 (en) * 2007-05-04 2009-09-08 Stats Chippac, Ltd. Semiconductor package having through-hole via on saw streets formed with partial saw
FR2916056A1 (fr) * 2007-05-10 2008-11-14 St Microelectronics Sa Exploration d'une cavite avec plusieurs capteurs d'image
US7894199B1 (en) * 2008-02-20 2011-02-22 Altera Corporation Hybrid package
US7737409B2 (en) 2008-06-12 2010-06-15 Analog Devices, Inc. Silicon detector and method for constructing silicon detectors
US9287438B1 (en) * 2008-07-16 2016-03-15 Solaero Technologies Corp. Method for forming ohmic N-contacts at low temperature in inverted metamorphic multijunction solar cells with contaminant isolation
NO20083766L (no) 2008-09-01 2010-03-02 Idex Asa Overflatesensor
US8630033B2 (en) 2008-12-23 2014-01-14 Silex Microsystems Ab Via structure and method thereof
SE533992C2 (sv) 2008-12-23 2011-03-22 Silex Microsystems Ab Elektrisk anslutning i en struktur med isolerande och ledande lager
US8309973B2 (en) 2009-02-12 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based sub-mount for an opto-electronic device
SE537499C2 (sv) 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
US8492901B2 (en) * 2009-11-06 2013-07-23 International Business Machines Corporation Metal oxide semiconductor (MOS)-compatible high-aspect ratio through-wafer vias and low-stress configuration thereof
JP5218497B2 (ja) 2009-12-04 2013-06-26 株式会社デンソー 半導体装置およびその製造方法
FR2953992B1 (fr) 2009-12-15 2012-05-18 Commissariat Energie Atomique Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
NO20093601A1 (no) 2009-12-29 2011-06-30 Idex Asa Overflatesensor
US8288243B2 (en) * 2010-04-15 2012-10-16 Texas Instruments Incorporated Method for fabricating through substrate microchannels
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
FR2964793B1 (fr) * 2010-09-09 2014-04-11 Ipdia Dispositif d'interposition
US8440544B2 (en) 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
JP5206826B2 (ja) 2011-03-04 2013-06-12 株式会社デンソー 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
SE536530C2 (sv) 2011-04-21 2014-02-04 Silex Microsystems Ab Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav
SE538018C2 (sv) 2011-12-22 2016-02-09 Silex Microsystems Ab Isolering av mikrostrukturer
JP2013140838A (ja) * 2011-12-28 2013-07-18 Sumitomo Precision Prod Co Ltd 半導体装置及びその製造方法
SE538058C2 (sv) * 2012-03-30 2016-02-23 Silex Microsystems Ab Metod att tillhandahålla ett viahål och en routing-struktur
JP6154583B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
SE537406C2 (sv) 2012-06-21 2015-04-21 Silex Microsystems Ab Halvledaranordning och metod för tillverkning av halvledaranordning med skivgenomgående anslutningar
US9012324B2 (en) * 2012-08-24 2015-04-21 United Microelectronics Corp. Through silicon via process
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US9030584B2 (en) 2013-03-18 2015-05-12 Omnivision Technologies, Inc. Image sensor with substrate noise isolation
CN103413785B (zh) * 2013-08-02 2015-08-26 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
US9385187B2 (en) 2014-04-25 2016-07-05 Texas Instruments Incorporated High breakdown N-type buried layer
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
CN106159073B (zh) * 2015-04-23 2020-06-16 晶元光电股份有限公司 发光元件及其制造方法
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
US10315915B2 (en) 2015-07-02 2019-06-11 Kionix, Inc. Electronic systems with through-substrate interconnects and MEMS device
US10158164B2 (en) 2015-10-30 2018-12-18 Essential Products, Inc. Handheld mobile device with hidden antenna formed of metal injection molded substrate
US9896777B2 (en) * 2015-10-30 2018-02-20 Essential Products, Inc. Methods of manufacturing structures having concealed components
US9882275B2 (en) 2015-10-30 2018-01-30 Essential Products, Inc. Antennas for handheld devices
US10546816B2 (en) * 2015-12-10 2020-01-28 Nexperia B.V. Semiconductor substrate with electrically isolating dielectric partition
KR102479946B1 (ko) * 2016-04-06 2022-12-22 해성디에스 주식회사 반도체 패키지 기판 및 그 제조방법
US10957537B2 (en) * 2018-11-12 2021-03-23 Hrl Laboratories, Llc Methods to design and uniformly co-fabricate small vias and large cavities through a substrate
EP3923315B1 (en) * 2020-06-11 2024-01-24 ASML Netherlands B.V. Manipulator, manipulator array, charged particle tool, multibeam charged particle tool, and method of manipulating a charged particle beam
CN117238840B (zh) * 2023-11-14 2024-02-27 合肥晶合集成电路股份有限公司 背照式图像传感器及制备方法、深沟槽隔离结构制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
US5616421A (en) * 1991-04-08 1997-04-01 Aluminum Company Of America Metal matrix composites containing electrical insulators
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
JP3418548B2 (ja) * 1997-04-03 2003-06-23 株式会社山武 回路基板およびその製造方法
CN1187800C (zh) 1997-04-03 2005-02-02 株式会社山武 电路板以及检测器及其制造方法
EP0926726A1 (en) 1997-12-16 1999-06-30 STMicroelectronics S.r.l. Fabrication process and electronic device having front-back through contacts for bonding onto boards
JP3161524B2 (ja) * 1998-06-12 2001-04-25 日本電気株式会社 半導体装置、及びその製造方法
JP2000349087A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体装置およびそれを用いた回路
FR2797140B1 (fr) 1999-07-30 2001-11-02 Thomson Csf Sextant Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
FR2805709B1 (fr) * 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
US6825967B1 (en) 2000-09-29 2004-11-30 Calient Networks, Inc. Shaped electrodes for micro-electro-mechanical-system (MEMS) devices to improve actuator performance and methods for fabricating the same
EP1195808B1 (en) * 2000-10-04 2007-08-15 Infineon Technologies AG Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit
EP1412129A4 (en) * 2001-08-02 2008-04-02 Skc Co Ltd METHOD FOR PRODUCING A CHEMICAL-MECHANICAL POLISHING PILLOW USING LASER
EP1351288B1 (en) 2002-04-05 2015-10-28 STMicroelectronics Srl Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device

Also Published As

Publication number Publication date
HK1084236A1 (en) 2006-07-21
JP2006521022A (ja) 2006-09-14
EP1609180B1 (en) 2013-04-17
EP1609180A1 (en) 2005-12-28
CN1791975A (zh) 2006-06-21
SE0300784D0 (sv) 2003-03-21
CA2519893C (en) 2013-03-12
CN1791975B (zh) 2012-05-09
CA2519893A1 (en) 2004-09-30
WO2004084300A1 (en) 2004-09-30
KR20060003333A (ko) 2006-01-10
US7560802B2 (en) 2009-07-14
SE0300784L (sv) 2004-09-22
SE526366C3 (sv) 2005-10-26
DK1609180T3 (da) 2013-06-24
US20070020926A1 (en) 2007-01-25
KR101123002B1 (ko) 2012-03-16
SE526366C2 (sv) 2005-08-30

Similar Documents

Publication Publication Date Title
JP4944605B2 (ja) 基板中の電気的接続
JP5237285B2 (ja) 電子デバイス及びその製造方法
US8679887B2 (en) Method for manufacturing a micro-electro-mechanical device, in particular an optical microswitch, and micro-electro-mechanical device thus obtained
CN106098743B (zh) 上部不变宽的高纵横比蚀刻
US20070048896A1 (en) Conductive through via structure and process for electronic device carriers
US20130015504A1 (en) Tsv structure and method for forming the same
US20100207227A1 (en) Electronic Device and Method of Manufacturing Same
CN105023909B (zh) 提供再分布层(rdl)和硅通孔(tsv)的结构和方法
US5930595A (en) Isolation process for surface micromachined sensors and actuators
JP5916105B2 (ja) 半導体装置の製造方法
JP4069028B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
KR100763709B1 (ko) 반도체 소자의 패드 형성 방법
JP4285604B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
CN104603918B (zh) 半导体装置的制造方法
TW201903968A (zh) 用於在基板中製造電性通孔的方法以及包括電性通孔的基板
TWI351736B (en) Methods for forming a semiconductor device
KR100707667B1 (ko) 커패시터의 제조방법
TW202322326A (zh) 半導體結構及其製造方法
KR20090123659A (ko) 반도체 소자 및 그 제조방법
CN113903705A (zh) 硅通孔的制作方法
KR20110065674A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
JPH01238034A (ja) 半導体装置の製造方法
KR20000043587A (ko) 반도체 디바이스의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120302

R150 Certificate of patent or registration of utility model

Ref document number: 4944605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term