SE537499C2 - Bondningsmaterialstruktur och process med bondningsmaterialstruktur - Google Patents

Bondningsmaterialstruktur och process med bondningsmaterialstruktur Download PDF

Info

Publication number
SE537499C2
SE537499C2 SE0900590A SE0900590A SE537499C2 SE 537499 C2 SE537499 C2 SE 537499C2 SE 0900590 A SE0900590 A SE 0900590A SE 0900590 A SE0900590 A SE 0900590A SE 537499 C2 SE537499 C2 SE 537499C2
Authority
SE
Sweden
Prior art keywords
sealing
bonding
strips
substrate
bonding material
Prior art date
Application number
SE0900590A
Other languages
English (en)
Other versions
SE0900590A1 (sv
Inventor
Torbjörn Ebefors
Edward Kälvesten
Niklas Svedin
Anders Eriksson
Original Assignee
Silex Microsystems Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silex Microsystems Ab filed Critical Silex Microsystems Ab
Priority to SE0900590A priority Critical patent/SE537499C2/sv
Priority to PCT/SE2010/050479 priority patent/WO2010126448A2/en
Priority to US13/318,205 priority patent/US8729685B2/en
Priority to EP10770036.1A priority patent/EP2425450B1/en
Publication of SE0900590A1 publication Critical patent/SE0900590A1/sv
Priority to US13/344,070 priority patent/US8866289B2/en
Priority to US13/344,099 priority patent/US8485416B2/en
Publication of SE537499C2 publication Critical patent/SE537499C2/sv

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29034Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Die Bonding (AREA)

Abstract

Uppfinníngen avser en förseglings- och bondningsmaterialstruktur för att samman-foga halvledarskivor med monolitiskt integrerade komponenter. Förseglings- ochbondningsmaterialet tillhandahålls i remsor som bildar slutna slingor. Det finnsanordnat åtminstone två koncentriska förseglingsremsor på en skiva. Remsorna ärutlagda så att de omger komponenten/komponenterna på skivorna som skall för-seglas när skivorna bondas samman. Materialet i remsorna år ett material sombondar samman halvledarskivorna och förseglar de monolitiskt integrerade kompo-nenterna, då de utsätts för kraft och valfritt värmning. Uppfinningen tillhandahållerockså en monolitiskt integrerad elektriskt och/ eller mekaniskt och/ eller íluidisktoch / eller optisk anordning innefattande ett första substrat och ett andra substrat,sammanbondade medelst en förseglings- och bondningsstruktur enligt uppfinning-en. En metod innefattande tillhandahållande av en förseglings- och bondnings-struktur enligt uppfinningen på åtminstone en av två skivor och påläggning av en kraft och valfritt värme för att förena dem. (Fig. 2 c)

Description

25 30 537 499 Vid smältbondning kan man använda olika kombinationer av material (med hög renhet, långtidstabila) i det substrat som skall bondas samman, t ex. Si-Si, Si-SiO eller SiO-SiO, med en fullständig Si-Si-bond.
Fördelarna med smältbondning är följande: Fogen uppvisar hög foghållfasthet och förseglingen som erhålles är tät. En bond- viddyta för täta förseglingar som är < 100 um kan uppnås. Det finns inga främ- mande material involverade som skulle kunna förorsaka problem med mekanisk hållfasthet t ex. pga. olika värmeutvidgning mellan förseglingsmaterial och substrat.
Smältbondning utförs företrädesvis i början av ett processflöde, innan skivorna har strukturerats med topografi.
Den möjliggör förprocessning med obegränsad termisk budget (kontaktdopning och ”anneal” för SOI-baserade Sil-Vior är möjliga) och det är även möjligt med våt pro- cessning.
Det är attraktivt för elektrostatiska/kapacitiva system med kiselviaintegrering i CAP:en. Detta är särskilt användbart exempelvis för gyro- och accelerometer- tillämpningar, som kan tillverkas i enlighet med metoder som har definierats och beskrivits i sökandens egna WO 2004/084300 och WO 2008/091221.
Bland nackdelarna kan följande nämnas: Resistansen vid Si-Si-bondning skulle kunna bli alltför hög om det krävs lågomiga kopplingar, och Si-SiO- och SiO-SiO-fogar ger inte några elektriska kopplingar (SiO = isolator).
Vissa versioner av smältbondning (> 1000°C värmebehandling) är inte CMOS- kompatibla, men andra har visat att lågtemperatursmältbondning är möjlig medelst plasmaassisterade metoder, men här fortgår diskussioner angående hur täta förseg- lingar man erhåller. Det finns fortfarande risk för läckage. 20 25 30 537 499 Emellertid är den absolut största nackdelen med smältbondning dess känslighet för topografi. Smältbondning kräver ultraplana ytor som gör integrering av vior av kisel eller metallvior som tillverkats före bondning (”via-first”-metod) svårt om inte omöj- ngt.
Andra metoder har prövats men har inte varit så framgångsrika, såsom termokom- pressionsbondning (TC-bondning) och eutektisk bondning. De sista två metoderna har undersökts i två doktorsavhandlingar, nämligen ”LOW TEMPERATURE WAFER LEVEL VACUUM PACKAGING USING AU-SI EUTEKTISK BONDING och LOCALIZED HEARING” av Jay S. Mitchell (The University of Michigan, 2008), och ”FABRICATION Och CHARACTERIZATION OF WAFER LEVEL GOLD THERMO COMPRESSION BONDING” av D. H. Tsau, (Massachusetts Institute of Technology 2003), vilka bägge införlivas häri i sin helhet genom hänvisning.
I WO 03 / 068669 (Silex Microsystems) beskrivs MEMS-anordningar baserade på eutektiska och lodbondningsmetoder på skivnivå.
I US-7, l83,622 (Intel) beskrivs en apparat som inkluderar ett första substrat, ett eller flera mikroelektromekaniska system (MEMS) kopplade till det första substra- tet, ett andra substrat kopplat till det första substratet och en eller flera passiva komponenter kopplade till det andra substratet. En metod kan inkludera upplinje- ring av ett första substrat med ett eller flera MEMS kopplade därtill och ett andra substrat som har en eller flera passiva komponenter kopplade därtill, och koppling av de upplinjerade substraten.
Alla dessa metoder har sina fördelar och nackdelar.
Ett problem är att avvikelser från planhet på substrat som skall förenas medelst bondning, dvs. att substraten uppvisar en topografi över sin yta, kan förorsaka svaga punkter i fogen som eventuellt kan ge upphov till läckage in i eller ut från den förseglade kaviteten. Ännu värre är om förseglingen år skadad redan från början, dvs. att det inte förelåg någon fullständig försegling av kaviteten redan under till- verkningen, vilket betyder att utbytet kommer att sjunka. 10 15 20 25 30 35 537 499 Ett annat problem är att guld, som är det vanligast förekommande förseglingsme- diet, kan ha en tendens att ”driva bort” genom diffusion, dvs. förseglingsfogen kan utarmas på material, vilket kan ge upphov till det ovan nämnda läckageproblemet.
Sammanfattning av uppfinningen I ljuset av teknikens ståndpunkt finns utrymme för förbättringar i metoderna för bondning för tillhandahållande av försegling i MEMS-anordningar och mikro- elektroniska anordningar.
Sålunda i enlighet men föreliggande uppfinning tillhandahålls nya metoder att foga samman skivor medelst bondning. Speciellt används de nya processerna för att hermetiskt försegla strukturer mellan skivor så att kontrollerad atmosfär erhåller i stängda kaviteter som bildas mellan skivorna under tillverkning. Speciellt åstad- kommes också med de nya processerna bra försegling också när substratskivorna som skall förenas uppvisar topografi, dvs. att skivorna inte är plana över hela ytan.
Sådan icke-planaritet kan förorsakas genom routing-strukturer som krävs för att koppla samman strukturerna inuti kaviteten med t ex. trådbondningskontaktpad- dar.
I en första aspekt av föreliggande uppfinning tillhandahålls en förseglingsstruktur, så att om ett läckage uppträder i någon punkt kommer det att finnas ”läckage- säkra” strukturer som tillhandahålls genom att lägga ut förseglingsstrukturerna på ett mönster enligt uppfinningen. Speciellt åstadkommes detta genom att tillhanda- hålla koncentriska remsor av förseglingsmaterial, som omger de kaviteter som skall förseglas, och vilka har ”tvärslåar” som sammankopplar de koncentriska remsorna vid vissa intervall. Förseglingsstrukturen definieras i krav 1.
I ytterligare en aspekt av uppfinningen tillhandahålls en metod att bonda som till- handahåller variabel kompressibilitet hos bondningsmediet, varvid de problem som är inneboende i substratskivornas topografi väsentligen reduceras om inte elimine- ras. Metoden definieras i krav 18.
I en annan aspekt av uppfinningen tillhandhålles en monolitiskt integrerad elekt- risk och / eller en mekanisk och/ eller fluidistisk och/ eller optisk anordning innefat- 10 15 20 25 30 35 537 499 tande ett första substrat och ett andra substrat, vilka bondats samman med en för- seglings- och bondningsstruktur, och som definieras i krav 28.
Ytterligare utföringsformer definieras i de beroende kraven.
Kort beskrivning av ritningarna Fig. 1 illustrerar schematiskt i perspektivvy en förseglingsmaterialstruktur enligt uppfinningen; F ig. 2 visar olika layouter för förseglingsstrukturer enligt uppfinningen; Fig. 3 illustrerar en layout för att kontrollera kompressibilitet; Fig. 4 visar schematiskt en ny skivuppdelningsmetod; Fig. 5 illustrerar effekten av topografi på fogar; Fig. 6 visar ett sätt att kontrollera kompressibilitet; F ig. 7 visar schematiskt en CMOS-struktur inkapslad genom tillhandahållande av en ”kapslingsstruktur” och en försegling enligt uppfinningen; F ig. 8 visar lateral routing; Fig. 9 illustrerar ”kniv”-utföringsformen av uppfinningen; Fig. 10 visar en kniv i detalj; och Fig. 1 1 visar en kombination av bondningsmetoder.
Detaljerad beskrivning av uppfinningen För syftet med denna ansökan definieras följande termer och uttryck: ”Monolitiskt integrerad komponent” skall betyda att en funktionell (vilket innebär att den utför eller är kapabel att utföra en funktion) komponent tillverkas på och/ eller i en halvledarskiva, såsom genom dopning av en uppsättning områden och därefter sammankoppling av dessa med olika medel, väl känt inom halvledar- området. Uttrycket skall också tas att omfatta komponenter som tillverkas genom att avsätta materialskikt och genom mönstring för att bygga t ex. MEMS-struktuer på skivan. CMOS-strukturer och komponenter såväl som bi-CMOS och bipolär tek- nologi och liknande i bred bemärkelse inkluderas också i detta uttryck. Diskreta komponenter som tillverkas separat och fästs på en skivyta inkluderas sålunda inte i detta uttryck. 10 15 20 25 30 35 537 499 En ”skiva” är normalt en halvledarskiva, vanligtvis av kisel, med en diameter om 3- 12 tum och 250-1000 um tjock. Den kan också vara en SOI-skiva.
Termen ”substrat” betyder oftast samma som en skiva enligt definitionen ovan, och dessa termer används utbytbart. Emellertid skulle ett substrat också kunna vara ett chip som bär upp en enda komponent, dvs. den resulterande produkten från en skivnivåprocess, efter att den uppdelats i diskreta chip.
Med ”kompressibilitet” menas hur lätt en struktur pressas samman då den utsätts för normalkraft. Den kan vara en funktion av materialet självt, men i föreliggande uppfinning avser det oftast hur geometrin hos strukturer bibringar variabel kom- pressibilitet relativt andra strukturer som har annan geometri.
Först kommer en kort skiss av några bondningsmetoder att ges för att bättre förstå uppfinningen. Emellertid bör det noteras att smältbondning inte används i förelig- gande uppfinning.
Termokompressionsbondning (TC) innefattar tillhandahållande av en lämplig me- tall, oftast guld (Au), men även Cu-Cu, Al-Al och andra metallkombinationer, såsom bondningsmaterialet. Därvid anbringas metallen såsom ”bumpar” eller remsor av material på varje del som skall bondas samman, antingen i hela skivor eller dis- kreta chip utskurna från skivor, på ställen som matchar varandra. De separata komponenterna värms (men smälts inte) och bringas därefter samman under appli- cering av yttre kraft varvid metallen på varje komponent bildar en enhetlig bindning mellan komponenterna.
Denna typ av bondning är stabil och det är lätt att bilda fogen eftersom guld är en mjuk metall. Olyckligtvis är guld en dyrbar metall och denna metod är relativt känslig för eventuell topografi hos komponenterna som skall bondas samman. Det senare skulle kunna leda till läckage om fogen inte bildas på ett korrekt sätt på punkter där den måste bildas tvärs över upphöjda strukturer på komponenterna.
TC-bondning har följande fördelar: 10 15 20 25 30 35 537 499 Det är en bondningsprocess vid låg temperatur och i fast fas (300 °C åtminstone i teorin) utan vätska (eutektikum) i foggränsytan som skulle kunna flyta ut och skapa kortslutningar. Dessutom är de elektriska sammankopplingarna lågomiska över foggränsytan (även med routing). Det finns inte heller något materialgränssnitt som skapar problem för RF-signaler. Det är lätt att integrera TC-fogen med metall- vior. Sådana metoder beskrivs i sökandens egen svenska (ej publicerade) patentan- sökan 0850083-7. Getter-material kan integreras för högvakuumtillämpningar.
En nackdel med TC-bondning är att det krävs relativt höga krafter i processen vil- ket lätt kan förorsaka brott på skivorna.
Eutektisk bondning omfattar tillhandahållande av en legering av t ex. guld och en annan komponent såsom tenn (AuSn) på en komponent och t ex. guld på den andra (det bör noteras att andra metaller såsom silver, bly och koppar är användbara, även om driftstemperaturer kommer att vara annorlunda). En kombination av guld och kisel, polykisel, kisel och germanium bildar också eutektiska kompositioner vid lämpliga temperaturer (se ovannämnda SE-O850083-7). När komponenterna bringas samman under värmning bringas metallerna att smälta och bilda ett eutek- tiskt material. Fördelen med denna typ av bondning är att de temperaturer som används är signifikant lägre än processtemperaturer för CMOS, vilket betyder att bondningen kan utföras efter tillverkningen av CMOS-strukturer utan att skada dessa strukturer. Vidare indikerar det faktum att bondningsmaterialen smälter att topografin mellan skivorna skulle kunna ”sväljas” av det smälta materialet. Emel- lertid bör temperaturen inte överstiga 400°C för att göra den CMOS-kompatibel.
Emellertid kan guld innehålla syre eller kväve vilket skulle kunna ”urgasa” från fo- gen och t ex. hamna inuti en kavitet. Detta skulle slutligen kunna leda till en tryck- ökning vilket kan göra anordningen icke funktionsduglig. Det kan vara nödvändigt att tillhandahålla s.k. getter-material inuti kaviteten för att få bort det urgasade syret/kvävet (såsom beskrivs i WO 2008/091221).
Föreliggande uppfinning avser användning av modifieringar av ovan kända proces- ser för att tillverka förseglade strukturer som har nya särdrag. Speciellt kan pro- blemet som nämnts ovan med topografi väsentligen reduceras om inte elimineras. 10 15 20 25 30 35 537 499 I en aspekt tillhandahålles inkapslade monolitiskt integrerade komponenter/ an- ordningar (t.ex. CMOS-komponenter) där trådbondning underlättas (se fig. 7).
I ytterligare en aspekt tillhandahålles inkapslade monolitiskt integrerade kompo- nenter/ anordningar (t.ex. CMOS/ MEMS-komponenter/ -anordningar) som kombi- nerar routing och viastrukturer, vilket bland annat möjliggör förenklad montering av komponenter (se fig. 8).
I en särskild aspekt tillhandahålles en ny förseglings- och bondningsstruktur för att bonda samman två substrat vilket möjliggör tillverkning av ovan nämnda kompo- nenter/ anordningar. Hänvisning görs till sökandens eget patent US-7, 172,91 1 och internationella patentansökan WO 2008 /09 1221 i vilka en mängd strukturer besk- rivs som lämpligtvis kan tillverkas med användning av de nya bondningsmetoderna enligt föreliggande uppfinning.
Med hänvisning till fig. 1 kommer det nu den nya förseglingsmaterialstrukturen enligt uppfinningen att beskrivas.
Vid förseglingsstrukturer enligt teknikens ståndpunkt har det varit vanligt att an- vända förseglings-”ringar” som omsluter ett område som skall förseglas hermetiskt.
En sådan metod omfattar användning av en ”glasfritta”. Båda de substrat som skall förenas kommer att ha föreseglingsmaterial anordnade i kongruenta mönster. Såd- ana förseglingsringar kan emellertid vara mycket känsliga för topografi på de sub- strat som skall förenas, d.v.s. om förseglingsmaterialet är avsatt över ickeplana ytor kommer oregelbundenheterna att överföras till förseglingsmaterialet. I bondnings- processen kan det föreligga punkter utan kontakt, och ett enda brott i kontinuite- ten, som kan vara extremt litet, kommer att förorsaka läckage. Därvid kommer eventuellt kontrollerad atmosfär inuti den förseglade strukturen såsom vakuum eller åtminstone lågt tryck att störas av luft som läcker in i den förseglade kavite- ten. Processen är ”smutsig”, d.v.s. den skulle kunna förorsaka oönskad kontamine- ring och glasfrittafogen kan gasa ur, och således kan ultralåga vakuum-nivåer inte uppnås.
Fig. 1 visar ett exempel på en förseglingsstruktur enligt uppfinningen, den innefat- tar två väsentligen koncentriska ”ringar” 10, 12 (ringarna måste naturligtvis inte 10 15 20 25 30 537 499 vara cirkulära; ”ring” skall anses betyda vilken sluten slingstruktur som helst som omsluter ett områden som skall förseglas) som omger en kavitet 14 på ett substrat 16, i vilken kavitet det finns lokaliserat en struktur 18 som behöver en kontrollerad atmosfär för sin funktion. I praktiken behöver ”ringarna” inte vara strikt ”koncent- riska”. Det räcker med att de anordnas med ett finit avstånd mellan dem som bör vara större än 1 um (företrädesvis bör de emellertid vara i området tiotals um, och avståendet behöver inte vara konstant längs omkretsen.
Detta är den enklaste utföringen av förseglingsstrukturen enligt uppfinningen. Ge- nom att tillhandahålla koncentriska ringar åstadkommes vad som avses som en ”redundans” i förseglingen. Med detta menar vi att om ett brott uppträder i en av ringarna kommer det fortfarande inte att ske något läckage eftersom den andra ej skadade ringen kommer att förhindra läckage. Naturligtvis kan man anordna fler än två ringar vilket reducerar läckagerisken ytterligare, emellertid till priset av ökad materialanvändning med åtföljande högre kostnad. Även om en uppsättning koncentriska ringar anordnas föreligger icke desto mindre fortfarande en risk för att läckage skall uppträda som kan vara alltför hög.
För att ytterligare öka redundansen anordnas i en föredragen utföringsform tvär- slåar mellan de koncentriska ringarna vid valda intervall för att skapa en gallerlik- nande förseglingsmaterialstruktur, så som visas i figur 2. På detta sätt ökas redun- dansen många gånger och tillverkningsutbytet kommer att öka.
Det finns ytterligare en fördel med att tillhandahålla förseglingsstrukturen i form av en gallerliknande struktur. I bondningsprocesser där förseglingsmaterialet smälts (t.eX. eutektisk bondning, lödning) innehåller nämligen förseglingsstrukturer enligt teknikens ståndpunkt innefattande enkla solida ringar relativt stora mängder material som kommer att flyta och antingen uppsamlas i hörn vilket skapar ”bulor” eller breddar förseglingen på ett otillbörligt sätt.
För att anpassa till misspassning av skivor då man faktiskt för dem samman för bondning, är lämpligtvis förseglingsremsornas bredd på en skiva något bredare än på den andra skivan. På detta sätt kommer adekvat bondningsyta alltid att erhållas 10 15 20 25 30 537 499 oavsett mindre misspassningar. Som ett exempel skulle en förseglingsremsa kunna vara 5-10 um bredare än den andra. I det extrema fallet skulle hela ytan på en skiva kunna vara metalliserad, i vilket fall naturligtvis misspassningen inte längre är något problem. Ä andra sidan, om guld används för metalliseringen skulle kost- naden kunna bli alltför hög.
Vid termokompressionsbondningsprocesser i vilka materialet som bildar fogen pressas samman kommer dessutom deformationen som förorsakas under kom- pression att förorsaka att materialet ”flyter” (även om det inte smälter) på grund av den relativa mjukheten, och skapa kortslutningar.
I gallerstrukturen enligt den föredragna utföringsformen kan mellanrummen mellan tvärslåarna ta upp t.ex. smält material eller material som flyter lateralt, vilket för- hindrar stora mängder material att uppsamlas vid enstaka punkter. För att göra det möjligt för andra organ att ”svälja” smält material är det möjligt att göra spårför- djupningar intill och nära förseglingsremsorna. I fallet med spår skulle sådana spår kunna löpa parallellt med och mycket nära remsorna, företrädesvis på bägge sidor om remsorna, d.v.s. också mellan remsorna i fallet med koncentriska remsor.
För att reducera tendensen hos flytande smält material att ansamlas vid hörn, till- verkas vidare företrädesvis hörn och ”T”-grenar där tvärslåarna ansluter till de kon- centriska linjerna så att de uppvisar en geometri som uppvisas i fig. 3. Sålunda som framgår av fig. 3 tillhandahålles krökta eller rundade avsnitt som uppvisar en lämp- lig krökningsradie så att de individuella koncentriska linjernas bredd hos förseg- lingsstrukturen är väsentligen samma vid varje punkt längs hela strukturen. På detta sätt kommer förseglingsstrukturen att uppvisa samma kompressibilitet i alla punkter.
Vidare är strukturens kompressibilitet beroende på antalet tvärslåar per enhetsarea hos strukturen och variation av densiteten av tvärslåar möjliggör kontroll av kom- pressibiltet.
Ovan beskrivna princip att tillhandahålla redundans i förseglingen för att reducera risken för läckage är allmänt tillämpbar för många olika tillämpningar och 10 10 15 20 25 30 537 499 bondningsmetoder. Ytterligare modifieringar av strukturen kommer då att bli nöd- vändiga och sådana modifieringar kommer att beskrivas i anslutning till varje me- tod som beskrivs nedan.
Förseglingsprincipen är användbar vid tillverkningen av ett antal monolitiskt inte- grerade komponenter såsom MEMS- och/ eller CMOS-anordningar. Två olika typer av anordningar kommer att beskrivas nedan med hänvisning till figurerna 7-9.
Det bör noteras att de bondningsmetoder som beskrivs nedan i anslutning till till- verkning av de beskrivna anordningarna är samtliga metoder på skivnivå, d.v.s. bondningen utförs mellan skivor och de individuella komponenterna som erhålles ur de kombinerade skivorna efter bondningen genom sågning. Sålunda innefattar varje skiva ett stort antal strukturer såsom monolitiskt integrerade strukturer, såsom MEMS-strukturer, därhelst termen ”en CMOS-struktur” eller ”en MEMS- struktur” eller ”en fördjupning eller kavitet” används skall det tas att omfatta även uppsättning sådana strukturer som tillhandahålles på en skiva.
Den första anordningen enligt en utföringsform av föreliggande uppfinning som skall beskrivas visas i fig. 7, är en CMOS-anordning 70 innefattande ett första sub- strat 71 (såsom en skiva) på eller i vilken en CMOS-struktur 72 tillverkas. Denna CMOS-struktur inkapslas genom tillhandahållande av en ”kapslingsstruktur”, d.v.s. ett hölje eller lock 73 (nedan betecknad CAP, också i form av en skiva) i vilken en fördjupning skulle kunna formas, vilken fördjupning bildar en kavitet 74 som inrymmer området av det första substratet som bär upp CMOS-strukturen.
För att koppla CMOS-strukturen inuti kaviteten med andra komponenter finns andra anordnat routing-strukturer 75. Sådan routing innefattar remsor av metall, lämpligtvis guld även om andra metaller är möjliga, såsom Al, Ag, Cu eller andra metaller som uppvisar låg resistivitet (hög konduktivitet). Routingremsorna slutar i bondpaddar 76 på vilka trådar kan vara fästa för ytterligare anslutningar till andra elektroniska komponenter. Dessa routingremsor kommer oundvikligen att ha en viss tjocklek, i storleken O,5-3 pm. Detta kommer att skapa den topografi som nämnts ovan. 11 10 15 20 25 30 35 537 499 I detta fall, d.v.s. där trådbondning tänks, bör CAP-strukturen i det färdiga chippet vara något mindre än bottenskivan för att på så sätt lämna kvar en hylla på vilken trådbondning kan utföras.
Ovanstående struktur uppnås med en ny metod att dela upp skivorna i enskilda chip, och kommer att beskrivas med hänvisning till fig. 4.
Fig. 4a visar schematiskt den erforderliga skivstrukturen i tvärsnitt. Sålunda till- handahålles en CMOS-skiva 40 som har någon CMOS-struktur 41. En kapslings- skiva 43 bondas på CMOS-skivan med användning av någon lämplig metod. I kaps- lingsskivan finns anordnat sågspår 44 som sträcker sig runt om de partier som skall bilda de slutliga individuella chipen.
I fig. 4b visas en kapslingsskiva 43 schematiskt innehållande endast fyra sågspår 44 som skall skäras (i verkligheten kan naturligtvis flera tusen chip skäras ut med denna princip). Även här visas såglinjer med streckad linje och betecknas S.
När den sammansatta skivan innefattande ett substrat 40 och en cap 43 utsätts för sågning genom CAPen längs med de linjer som antyds med ett S och streckad linje, kommer sågbladet att skära igenom CAP 43 i spåren 44, men kommer i alla andra delar endast att skapa ett spår, d.v.s. i de partier som betecknas P (av endast två explicit antyds i figuren). Sålunda, vilket framgår av inspektion av figur 4b, efter att ha sågat igenom varje spår 44 kommer återstoden av CAPen att bilda en enhet som helt enkelt kan lyftas bort från den sammansatta skivan och lämna kvar substratet med sin funktionella cap på varje CMOS-struktur. Substratet kan därefter uppdelas i chip genom sågning vid D.
För att förhindra att det kapslingsskivparti 44 som skärs loss allt eftersom sågning- en fortsätter, ”Wobblar” på grund av de krafter som bibringas genom sågning, är kapslingsskivan fixerad mot underlagsskivan 40 vid några få punkter FP, vilka an- tyds såsom streckade cirklar i fig. 4b. 2-6 punkter räcker för en hel skiva, även om fler kan anordnas vid behov. Dessa fixeringspunkter tillhandahålles lämpligtvis i bondningsprocessen såsom stolpar som sammankopplar skivor med varandra. När sågningen avslutats skärs helt enkelt dessa stolpar bort. 12 10 15 20 25 30 537 499 För att förena CMOS-substratet med CAP:en kan vilken av de tidigare nämnda me- toderna som helst användas. Emellertid kräver varje metod att vissa specifika åt- gärder vidtas.
I en första utföringsform används en termokrompressionsmetod (TC).
Därvid förses varje skiva med en förseglingsstruktur S som beskrivits ovan (visas endast schematiskt i fig. 7). I den enklaste formen kommer sålunda förseglingen att anordnas såsom två koncentriska linjer som omsluter den struktur som skall förse- glas. Linjerna är lämpligtvis av guld, även om andra metaller är möjliga såsom sil- ver eller koppar. Typiskt är linjerna 5 um tjocka och några få um breda.
Dessa linjer tillverkas genom en kombinerad sputtrings-/ förångnings-/pläterings- och etsningsmetod som är väl känd för fackmannen och inte kommer att beskrivas i detalj häri. Innan plätering måste routingstrukturerna isoleras genom avsättning av toxidskikt eller något annat isolerande material över routingstrukturerna åt- minstone över de delar där guldförseglingen skall anordnas. Detta isolerande oxid- skikt framgår tydligt i figur 5.
Såsom även visas i fig. 5 kommer emellertid routingstrukturernas topografi att fö- ras över till guldet i förseglingsstrukturen. Guldet som anordnas över routingen uppvisar små ”ku1lar”. Detta är tydligt synligt i figurerna 5b) och 5c) och under- strykts i fig. 5a) med pilarna. Fig 5d) visar en struktur utan routing, och sålunda ingen topografi, vilket i sin tur resulterar i att förseglingen också saknar topografi.
Såsom också framgår av fig. 5 finns en mörk skugga S i gränssnittet mellan de övre och nedre delarna fogen i området mellan ”kullarna”. Detta mörka område kan in- dikera ofullständig kontakt mellan guldförseglingslinjerna och är en potentiell läck- agepunkt. Det är också tydligt att det föreligger en mycket bättre kontakt vid top- parna på kullarna.
Enligt uppfinningen är en lösning på detta problem att göra förseglingslinjerna nå- got bredare (med hjälp av fotolitografiska metoder) i det område där de sträcker sig mellan routinglinjer och där de korsar routinglinjerna. På detta sätt kommer förseg- 13 10 15 20 25 30 537 499 lingslinjernas kompressibilitet att variera. Den kommer att vara högre mellan rou- tingar och lägre vid routingar. Sålunda blir det lättare att pressa samman förseg- lingsmaterialet vid den punkt där förseglingsringen korsar routingremsorna, och förorsakar därför att ”kullarna” utjämnas i bondningprocessen.
Figur 6 illustrerar detta schematiskt. Förseglingsremsan 60 har en bredd om ca 3-5 um mellan routingar 62 och ca 2-3 um vid korsningspunkterna (eller skärningarna) XP. Tjockleken är ca 5 um. Naturligtvis kommer emellertid dimensionerna att vara beroende på den faktiska topografin som föreligger. Tjockleken måste vara nägra få um högre än topografin, d.v.s. användningen av 5 um tjocka förseglingsremsor skulle innebära att man kunde använda routinglinjer med en tjocklek om upp till 3 um.
I en annan utföringsform används en eutektisk bondningsmetod. Därvid kommer materialvalet för förseglingslinjen att vara annorlunda. En av skivorna förses nämli- gen med bondningsstrukturer av ett material som innefattar en komponent i en eutektisk komposition, och den andra skivan förses med komplementära bond- ningsstrukturer av den andra komponenten i den eutektiska kompositionen.
Materialet i en skiva i en utföringsform är företrädesvis guld (Au) och på den andra t.eX. guld-tenn (AuSn). Dessa två material kommer i lämpliga proportioner att bilda ett eutektikum som har en smältpunkt väsentligen lägre än varje smältpunkt än varje komponent separat, nämligen 282°C.
I en annan utföringsform kan den första komponenten vara kisel och den andra komponenten kan vara guld (Au). Dessa material bildar ett eutektikum vid 363°C, vilket är en temperatur som är signifikant lägre än temperaturerna för CMOS- processning. sålunda är det möjligt att bonda samma skivor med CMOS-strukturer på dem utan risk att skada CMOS-komponenterna. Andra eutektiska material- kombinationer är möjliga såsom Au / poly-SiGe eller Au / poly-Si.
För bägge alternativen (d.v.s. Au/ Sn eller Au / poly-Si) är det viktigt att dimension- era materiallinjerna sä att proportionen mellan materialmängderna motsvarar den eutektiska kompositionen. Detta betyder att för Au / Sn bör materialet i den färdiga 14 10 15 20 25 30 35 537 499 förseglingslinjen motsvara ca 80 atom-% av guldet av den totala materialmängden, för att erhålla den bästa eutektiska kompositionen. Val av korrekta proportioner ligger inom kompetensen hos fackmannen som vet hur man tolkar fasdiagram.
I vissa fall kommer det emellertid att vara föredraget att tillhandahålla en kompo- nent i överskott beroende på det önskade resultatet.
I enlighet med ytterligare en aspekt av uppfinningen tillhandahålles en förbättring i metoden att förena substrat medelst bondning som involverar tillhandahållande av en av komponenterna i form av vad som kommer att betecknas en ”kniv-struktur”.
Kniv-komponenten måste vara av ett material som är mindre kompressibelt än den andra komponenten. Exempel på ett sådant par av komponenter är Au/ poly-Si, där Au är den mjuka komponenten och poly-Si är den hårda. Andra alternativ är ”stand-off”-knivar som definieras medelst elektropläterat Ni eller avsatt eller växt kiseloXid och kiselnitrid.
Uppfinningstanken är att öka den kraft som utövas på den mjuka komponenten i TC-bondning genom att göra kniv-komponenten smal och vass. Om fogen enbart är för kontaktpunkter och inte för förseglingsstrukturer tillhandahålles ”kniven” som en ”nål” snarare än en ”kniv”. Detta visas schematiskt i figur 9, som i tvärsnitt visar ett första substrat 90 försedd med en kniv 91 på en yta och en därmed hoppas- sande mjuk komponent i form av en ås 92 på ytan av ett andra substrat 92 med väsentligen rektangulärt tvärsnitt. Sålunda är en ”kniv” en kil-liknande långsträckt struktur. Det visas även en nål 93 anordnad på det första substratet 90 över en mjuk padd 94 anordnad på det andra substratet. Där de två substraten pressas mot varandra kommer kniven 91 och nålen 93 lätt att skära in i sina därmed hop- passande mjuka komponenter, d.v.s. åsen 91 respektive padden 94 och bilda en god kontakt däremellan.
För vissa tillämpningar där det inte föreligger behov av elektrisk kontakt mellan substraten genom förseglingen eller genom att använda kontaktpaddar, kommer kniven eller nålen att tillverkas av enbart poly-Si, möjligtvis med en oxidbeläggning för att göra kniven / nålen isolerande mot guldet. Detta illustreras schematiskt i fi- gur 10. 15 10 15 20 25 30 35 537 499 Fëfšfišàšlèïfà šïiilšlëifipšiišrlgàr êitštíllbárlšdàhšållá få 31 takt mëliíafi ëiibštïrat med användning ävïfiförëefgiifiïgš- ïelšief kdntakfipaddstmkmiren: I därfnfid' høppassancleëë"maddenßför$<flg1irrgsrif1gfin;¥täßx-:ignld:omzidfin høppassande Kniv- och / eller nålkonceptet är användbart för både TC-bondning och eutektisk bondning.
Ovan beskrivna bondningsmetoder kan också användas för andra typer av anord- ningar. Som ett exempel kommer en anordning att beskrivas där det finns anordnat en CMOS- (eller MEMS-) komponent på en skiva och en kavitet i CAP:en, och där det inte finns någon lateral routing till externa kontaktpaddar för trådbondning, utan i stället förs signalerna genom skivorna i så kallade vior (skivgenomgående anslutningar) .
Sådana vior beskrivs i många patent och ansökningar, t.ex. sökandens eget patent SE-526 366, internationella patentansökan WO20040843OOA1 och svenska paten- tansökan 0850083-7 och kommer inte att diskuteras i sig häri.
Fördelen med att tillhandahålla vior för signalöverföring är att det är möjligt att routa signaler till botten- (eller topp-) sidan av komponenten, vilket medger t.eX. flip-chip-bondning, och man kan avstå från den relativt besvärliga trådbondningen.
Icke desto mindre bör det hållas i åtanke att för vissa tillämpningar är trådbond- ning nödvändig. Lateral (genom via) routing (se fig. 8) är mindre ytkonsumerande än horisontell routing (se fig. 7), och skulle därför kunna reducera kostnaden per chip.
I figur 8 visas sålunda en komponent 80 innefattande en bottenskiva 81 i vilken det finns en CMOS- eller en MEMS-struktur 82 anordnad i ytan på skivan. På toppen finns en andra skiva (CAP) 84 valfritt med en fördjupning 85 för tillhandahållande av kontrollerad atmosfär CMOS:en. I toppskivan 84 finns vior 86 som möjliggör att signaler överförs från baksidan (toppen) av komponenten 80. De bondningsmetoder som beskrivs i detalj ovan gör det möjligt att integrera gettermaterial (G), såsom ytterligare beskrivs i sökandens egen WO2008 / 091221. 16 10 15 20 25 30 35 537 499 I denna utföringsform av uppfinningen anordnas först ett passiveringsskikt (ej visat) på CMOS-strukturen med öppningar endast vid de punkter 87 där det är önskvärt att åstadkomma kontakt. Sedan finns anordnat routingremsor av t.ex. guld till punkten mellan CMOS:en och förseglingsringen, vid vilka punkter det finns anord- nat kontaktpaddar 88. Dessa paddar är tillverkade så att de skall kunna processas samtidigt som skivbondningen utförs.
På motsvarande sätt passiveras CAP-skivan och lämnar kvar öppningar enbart där viorna år belägna för att tillhandahålla kontaktpunkter, och routing tillhandahålles från dessa kontaktpunkter. Dessa routingar slutar också i kontaktpaddar 89. Upp- byggnaden och materialet i paddarna liknar det i förseglingsringarna S och är upp- linjerat med paddarna på CMOS-skivan för att passa ihop med dem.
För TC-bondning är paddarna och förseglingsringarna tillverkade av guld. När ski- vorna bringas samman under anbringande av kraft och förhöjd temperatur, kom- mer sålunda både förseglingarna och anslutningarna vid bondpaddarna 88, 89 att bilda adekvata fogar.
Med hänvisning till fig. 11 kommer en kombination av bondningsmetoder att besk- rivas. Såsom nämnts i anslutning till fig. 5 föreligger ett problem vid TC-bondning som innebär potentiellt läckage. Sålunda kan för förseglingssyften eutektisk bond- ning föredras. Där topografi föreligger kan TC-bondning fortfarande användas. Fi- gur 11 visar en CMOS-skiva 110 med CMOS-struktur 112 och routing 1 14 som skall sammankopplas via en kapslingsskiva 1 16 medelst en via 1 18.
Sammankopplingen är medelst en TC-fog 120 med användning av guld (Au), och försegling åstadkommes via en eutektisk fog 122 med användning av AuSn- eutektikum.
Lämpligen tillverkas ”stolparna” 120 som bildar TC-fogen något lägre på kapslings- skivan 1 16 än förseglings-”sto1parna” 122 på samma skiva. Därvid säkerställer man att en TC-fog bildas på ett korrekt sätt eftersom den eutektiska fogen kommer att absorbera skillnaden i höjd och icke desto mindre bilda en tät försegling. 17

Claims (36)

537 499 PATENTKRAV (ren version):
1. Bondningsmaterialstruktur för möjliggörande av en fog mellan två halvledarskivor, företrädesvis en termokompressionsfog, där en första skiva är försedd med ett mjukt bondningsmaterial innefattande en metall vald bland guld, koppar och aluminium med en begränsad tjocklek vilket är utlagt i ett valt mönster; och en andra skiva är försedd med ett styvt bondningsmaterial innefattande polykisel i form av en smal och vass struktur anordnad på skivan så att den matchar mönstret på den första skivan, där den smala och vassa strukturen är en längsträckt kil eller en spetsig nål, och där det mjuka bondningsmaterialet är anordnat som kontaktpunkter, remsor eller som ett skikt på den första skivan.
2. Materialstruktur enligt krav 1, där det valda mönstret är åtminstone en sluten slinga.
3. Materialstruktur enligt något av föregående krav, där det finns anordnat en uppsättning koncentriska slutna slingor av det styva polykislet respektive den mjuka metallen.
4. Materialstruktur enligt något av föregående krav, där kilen och nålen har en vidd vid basen om< lOiim.
5. Materialstruktur enligt något av föregående krav, där det styva polykislet i eggen och/ eller nålen på den första skivan är mindre kompressibel än den mjuka metallen på den andra skivan.
6. Materialstruktur enligt något av föregående krav, där egg och/ eller nål är belagda med en oxidbelägging.
7. Komponentstruktur innefattande två halvledarenheter som termokompressionsfogats med en bondningsmaterialstruktur enligt krav 1.
8. Metod för att foga samman två halvledarskivor, innefattande att en första skiva förses med ett mjukt bondningsmaterial innefattande en metall vald bland guld, koppar och aluminium med en given tjocklek vilket utläggs i ett valt mönster; en andra skiva förses med ett styvt bondningsmaterial innefattande polykisel i form av en smal och vass struktur anordnad på skivan så att den matchar mönstret på den första skivan, där den smala och vassa strukturen är en längsträckt kil eller en nål, och där det mjuka bondningsmaterialet är 18 537 499 anordnat som paddar / kuddar, remsor eller som ett skikt av metall på den första skivan; skivorna förs ihop så att mönstret på den första skivan matchar strukturen på den andra skivan; skivorna pressas samman mot varandra, varvid kilarna och / eller nålarna av polykisel skär in i den matchande metallen på den andra skivan och bildar en termokompressionsfog. 19
SE0900590A 2009-04-30 2009-04-30 Bondningsmaterialstruktur och process med bondningsmaterialstruktur SE537499C2 (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
SE0900590A SE537499C2 (sv) 2009-04-30 2009-04-30 Bondningsmaterialstruktur och process med bondningsmaterialstruktur
PCT/SE2010/050479 WO2010126448A2 (en) 2009-04-30 2010-04-30 Novel bonding process and bonded structures
US13/318,205 US8729685B2 (en) 2009-04-30 2010-04-30 Bonding process and bonded structures
EP10770036.1A EP2425450B1 (en) 2009-04-30 2010-04-30 Bonded wafer structure and wafer bonding process
US13/344,070 US8866289B2 (en) 2009-04-30 2012-01-05 Bonding process and bonded structures
US13/344,099 US8485416B2 (en) 2009-04-30 2012-01-05 Bonding process and bonded structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0900590A SE537499C2 (sv) 2009-04-30 2009-04-30 Bondningsmaterialstruktur och process med bondningsmaterialstruktur

Publications (2)

Publication Number Publication Date
SE0900590A1 SE0900590A1 (sv) 2010-10-31
SE537499C2 true SE537499C2 (sv) 2015-05-26

Family

ID=43032729

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0900590A SE537499C2 (sv) 2009-04-30 2009-04-30 Bondningsmaterialstruktur och process med bondningsmaterialstruktur

Country Status (4)

Country Link
US (3) US8729685B2 (sv)
EP (1) EP2425450B1 (sv)
SE (1) SE537499C2 (sv)
WO (1) WO2010126448A2 (sv)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE534510C2 (sv) 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
US8975105B2 (en) 2011-06-20 2015-03-10 Raytheon Company Hermetically sealed wafer packages
US8597985B1 (en) * 2012-02-01 2013-12-03 Sandia Corporation MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads
US9673169B2 (en) * 2013-02-05 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a wafer seal ring
US9287188B2 (en) 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US9637378B2 (en) 2013-09-11 2017-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Cup-like getter scheme
US9242853B2 (en) * 2013-10-15 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving getter efficiency by increasing superficial area
CN103910325B (zh) * 2014-02-27 2015-06-17 厦门大学 一种可实现键合间隙精确可控的高可靠性的mems封装结构及封装方法
CN103839844B (zh) * 2014-03-10 2016-09-14 上海华虹宏力半导体制造有限公司 封装方法
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US20160033273A1 (en) * 2014-07-31 2016-02-04 Seiko Epson Corporation Method for manufacturing physical quantity sensor, physical quantity sensor, electronic device, and moving body
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
JP7030825B2 (ja) * 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
DE102017207475A1 (de) * 2017-04-07 2018-11-08 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
JP7200705B2 (ja) * 2019-01-31 2023-01-10 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、振動モジュール、電子機器および移動体
CN111115555B (zh) * 2019-12-20 2023-08-29 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法
US20230339796A1 (en) * 2020-09-02 2023-10-26 Corning Incorporated Glass packages and methods of manufacture

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604160A (en) 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6853067B1 (en) 1999-10-12 2005-02-08 Microassembly Technologies, Inc. Microelectromechanical systems using thermocompression bonding
US6489679B2 (en) * 1999-12-06 2002-12-03 Sumitomo Metal (Smi) Electronics Devices Inc. High-frequency package
US6448109B1 (en) * 2000-11-15 2002-09-10 Analog Devices, Inc. Wafer level method of capping multiple MEMS elements
US20020179921A1 (en) * 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
FR2834283B1 (fr) 2001-12-28 2005-06-24 Commissariat Energie Atomique Procede et zone de scellement entre deux substrats d'une microstructure
US7172911B2 (en) 2002-02-14 2007-02-06 Silex Microsystems Ab Deflectable microstructure and method of manufacturing the same through bonding of wafers
US6969667B2 (en) * 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
SE0202681D0 (sv) 2002-09-10 2002-09-10 Frank Niklaus Hermetic sealing with combined adhesive bonding and sealing rings
SE526366C3 (sv) 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
US7034393B2 (en) * 2003-12-15 2006-04-25 Analog Devices, Inc. Semiconductor assembly with conductive rim and method of producing the same
US7067355B2 (en) * 2004-05-26 2006-06-27 Hewlett-Packard Development Company, L.P. Package having bond-sealed underbump
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
EP2428486B1 (en) * 2004-11-04 2021-04-14 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7569926B2 (en) 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
TWI284966B (en) * 2006-01-12 2007-08-01 Touch Micro System Tech Method for wafer level package and fabricating cap structures
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US20070290282A1 (en) * 2006-06-15 2007-12-20 Nanochip, Inc. Bonded chip assembly with a micro-mover for microelectromechanical systems
US20080067652A1 (en) * 2006-09-18 2008-03-20 Simpler Networks Inc. Integrated mems packaging
US7667324B2 (en) * 2006-10-31 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Systems, devices, components and methods for hermetically sealing electronic modules and packages
SE533579C2 (sv) 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US8058143B2 (en) * 2009-01-21 2011-11-15 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
US7846815B2 (en) * 2009-03-30 2010-12-07 Freescale Semiconductor, Inc. Eutectic flow containment in a semiconductor fabrication process
JP5367842B2 (ja) * 2009-12-11 2013-12-11 パイオニア株式会社 半導体基板の接合方法およびmemsデバイス
US8350346B1 (en) * 2012-07-03 2013-01-08 Invensense, Inc. Integrated MEMS devices with controlled pressure environments by means of enclosed volumes

Also Published As

Publication number Publication date
WO2010126448A2 (en) 2010-11-04
US8729685B2 (en) 2014-05-20
US8485416B2 (en) 2013-07-16
US20120112335A1 (en) 2012-05-10
US20120076715A1 (en) 2012-03-29
SE0900590A1 (sv) 2010-10-31
US20120097733A1 (en) 2012-04-26
WO2010126448A3 (en) 2010-12-23
EP2425450A2 (en) 2012-03-07
EP2425450A4 (en) 2016-10-05
EP2425450B1 (en) 2020-01-22
US8866289B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
SE537499C2 (sv) Bondningsmaterialstruktur och process med bondningsmaterialstruktur
US8293582B2 (en) Method of substrate bonding with bonding material having rare Earth metal
US6452238B1 (en) MEMS wafer level package
EP1167281A2 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
SE533579C2 (sv) Metod för mikrokapsling och mikrokapslar
US8674495B2 (en) Package systems having a eutectic bonding material and manufacturing methods thereof
US8956904B2 (en) Apparatus and method of wafer bonding using compatible alloy
JP4475976B2 (ja) 気密封止パッケージ
US20120086116A1 (en) Electronic component device, method of manufacturing the same and wiring substrate
JP5367841B2 (ja) 半導体基板の接合方法およびmemsデバイス
TW200305232A (en) Electrical device and method of making
CN100356530C (zh) 半导体装置的制造方法
JP5021098B2 (ja) 半導体基板の接合方法およびmemsデバイス
CN101828435B (zh) 具有多个层的凸块结构及其制造方法
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
US9601457B2 (en) Method for making an electrical connection in a blind via and electrical connection obtained
JP6376524B2 (ja) ウエハレベルパッケージ及びウエハレベルチップサイズパッケージ
CN1983544A (zh) 半导体装置的制造方法
TWI564239B (zh) 製造矽中間載體的方法
CN118723911A (zh) 一种晶圆级转移结构及其转移方法
Liu et al. Innovative MEMS Wafer Level Packaging on bonding, molding and assembly process
JP2011222922A (ja) 半導体のチップサイズパッケージ