CN100356530C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN100356530C
CN100356530C CNB031525091A CN03152509A CN100356530C CN 100356530 C CN100356530 C CN 100356530C CN B031525091 A CNB031525091 A CN B031525091A CN 03152509 A CN03152509 A CN 03152509A CN 100356530 C CN100356530 C CN 100356530C
Authority
CN
China
Prior art keywords
metal bump
chip
semiconductor substrate
temperature
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031525091A
Other languages
English (en)
Other versions
CN1481002A (zh
Inventor
柴田和孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002225097A external-priority patent/JP3850352B2/ja
Priority claimed from JP2002236036A external-priority patent/JP4009505B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1481002A publication Critical patent/CN1481002A/zh
Application granted granted Critical
Publication of CN100356530C publication Critical patent/CN100356530C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置的制造方法，接合形成在第一半导体衬底上的第一金属凸起和形成在第二半导体衬底上的第二金属凸起。该方法包括：在所述第一金属凸起和所述第二金属凸起中的至少一方的顶端部形成由低熔点金属构成的层的低熔点金属层形成步骤；在使所述第一半导体衬底和所述第二半导体衬底分开的状态下，使所述第一半导体衬底为所述低熔点金属的固相线温度以上的第一温度，且使所述第二半导体衬底为所述低熔点金属的固相线温度以下的第二温度的衬底温度调整步骤；该衬底温度调整步骤之后使所述第一金属凸起和所述第二金属凸起接近的金属凸起接近步骤；在该金属凸起接近步骤之后使第一半导体衬底和第二半导体衬底为低熔点金属的固相线温度以下的步骤。

Description

半导体装置的制造方法
技术领域
本发明涉及在半导体芯片上接合了别的半导体芯片的具有芯片基芯片构造的半导体装置的制造方法。
背景技术
作为所谓的多芯片型半导体装置的一个形态，存在重叠多个半导体芯片的芯片基芯片构造。在芯片基芯片构造的半导体装置中，在连接着外部的主芯片的表面接合比该主芯片小的子芯片。有时在一个主芯片的表面接合多个子芯片。
主芯片和子芯片在分别形成了功能元件和布线的有源面上具有多个金属凸起(bump)。这些金属凸起主要由金(Au)等高熔点金属构成，在主芯片的金属凸起和子芯片的金属凸起的双方或一方上，在顶端部形成由锡(Sn)等低熔点金属构成的层。
在用于制造具有芯片基芯片构造的半导体装置的以往的第一制造方法中，主芯片的有源面和子芯片的有源面相对，主芯片和子芯片被加热到低熔点金属的熔点(固相线温度)以上的温度。据此，形成在金属凸起的顶端部的由低熔点金属构成的层熔化。然后，主芯片的金属凸起和子芯片的金属凸起对位、接近(接触)，主芯片和子芯片的温度下降到低熔点金属的熔点以下。据此，低熔点金属固化，主芯片的金属凸起和子芯片的金属凸起通过低熔点金属，在电和机械上接合。
另外，在用于制造具有芯片基芯片构造的半导体装置的以往的第二制造方法中，在主芯片和子芯片上作用了负载，使主芯片的金属凸起和子芯片的金属凸起被按住之后，把主芯片和子芯片加热到低熔点金属的熔点(固相线温度)以上的温度。据此，形成在金属凸起的顶端的由低熔点金属构成的层熔化。然后，通过使主芯片和子芯片的温度下降到低熔点金属的熔点以下，低熔点金属固化，主芯片的金属凸起和子芯片的金属凸起通过低熔点金属，在电和机械上接合。
这时，即使在主芯片的金属凸起或子芯片的金属凸起的表面上形成有氧化膜，通过按压主芯片的金属凸起和子芯片的金属凸起，破坏氧化膜，通过低熔点金属，良好地接合第一和第二金属凸起。
也可以在切出主芯片前的晶片状态下进行所述的接合。这时，在半导体晶片和子芯片的接合后，切断半导体晶片，成为具有芯片基芯片构造的半导体芯片的单片。
可是，在所述的第一制造方法中，当主芯片的金属凸起和子芯片的金属凸起接近时，熔化的低熔点金属从主芯片的金属凸起和子芯片的金属凸起之间被压出，向侧面流出。据此，在极端情况下，相邻的金属凸起间电短路。
另外，当使用半导体晶片代替主芯片，通过所述方法进行接合时，在半导体晶片上接合大量(例如数千个)的子芯片。因此，在连接所有芯片前的长时间中，晶片或子芯片处于高温过热的状态。据此，主芯片和子芯片的特性劣化。
另外，半导体晶片具有多个(例如数千个)相当于主芯片的区域，在所有相当于主芯片的区域中，无法同时按压子芯片，并加热。因此，在所述第二制造方法中，必须按子芯片数量重复通过吸附夹，把子芯片运送到半导体晶片上的给定位置，在该子芯片上一边作用负载，一边升温和降温的步骤，所以生产性差。
当进行主芯片和子芯片的接合时，必须使主芯片的金属凸起和子芯片的金属凸起正确对位，但是由于伴随着升温和降温的热过程，在用于接合的装置中发生失常，所以无法提高对位的精度。在主芯片和子芯片的接合时，例如当子芯片带有电时，在主芯片的金属凸起和子芯片的金属凸起的接触时，形成在主芯片上的功能元件由于来自子芯片的放电，而被静电破坏，为了避免这样的事态，在主芯片上设置有连接在金属凸起上的保护二极管。可是，保护二极管本来是不需要的，如果设置保护二极管，则形成其他功能元件的区域减少。
发明内容
本发明的目的在于，提供能良好地接合形成在第一半导体衬底上的金属凸起和形成在第二半导体衬底上的金属凸起的半导体装置的制造方法。
本发明的其他目的在于，提供半导体衬底的特性难以劣化的半导体装置的制造方法。
本发明的又一其他目的在于，提供生产性高的半导体装置的制造方法。
本发明的又一其他目的在于，提供减小位置偏移，能接合多个半导体衬底的半导体装置的制造方法。
本发明的又一其他目的在于，提供没必要在半导体衬底上设置用于防止接合多个半导体衬底时的静电破坏的保护二极管的半导体装置的制造方法。
本发明之一的半导体装置的制造方法是接合形成在形成有功能元件的第一半导体衬底上的第一金属凸起和形成在形成有功能元件的第二半导体衬底上的第二金属凸起的半导体装置的制造方法。本方法包括：在所述第二金属凸起的顶端部形成由低熔点金属构成的层的低熔点金属层形成步骤，其中，在所述第一金属凸起的顶端未形成由低熔点金属构成的层；在使所述第一半导体衬底和所述第二半导体衬底分开的状态下，使所述第一半导体衬底为所述低熔点金属的固相线温度以上的第一温度，并且使所述第二半导体衬底为所述低熔点金属的固相线温度以下的第二温度的衬底温度调整步骤；该衬底温度调整步骤之后，使所述第一金属凸起和所述低熔点金属接触的金属凸起接触步骤；在该金属凸起接触步骤之后，使所述第一半导体衬底和所述第二半导体衬底为所述低熔点金属的固相线温度以下的步骤。
根据本发明，例如，当在第一金属凸起上形成有由低熔点金属构成的层时，在衬底温度调整步骤中，产生由该低熔点金属构成的层的熔化液体。而在衬底温度调整步骤中，第二金属凸起为低熔点金属的固相线温度以下的温度。通过金属凸起接触步骤，如果由该低熔点金属构成的层和第二金属凸起接触，则熔化的低熔点金属失去热，固化。即使低熔点金属的熔化液体不完全固化时，由于温度下降，变得难于流动。
因此，低熔点金属的熔化液体不会从第一金属凸起和第二金属凸起之间流出。
然后，通过使第一半导体衬底和第二半导体衬底为由低熔点金属构成的层的固相线温度以下的步骤，低熔点金属的熔化液体固化，第一金属凸起和第二金属凸起通过由低熔点金属构成的层，在电和机械上接合。
当在第一金属凸起的顶端部和第二金属凸起的顶端部的双方形成有由低熔点金属构成的层时，也是同样的。
半导体衬底的形态例如为半导体芯片(主芯片、子芯片)或能用于切出半导体芯片的半导体晶片。金属凸起例如能由金构成，由低熔点金属构成的层例如能是锡、由锡-铅构成的合金、由锡-银-铜构成的合金、由铟等的焊锡构成的。第二温度可以是室温。
第一温度和第二温度的温差大到某种程度时，容易取得上述的效果。因此，第一温度和第二温度的温差例如能为100℃以上。另外，第一温度和第二温度的温差也可以为200℃以上。
所述衬底温度调整步骤可以包括：使所述第一半导体衬底和所述第二半导体衬底几乎水平上下相对配置的相对配置步骤。
通过相对配置步骤，使第一半导体衬底和第二半导体衬底几乎保持水平，上下相对。第一半导体衬底和第二半导体衬底在金属凸起接触步骤中，能保持该状态而接触。这时低熔点金属的熔化液体被第一金属凸起和第二金属凸起从上下方向夹着。因此，低熔点金属的熔化液体很难从第一金属凸起和第二金属凸起间流出。
由所述低熔点金属构成的层形成在所述第二金属凸起的顶端部，可以不形成在所述第一金属凸起的顶端部。
根据该结构，在衬底温度调整步骤中，因为第二半导体衬底为低熔点金属的固相线温度以下，所以由低熔点金属构成的层不熔化。而第一金属凸起在衬底温度调整步骤中，为低熔点金属的固相线温度以上。而且，通过金属凸起接触步骤，如果第一金属凸起接触第二金属凸起上形成的由低熔点金属构成的层，则从第一金属凸起向接触部附近的由低熔点金属构成的层提供了热，温度变为低熔点金属的固相线温度以上，产生熔化液体。
然后，通过使第一半导体衬底和第二半导体衬底为由低熔点金属构成的层的固相线温度以下的步骤，低熔点金属的熔化液体固化，第一金属凸起和第二金属凸起通过由低熔点金属构成的层，在电和机械上接合。
这时，通过金属凸起接触步骤，第二金属凸起上的低熔点金属层中，只有第一金属凸起接触的部分和它附近熔化。因此，低熔点金属的熔化液体不会从第一金属凸起和第二金属凸起之间流出。这样，良好地接合第一金属凸起和第二金属凸起。
理想的是，从垂直于第一和第二半导体衬底的方向观察，第一金属凸起比第二金属凸起的面积小，且把第一金属凸起接合为完全重叠在第二金属凸起上。这时，占据由低熔点金属构成的层全体的第一金属凸起的接触部减小，所述效果变得显著。
所述第一半导体衬底可以是半导体芯片，这时，所述第二半导体衬底可以是半导体晶片。
半导体晶片能包含与多个(例如数千个)半导体芯片对应的区域。
根据本结构，能在半导体晶片上进行半导体芯片的接合。在衬底温度调整步骤中，第二半导体衬底的半导体晶片为第二温度即低熔点金属的熔点以下的低温。因此，例如在把数千个半导体芯片接合在半导体晶片上所需的长时间中，即使半导体晶片为第二温度，半导体晶片的特性也很难劣化。
在半导体晶片上接合了全部半导体芯片后，能从半导体晶片切出半导体芯片。据此，取得具有芯片基芯片构造的第一和第二半导体芯片。在这样的半导体装置的制造方法中，在一方的半导体芯片为晶片水平进行半导体芯片的接合，所以生产性好。
本发明之二的半导体装置的制造方法是接合形成在第一半导体衬底的一方表面上的第一金属凸起和形成在第二半导体衬底的一方表面上的第二金属凸起而构成的半导体装置的制造方法。本方法包括：在所述第一和第二金属凸起中的至少一方的顶端上形成由低熔点金属构成的层的步骤；在所述第一和第二金属凸起中的至少一方的顶端上涂敷熔剂的熔剂涂敷步骤；在该熔剂涂敷步骤后，使所述第一半导体衬底的所述一方表面和所述第二半导体衬底的所述一方表面相对，用所述熔剂把所述第一金属凸起和所述第二金属凸起暂时固定的暂时固定步骤；在该暂时固定步骤后，把所述第一和第二半导体衬底加热到由所述低熔点金属构成的层的固相线温度以上的温度的加热步骤。
根据本发明，通过绝缘体的熔剂暂时固定第一金属凸起和第二金属凸起。因此，当第一和第二半导体衬底的一方带有电时，在该暂时固定时，也不会发生放电，所以形成在另一方半导体衬底上的功能元件不会发生静电破坏。因此，在第一和第二半导体衬底上没必要设置用于防这些接合时的静电破坏的保护二极管。
在暂时固定后，通过使第一和第二半导体衬底为低熔点金属的固相线温度以上，产生低熔点金属的熔化液体。然后，通过使第一和第二半导体衬底为低熔点金属的固相线温度以下，第一金属凸起和第二金属凸起通过低熔点金属的层，在电和机械上接合。这时，即使在第一金属凸起或第二金属凸起的表面上形成有氧化膜时，由于熔剂的作用，氧化膜被除去，低熔点金属的熔化液体可对于第一和第二金属凸起具有良好浸湿性。因此，通过低熔点金属的层良好地接合第一和第二金属凸起。
第一和第二金属凸起例如可以由金构成，由低熔点金属构成的层例如可以由锡构成。
可以在对于所述第一和第二半导体衬底，不附加按压它们的负载的实质上无负载状态下，进行所述加热步骤。
根据本结构，在实质上无负载状态下，例如把第一和第二半导体衬底中的一方半导体衬底水平放置，把另一方的半导体衬底方在其上，进行加热。在该状态下，第一和第二半导体衬底中，上方的半导体衬底只用自重压住下方的半导体衬底，而不是通过外部负载而将彼此强制地压在一起，所以能相对移动。因此，通过暂时固定步骤，将第一金属凸起和第二金属凸起稍微错开，暂时固定时，如果通过加热步骤产生低熔点金属的熔化液体，则由于低熔点金属的熔化液体的表面张力，第一金属凸起和第二金属凸起移动(自对齐)，偏移变小。据此，能减小位置偏移，接合第一半导体衬底和第二半导体衬底。
另外，能省略在第一和第二半导体衬底上作用负载的步骤，所以生产性好。
所述暂时固定步骤可以包含：在所述第二半导体衬底的所述一方表面上固定多个所述第一半导体衬底的步骤。
根据本结构，在把多个第一半导体衬底暂时固定在第二半导体衬底上的状态后，能统一加热第一和第二半导体衬底。即没必要按子芯片数重复升温和降温。据此，能统一接合第二半导体衬底和多个第一半导体衬底，所以生产性好。
第一半导体衬底例如可以是半导体芯片，第二半导体衬底例如可以是半导体晶片。这时，接合后，切断半导体衬底，能切出具有芯片基芯片构造的半导体芯片的单片。
通过以下的参照附图而说明的实施例，本发明的上述或其他目的、特征和效果变得清楚。
附图说明
图1是通过本发明实施方式1的制造方法取得的半导体装置的图解的主视图。
图2(a)、图2(b)和图2(c)是用于说明图1的半导体装置的制造方法的图解主视图。
图3(a)、图3(b)分别是放大了图2(a)、图2(b)的金属凸起附近而取得的剖视图。
图4是通过本发明实施方式2的制造方法取得的半导体装置的图解的主视图。
图5(a)、图5(b)和图5(c)是用于说明图4的半导体装置的制造方法的图解主视图。
图6(a)、图6(b)和图6(c)分别是放大了图5(a)、图5(b)和图5(c)的金属凸起附近而取得的剖视图。
具体实施方式
图1是通过本发明实施方式1的制造方法取得的半导体装置的图解的主视图。
本半导体装置具有：重叠接合了作为第一半导体衬底的子芯片2、子芯片3、以及作为第二半导体衬底的主芯片1的所谓的芯片基芯片(Chip-On-Chip)构造。子芯片2、3比主芯片1小。
主芯片1以及子芯片2、3的彼此相对的表面分别成为形成功能元件和布线等的有源面1a、2a、3a。在主芯片1的有源面1a上设置有多个金属凸起(bump)4。金属凸起4由金(Au)构成。在有源面1a的周边部附近，在有源面2a、3a不相对的部分，设置有外部取出用电极7。
在子芯片2、3的有源面2a、3a上，在与金属凸起4对应的位置设置有金属凸起5、6。金属凸起5、6由金(Au)构成。在金属凸起4和金属凸起5、6间存在由锡(Sn)构成的薄层(未图示)，金属凸起4与金属凸起5、6通过该锡层接合。
在主芯片1的侧面，与主芯片1隔开间隔，配置有向侧面延伸的引线框9。外部取出用电极7和引线框9通过接合引线8连接。包含主芯片1、子芯片2、3、接合引线8以及接合引线8和引线框9的连接部的区域由密封树脂10(图1中，由双点划线表示)被保护。
图2(a)～图2(c)是用于说明图1的半导体装置的制造方法的图解主视图，图3(a)和图3(b)是放大了该金属凸起4、5附近的剖视图。图3(a)对应于图2(a)，图3(b)对应于图2(b)。
首先，半导体晶片(以下只称作晶片)W几乎水平地放置在载物台11上(图2(a))。晶片W包含多个与主芯片1对应的单位区域U(例如数千个)(在图2(a)和图2(b)中用虚线表示相邻的单位区域U的边界)。晶片W的一方表面成为与有源面1a对应的有源面Wa，在有源面Wa上形成金属凸起4。金属凸起4的顶端部几乎成为平坦的面，在该面上形成由锡构成的层(锡层)20(图3(a))。有源面Wa向着上方，晶片W放置在载物台11上。
在载物台11的内部设置有加热器12和温度传感器13，能根据温度传感器13的输出，把放置在载物台11上的晶片W加热到给定温度。
接着，子芯片2通过吸附夹14吸附了有源面2a的相反一侧的面，使有源面2a向着下方，以几乎水平的状态，配置在晶片W上(图2(a))。金属凸起5的顶端部为几乎平坦的面。在金属凸起5的表面不形成由锡构成的层。另外，金属凸起5的宽度比金属凸起4的宽度窄(图3(a))，从垂直于有源面1a、2a的方向观察，金属凸起5的面积比金属凸起4的面积更小。
吸附夹14例如能通过真空吸附，吸附子芯片2。在吸附夹14的内部，在接触子芯片2的面附近的部分，设置有加热器15和温度传感器16。根据温度传感器16的输出，通过加热器15，能把吸附在吸附夹14上的子芯片2加热到给定温度。
接着，通过加热器15，把子芯片2加热到比锡的熔点232℃还高的第一温度T1，通过加热器12，把晶片W加热到比锡的熔点232℃还低的第二温度T2。第一温度T1和第二温度T2的差ΔT例如能为100℃。第一温度T1和第二温度T2的差ΔT例如可以是200℃。
在此状态下，子芯片2的金属凸起5和对应的晶片W的金属凸起4对位，吸附夹14下降，金属凸起4和金属凸起5接合(图2(b))。这时，在俯视图中(从垂直于有源面1a、2a的方向观察)，金属凸起4几乎与金属凸起5完全重叠。
这时，锡层20通过与具有比锡的熔点高的第一温度T1的金属凸起5接触，接触部附近变为锡的熔点以上，熔化(图3(b)中，对锡层20的熔化部分采用了符号20M)。同时，金属凸起5通过金属凸起4失去热，温度下降。然后，子芯片2从吸附夹14分离。据此，不向子芯片2提供热，金属凸起5或熔化的锡层20从金属凸起4急速失去热。
因此，子芯片2变为锡的熔点以下，熔化的锡层20固化。据此，金属凸起4和金属凸起5在机械和电上接合。锡层20只在接触金属凸起5的部分的附近熔化，所以即使金属凸起4和金属凸起5接近(接触)，熔化的锡层20也不从金属凸起4和金属凸起5之间流出。换言之，第一温度T1和第二温度T2被设定为锡层20局部充分熔化，并且熔化的锡层20不流出的温度。
例如，当第一温度T1或第二温度T2过低时，金属凸起5在接触了锡层20后，马上失去热，变为锡的熔点以下，所以锡层20不充分熔化。因此，不会取得金属凸起4和金属凸起5之间的大的接合强度。另外，当第一温度T1或第二温度T2过高时，如果金属凸起5接触锡层20，则金属凸起5变为锡的熔点以下为止，向锡层20提供了大量的热，锡层20的全体熔化，从金属凸起4和金属凸起间流出。
如上所述，为了在锡层20中，只熔化金属凸起5的接触部附近，第一温度T1和第二温度T2的差ΔT最好大到某程度。考虑这些因素，决定第一和第二温度T1、T2。
然后，把子芯片3接合到晶片W上。子芯片3的金属凸起6与子芯片2的金属凸起5同样，顶端部变为几乎平坦，在表面不形成由锡构成的层。另外，金属凸起6的宽度比金属凸起4的宽度窄，从垂直于有源面1a、3a的方向观察，金属凸起6的面积比金属凸起4的面积更小。通过与子芯片2同样的方法，把子芯片3接合到晶片W上。
这样，在一个单位区域U上，取得了接合子芯片2、3的晶片W。同样，在晶片W的所有单位区域U上接合了子芯片2、3。
这时，只在用于与晶片W接合的短时间中，子芯片2、3为锡的熔点以上的高温(第一温度T1)。另外，在把子芯片2、3接合到所有的单位区域U上时，加热晶片W，但是该温度是比锡的熔点低的第二温度。因此，晶片W(主芯片1)和子芯片2、3的特性几乎不劣化。
然后，如图2(c)所示，沿着相邻的单位区域U的边界，通过用切片锯21切断晶片W，从晶片W切出接合了子芯片2、3的主芯片1。在通过接合引线8连接了外部取出用电极7和引线框9后，在主芯片1、子芯片2、3等的周围模压成形密封树脂10，取得图1所示的半导体装置。
在半导体装置的制造方法中，在主芯片1为晶片W的水平下进行子芯片2、3的接合，所以生产性好。
在以上的半导体装置的制造方法中，只要锡层20充分熔化，即使不加热晶片W(为室温)也可以。
锡层可以不形成在主芯片1的金属凸起4上，而形成在子芯片2、3的金属凸起5、6上。这时，通过用吸附夹14的加热器15把子芯片2、3加热到第一温度T1，锡层20熔化。而且，熔化的锡层20如果接触具有第二温度T2的金属凸起4，则从金属凸起4失去热，立刻固化，不从金属凸起4和金属凸起5、6之间流出。即使锡层20的熔化液体不完全固化时，由于温度下降，变得很难流动。
锡层20形成在金属凸起5的一部分和金属凸起6的一部分上，并且，可以形成有与不形成锡层20的金属凸起5、6对应的金属凸起4。
另外，可以在子芯片2、3的接合前，切断晶片W，在主芯片1上接合子芯片2、3。这时，使主芯片1为第一温度T1，子芯片2、3为第二温度T2。因为用于在主芯片1上接合两个子芯片2、3的时间短，所以即使把主芯片1加热到第一温度T1，主芯片1的特性几乎不劣化。
图4是由本发明的实施方式2的制造方法取得的半导体装置的图解的主视图。
该半导体装置具有把作为第一半导体衬底的子芯片52以及子芯片53、作为第二半导体衬底的主芯片51重叠接合的所谓的芯片基芯片(Chip-On-Chip)构造。子芯片52、53比主芯片51小。
主芯片51和子芯片52、53彼此相对的表面分别成为形成了功能元件或布线等的有源面51a、52a、53a。在主芯片51的有源面51a上设置有多个金属凸起(bump)54。金属凸起54由金(Au)构成。在有源面51a的周边部附近，在有源面52a、53a不相对的部分设置有外部取出用电极57。
在子芯片52、53的有源面52a、53a上，在与金属凸起54对应的位置设置有金属凸起55、56。金属凸起55、56由金(Au)构成。在金属凸起54和金属凸起55、56之间存在由锡(Sn)构成的薄层(未图示)，金属凸起54和金属凸起55、56通过该锡层接合。
在主芯片51以及子芯片52、53上，不形成在主芯片51和子芯片52、53的接合时，用于保护主芯片51或子芯片52、53上形成的元件不受静电破坏的保护二极管(连接在金属凸起54、55、56上的二极管)。因此，主芯片51和子芯片52、53与形成了这样的保护二极管的半导体芯片相比，能形成更多其他功能元件。
主芯片51的与有源面51a相反一侧的面接合在引线框59的支撑部(island)59a上。在支撑部59a的侧方，与支撑部59a隔开间隔，配置有向侧方延伸的引线框59的引线端子部59b。外部取出用电极57和引线端子部59b通过接合引线58连接。包含主芯片51、子芯片52、53、支撑部59a、接合引线58、以及接合引线58和引线端子部59b的连接部的区域由密封树脂60(图4中，由双点划线表示)被保护。
图5(a)～图5(c)是用于说明图4的半导体装置的制造方法的图解主视图，图6(a)～图6(c)是放大了该金属凸起54、55附近的剖视图。图6(a)与图5(a)对应，图6(b)与图5(b)对应，图6(c)与图5(c)对应。
半导体装置的制造中使用的晶片W包含多个(例如数干个)与主芯片5 1对应的单位区域U(在图5(a)和图5(b)中用虚线表示相邻的单位区域U的边界)。晶片W的有源面Wa对应于主芯片51的有源面51a。在有源面Wa上形成金属凸起54。金属凸起54的顶端部几乎成为平坦的面，在该面上形成有由锡构成的层(锡层)70(参照图6(a))。
首先，在形成在晶片W的有源面Wa上的金属凸起54的顶端，通过浸渍、复制等，涂敷熔剂22。接着，使有源面Wa向上，把晶片W几乎水平地放置载物台61上。在载物台61内部设置有加热器62和温度传感器63，能根据温度传感器63的输出，把放置在载物台61上的晶片W加热到给定温度。
接着，如图5(a)所示，子芯片52通过吸附夹64吸附了有源面52a的相反一侧的面，使有源面52a向着下方，以几乎水平的状态，与晶片W相对。金属凸起55的顶端为几乎平坦的面。在金属凸起55的表面没有形成由锡构成的层(参照图6(a))。吸附夹64例如能通过真空吸附，吸附子芯片52。
在该状态下，子芯片52的金属凸起55和对应的晶片W的金属凸起54对位，吸附夹64下降。这时，金属凸起54和金属凸起55的位置如图6(a)所示可以稍微偏移。金属凸起54和金属凸起55如果接近到某种程度，使子芯片52的下降速度减小。
然后，在金属凸起55的下端接触熔剂22的表面后，在接触到锡层70的表面之前，子芯片的下降停止(参照图5(b)和图6(b))，子芯片52从吸附夹64分离，放置到晶片W上。据此，成为用熔剂22把金属凸起55暂时固定在金属凸起54上的状态。
这样，理想的是，不通过吸附夹64把子芯片52按在晶片W上，在晶片W或子芯片52上不外加负载。据此，能避免晶片W或子芯片52破损。即使在晶片W或子芯片52上外加一些负载，也没问题。
在以上的步骤中，例如有时暂时固定前的子芯片52带电。可是，在暂时固定的状态下，金属凸起54和金属凸起55由绝缘体的熔剂22被电绝缘，所以不会发生从子芯片52向晶片W的放电。因此，即使不形成连接在晶片W(主芯片51)的金属凸起54和子芯片52的金属凸起55上的保护二极管，也不会对形成在晶片W(主芯片51)上的功能元件造成静电破坏。
然后，与子芯片52同样，在晶片W上暂时固定子芯片53。子芯片53的金属凸起56与子芯片52的金属凸起55同样，顶端变为几乎平坦，在其表面上不形成由锡构成的层。
这样，在一个单位区域U中，取得暂时固定了子芯片52、53的晶片W。同样，在晶片W的所有单位区域U中暂时固定了子芯片52、53。在该状态下，在晶片W上只作用基于子芯片52、53的重量的负载，晶片W和子芯片52、53实质上无负载。以上的步骤在常温下进行。
接着，通过设置在载物台61上的加热器62，晶片W在给定时间被加热到锡的熔点以上的温度(例如240℃以上)。据此，锡层70熔化，固化，所有的子芯片52、53的金属凸起55、56通过锡层70接合到晶片W的金属凸起54上。这时，当在金属凸起54、55、56的表面等上形成有氧化膜时，由于熔剂22的作用，除去氧化膜，金属凸起54、55、56的表面对于锡的熔化液体的浸湿性充分提高，金属凸起54和金属凸起55、56通过锡层70良好地接合。
因为晶片W和子芯片52、53实质上无负载，所以子芯片52、53能对晶片W改变位置。因此，当金属凸起55、56对于金属凸起54偏移时，通过锡的熔化液体的表面张力，金属凸起54和金属凸起55、56移动(自对齐)，使偏移变小(参照图6(c))。即能减小位置偏移，接合晶片W(主芯片51)和子芯片52、53。
然后，洗净晶片W，除去熔剂22的残渣。接着，如图5(c)所示，沿着相邻的单位区域U的边界，用切片锯71切断晶片W，从晶片W切出接合了子芯片52、53的主芯片51。与主芯片51的有源面51a相反一侧的面接合在支撑部59a上，通过接合引线58连接了外部取出用电极57和引线端子部59b后，在主芯片51、子芯片52、53等的周围形成密封树脂，取得图4所示的半导体装置。
在以上的半导体装置的制造方法中，主芯片51和子芯片52、53的接合通过加热在所有单位区域U中暂时固定了子芯片52、53的晶片W而统一进行，所以生产性好。另外，在以往的制造方法中，按照子芯片数对于晶片重复加载和加热，所以晶片等容易破损，在以上的方法中，不产生这样的问题。
锡层70可以不形成在主芯片51的金属凸起54上，而形成在子芯片52、53的金属凸起55、56上。另外，在金属凸起54和金属凸起55、56的双方上可以形成锡层70。熔剂22可以不涂敷在主芯片51的金属凸起54上，而涂敷在子芯片52、53的金属凸起55、56上。另外，在金属凸起54和金属凸起55、56的双方上可以涂敷熔剂22。
熔剂22涂敷在金属凸起55的一部分和金属凸起56的一部分上，并且可以涂敷在与未涂敷熔剂22的金属凸起55、56对应的金属凸起54上。
另外，可以在子芯片52、53的接合前，切断晶片W，在主芯片51上接合子芯片52、53。
在实施方式1和2的半导体装置的制造方法中，例如当没必要对晶片W和子芯片2、3、52、53严密地进行温度调整时，可以通过吹温风，加热晶片W和子芯片2、3、52、53。
半导体装置可以在一个主芯片1、51上只接合1个子芯片2(3)、52(53)，也可以接合3个以上的子芯片。在子芯片2(3)、52(53)上可以接合别的子芯片。
代替锡层20、70，可以形成由其他低熔点金属或它的合金(焊锡)例如铟(In)、锡-铅(Pb)类合金、锡-银(Ag)-铜(Cu)类合金等构成的层。在实施方式1中，当代替锡层20形成了由合金构成的层时，第一温度能为该合金的固相线温度以上，第二温度为该合金的固相线温度以下。另外，在实施方式2中，当代替锡层形成了由合金构成的层时，主芯片51(晶片W)和子芯片52、53的加热温度能为该合金的固相线温度以上。
子芯片2、3(52、53)的接合顺序为在晶片W的所有单位区域U中接合了子芯片2(52)后，在晶片W的所有单位区域U中接合子芯片3(53)。
以上，详细说明了本发明的实施例，但是它们不过是为了明确本发明的技术内容而使用的具体例，本发明不应该解释为限定于这些具体例，本发明的精神和范围只由附加的权利要求书限定。
本申请与2002年8月1日向日本国专利局提出的特愿2002-225097号和2002年8月13日向日本国专利局提出的特愿2002-236036对应，通过引用，把这些申请的全部描述纳入这里。

Claims (7)

1.一种半导体装置的制造方法，接合形成在第一半导体衬底上的第一金属凸起、和形成在第二半导体衬底上的第二金属凸起，其中所述第一半导体衬底是半导体芯片，所述第二半导体衬底是半导体芯片或者半导体晶片，所述半导体装置的制造方法包括：
在所述第二金属凸起的顶端部形成由低熔点金属构成的层的低熔点金属层形成步骤，其中，在所述第一金属凸起的顶端未形成由低熔点金属构成的层；
在使所述第一半导体衬底和所述第二半导体衬底分开的状态下，使所述第一半导体衬底为所述低熔点金属的固相线温度以上的第一温度，并且使所述第二半导体衬底为所述低熔点金属的固相线温度以下的第二温度的衬底温度调整步骤；
该衬底温度调整步骤之后，使所述第一金属凸起和所述低熔点金属接触的金属凸起接触步骤；
在该金属凸起接触步骤之后，使所述第一半导体衬底和所述第二半导体衬底为所述低熔点金属的固相线温度以下的步骤。
2.根据权利要求1所述的半导体装置的制造方法，其中，由所述低熔点金属构成的层形成在所述第二金属凸起的顶端部，不形成在所述第一金属凸起的顶端部。
3.根据权利要求1所述的半导体装置的制造方法，其中，所述第一半导体衬底是半导体芯片，所述第二半导体衬底是半导体晶片。
4.根据权利要求1所述的半导体装置的制造方法，其中，所述衬底温度调整步骤包含使所述第一半导体衬底和所述第二半导体衬底几乎水平上下相对配置的相对配置步骤。
5.根据权利要求1所述的半导体装置的制造方法，其中，所述衬底温度调整步骤中的所述第一温度和所述第二温度的差是100℃以上。
6.根据权利要求1所述的半导体装置的制造方法，其中，所述衬底温度调整步骤中的所述第一温度和所述第二温度的差是200℃以上。
7.根据权利要求1所述的半导体装置的制造方法，其中，从垂直于所述第一和第二半导体衬底的方向观察，所述第一金属凸起比所述第二金属凸起的面积小，在所述金属凸起接触步骤中，从垂直于所述第一和第二半导体衬底的方向观察，使所述第一金属凸起几乎完全重叠在所述第二金属凸起上。
CNB031525091A 2002-08-01 2003-08-01 半导体装置的制造方法 Expired - Lifetime CN100356530C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002225097A JP3850352B2 (ja) 2002-08-01 2002-08-01 半導体装置の製造方法
JP2002225097 2002-08-01
JP2002236036A JP4009505B2 (ja) 2002-08-13 2002-08-13 半導体装置の製造方法
JP2002236036 2002-08-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100017248A Division CN1983544A (zh) 2002-08-01 2003-08-01 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN1481002A CN1481002A (zh) 2004-03-10
CN100356530C true CN100356530C (zh) 2007-12-19

Family

ID=32032808

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031525091A Expired - Lifetime CN100356530C (zh) 2002-08-01 2003-08-01 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US6835593B2 (zh)
CN (1) CN100356530C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101149A (ja) * 2003-09-24 2005-04-14 Sharp Corp 半導体発光装置及びその製造方法
US7098075B1 (en) * 2004-01-29 2006-08-29 Xilinx, Inc. Integrated circuit and method of producing a carrier wafer for an integrated circuit
JP2006013073A (ja) * 2004-06-24 2006-01-12 Sharp Corp ボンディング装置、ボンディング方法及び半導体装置の製造方法
JP4718809B2 (ja) * 2004-08-11 2011-07-06 ローム株式会社 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
US8283208B2 (en) 2004-12-28 2012-10-09 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
KR100718781B1 (ko) * 2005-06-15 2007-05-16 매그나칩 반도체 유한회사 콤팩트 픽셀 레이아웃을 갖는 ｃｍｏｓ 이미지 센서
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
JP4955334B2 (ja) * 2006-08-03 2012-06-20 ローム株式会社 加速度センサ
JP2011061073A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP6000626B2 (ja) 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118270A (ja) * 1997-06-16 1999-01-12 Tokai Rika Co Ltd 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
US6015652A (en) * 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
JP2000036657A (ja) * 1998-07-21 2000-02-02 Fujitsu Ltd 電子装置およびその製造方法
US6046074A (en) * 1995-06-05 2000-04-04 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
US6103549A (en) * 1998-03-17 2000-08-15 Advanced Micro Devices, Inc. No clean flux for flip chip assembly
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046074A (en) * 1995-06-05 2000-04-04 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
JPH118270A (ja) * 1997-06-16 1999-01-12 Tokai Rika Co Ltd 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
US6015652A (en) * 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
JP2000036657A (ja) * 1998-07-21 2000-02-02 Fujitsu Ltd 電子装置およびその製造方法

Also Published As

Publication number Publication date
US6835593B2 (en) 2004-12-28
US20040137708A1 (en) 2004-07-15
CN1481002A (zh) 2004-03-10

Similar Documents

Publication Publication Date Title
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
JP4731340B2 (ja) 半導体装置の製造方法
CN100356530C (zh) 半导体装置的制造方法
US20210219474A1 (en) Thermocompression Bonding Using Metastable Gas Atoms
WO2002007219A1 (fr) Dispositif semi-conducteur et son procede de fabrication
KR102574011B1 (ko) 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합
JP5300470B2 (ja) 半導体パッケージ及び同パッケージを形成する方法
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
US20130128486A1 (en) Forming Low Stress Joints Using Thermal Compress Bonding
US20120135565A1 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP2007067175A (ja) 半導体装置の製造方法
CN1983544A (zh) 半导体装置的制造方法
EP0844656A1 (en) Electronic component structure
WO2011070626A1 (ja) 半導体基板の接合方法およびｍｅｍｓデバイス
JP2016174117A (ja) 熱電変換モジュール及びその製造方法
US20130105969A1 (en) Solder bonding process forming a semiconductor chip in multiple stages on a 3-dimensional stacked assembly
JP4009505B2 (ja) 半導体装置の製造方法
JP6920611B2 (ja) 半導体装置及びその製造方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JPH0429342A (ja) フィルムリード
JP2013089886A (ja) 半導体装置、半導体装置の実装構造体、半導体装置の製造方法、および半導体装置の実装構造体の製造方法
KR101156183B1 (ko) 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지
WO2019021527A1 (ja) 光半導体ユニットの製造方法
JPH04348055A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200617

Address after: Rika Univ.

Patentee after: Achilles technologies

Address before: Kyoto Japan

Patentee before: Rohm Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201117

Address after: No.8, Lixing 6th Road, Xinzhu City, Xinzhu Science Industrial Park, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Rika Univ.

Patentee before: Achilles technologies

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071219