JP2013140838A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013140838A
JP2013140838A JP2011289833A JP2011289833A JP2013140838A JP 2013140838 A JP2013140838 A JP 2013140838A JP 2011289833 A JP2011289833 A JP 2011289833A JP 2011289833 A JP2011289833 A JP 2011289833A JP 2013140838 A JP2013140838 A JP 2013140838A
Authority
JP
Japan
Prior art keywords
insulating
groove
insulating wall
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011289833A
Other languages
English (en)
Inventor
Hajime Matsuoka
元 松岡
Yasuyuki Hirata
泰之 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Precision Products Co Ltd
Original Assignee
Sumitomo Precision Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Precision Products Co Ltd filed Critical Sumitomo Precision Products Co Ltd
Priority to JP2011289833A priority Critical patent/JP2013140838A/ja
Publication of JP2013140838A publication Critical patent/JP2013140838A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Gyroscopes (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】絶縁溝と絶縁壁とで構成された絶縁部を有する半導体基板において、絶縁壁の割れを抑制する。
【解決手段】ミラーアレイデバイス1は、電極基板4を備えている。電極基板4は、その厚み方向に導通し且つ絶縁部5で囲まれることによって周辺の部分から絶縁された駆動電極41を有している。絶縁部5は、電極基板4の表面4aから形成された絶縁溝51と、電極基板4の裏面4bから絶縁溝51内に達して設けられる絶縁壁52とで構成されている。絶縁壁52は、絶縁溝51内に達する先端部に向かって薄く形成されている。
【選択図】図2

Description

本発明は、半導体基板を備えた半導体装置及びその製造方法に関するものである。
近年、多くの電子機器に半導体装置が使用されており、様々な半導体装置が開発されている。その半導体装置の1つに、半導体基板を備えた半導体装置であって、該半導体基板には厚み方向に導通し且つ周辺の部分から絶縁された導通部が形成されたものが知られている。
例えば、特許文献1には、そのような半導体装置の一例として、MEMS(Micro Electro Mechanical Systems)デバイスが記載されている。具体的には、特許文献1に係る半導体装置は、MEMSミラーであって、駆動電極が形成された半導体基板と、該半導体基板と対向して設けられたミラーとを備えている。この駆動電極は、絶縁部により囲まれて、その周辺の部分と絶縁されていると共に、半導体基板の厚み方向に導通している。絶縁部は、半導体基板の一方の面から形成された絶縁用の溝(以下、絶縁溝という)と、半導体基板の他方の面から埋め込まれ且つ該絶縁溝内に突出する絶縁壁とで構成されている。このように、絶縁部を絶縁壁だけで構成するのではなく、絶縁溝と絶縁壁とを組み合わせて構成することによって、絶縁部におけるチャージアップを防止している。
米国特許出願公開第2008−0112038号公報
ところで、前記の構成では、絶縁壁の先端部を絶縁溝内に突出させることによって絶縁部におけるチャージアップを効果的に防止している。そのため、絶縁壁の先端部が割れてしまうと、絶縁部の絶縁抵抗が低下してしまう。
ここに開示された技術は、かかる点に鑑みてなされたものであり、その目的とするところは、絶縁壁の割れを抑制することにある。
ここに開示された技術は、半導体基板を備えた半導体装置であって、前記半導体基板は、その厚み方向に導通し且つ絶縁部で囲まれることによって周辺の部分から絶縁された導通部を有し、前記絶縁部は、前記半導体基板の一方の面から形成された絶縁溝と、該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成されており、前記絶縁壁は、前記絶縁溝内に達する先端部に向かって薄く形成されているものとする。
前記の構成によれば、絶縁壁を先端部に向かって薄く形成することによって、絶縁壁が半導体基板から受ける、絶縁壁の厚み方向への力を絶縁壁の延設方向(即ち、先端側)へ分散させることができる。その結果、絶縁壁の割れを防止することができる。また、半導体基板に形成された下溝に絶縁部材を埋めて前記絶縁壁を形成する際に、該下溝に絶縁部材をしっかりと充填することができる。それにより、絶縁壁内にクラックが生じることを防止することができ、その結果、絶縁壁の強度を向上させることができる。
尚、絶縁壁内のクラックの発生を抑制することによって、絶縁壁の絶縁抵抗を向上させることができるという、さらなる効果を奏する。
また、ここに開示された技術は、半導体基板の一方の面から形成された絶縁溝と該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成された絶縁部で囲まれることによって周辺の部分から絶縁され且つその厚み方向に導通する導通部を有する半導体基板を備えた半導体装置の製造方法であって、前記半導体基板の他方の面に前記絶縁壁を設けるための下溝を形成する溝形成工程と、前記下溝に絶縁部材を設けて前記絶縁壁を形成する溝埋工程と、前記絶縁壁の形成された半導体基板の一方の面に該絶縁壁が露出するまで前記絶縁溝を形成する絶縁溝形成工程と、を含み、前記溝形成工程においては、前記下溝を、底に向かって幅が狭くなるように形成するものとする。
前記の構成によれば、前記溝形成工程において形成される下溝は、底に向かって幅が狭くなっているので、あとの溝埋工程において形成される絶縁壁は、先端部に向かって薄く形成されることになる。これにより、絶縁壁が半導体基板から受ける、絶縁壁の厚み方向への力を絶縁壁の延設方向(即ち、先端側)へ分散させることができる。その結果、絶縁壁の割れを防止することができる。また、下溝に絶縁部材をしっかりと充填することができるので、絶縁壁内にクラックが生じることを防止することができる。その結果、絶縁壁の強度を向上させることができる。
尚、絶縁壁内のクラックの発生を抑制することによって、絶縁壁の絶縁抵抗を向上させることができるという、さらなる効果を奏する。
前記半導体装置及び半導体装置の製造方法によれば、絶縁壁の割れを抑制することができる。
実施形態1に係るミラーアレイデバイスの平面図である。 図1のII−II線における断面図である。 電極基板の製造工程を説明するための電極基板の断面図であって、(A)は、電極基板の裏面にマスキング処理が施された状態を、(B)は、電極基板にエッチング処理が施された状態を、(C)は、電極基板に熱酸化処理が施された後電極パッドが形成された状態を、(D)は、電極基板に絶縁溝が形成された状態を示す。 変形例に係る電極基板の平面図である。 実施形態2に係るジャイロスコープの平面図である。 ジャイロスコープの電極基板の平面図である。 図5,6のVII−VII線における断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
《発明の実施形態1》
図1は、本発明の例示的な実施形態1に係るミラーアレイデバイスの平面図を、図2は、図1のII−II線における断面図を示す。
ミラーアレイデバイス1は、複数のミラー素子10,10,…がアレイ状に配列されて構成されている。各ミラー素子10は、ミラー2と、ベース部材3と、ミラー2をベース部材3に対して支持するためのヒンジ21と、ミラー2及びベース部材3と対向して設けられる電極基板4と、ベース部材3と電極基板4との間に介設されるスペーサ31とを備えている。ミラーアレイデバイス1において、複数のミラー素子10,10,…のベース部材3は、共通の1つの部材で構成されている。同様に、複数のミラー素子10,10,…の電極基板4も、共通の1つの部材で構成されている。ミラーアレイデバイス1は、いわゆるMEMSミラーであって、半導体微細加工技術を応用したマイクロマシニング技術で製造されている。このミラーアレイデバイス1は、半導体装置の一例である。
ミラー2、ヒンジ21及びベース部材3は、例えば、シリコン基板から形成されている。ミラー2は、平面視略円形の平板状に形成されている。ミラー2は、ヒンジ21を介してベース部材3に揺動可能に支持されている。ミラー2は、電極基板4とは反対側の面が鏡面となっており、該ミラー2に入射する光を反射するように構成されている。尚、「平面視」とは、「基板に対して直交する方向を向いて見たとき」を意味する。
電極基板4は、シリコン基板で構成されている。電極基板4における、ミラー2と対向する部分には、駆動電極41が形成されている。駆動電極41は、ミラー2と同様に、平面視略円形に形成されている。駆動電極41の裏面には、電極パッド42が設けられている。電極パッド42を介して駆動電極41に電圧を印加することによって、ミラー2が静電力によりベース部材3よりも駆動電極41側へ沈み込むように変位する。電極基板4は、半導体基板及び半導体装置の一例である。
駆動電極41は、電極基板4において、その周辺部分と絶縁部5を介して絶縁されている。また、駆動電極41は、電極基板4の厚み方向に導通するようになっている。この駆動電極41は、導通部の一例である。
絶縁部5は、平面視で、駆動電極41を囲むように閉じた形状をしている。すなわち、絶縁部5は、平面視略円形に形成されている。さらに詳しくは、絶縁部5は、電極基板4の一方の面4aから形成された絶縁溝(即ち、エアギャップ)51と、電極基板4の他方の面4bから埋め込まれた絶縁壁52とで構成されている。以下、電極基板4の、ミラー2及びベース部材3と対向する面を表面と称し、その反対側の面を裏面と称する。すなわち、絶縁溝51は電極基板4の表面4aから形成されており、絶縁壁52は電極基板4の裏面4bから埋め込まれている。絶縁壁52は、電極基板4の裏面4bから形成された下溝52aに埋め込まれている。詳しくは、絶縁壁52は、電極基板4に形成された下溝52aの内面に熱酸化により形成した熱酸化膜で構成されている。本実施形態では、電極基板4がシリコン基板であるため、絶縁壁52は酸化シリコン(SiO)である。また、絶縁壁52の先端部52bは、絶縁溝51内に突出している。すなわち、絶縁壁52の先端部52bは、絶縁溝51の底面51aに立設するように構成されている。これら絶縁溝51及び絶縁壁52も、平面視略円形に形成されている。尚、絶縁部5において、前記絶縁壁52の先端部52bが少なくとも該絶縁溝51内に達していればよい。
このように絶縁部5が絶縁溝51を含んで構成されているため、絶縁部5におけるチャージアップを防止することができる。また、駆動電極41が電極基板4から切り離されてしまうため、絶縁部5を絶縁溝51だけで構成することはできない。つまり、駆動電極41が電極基板4から完全に切り離されないように、駆動電極41とその周辺の部分とを絶縁壁52で連結しておく必要がある。そして、この絶縁壁52を、絶縁溝51内に突出するように構成することによって、駆動電極41とその周辺の部分とを確実に絶縁することができる。
ここで、絶縁壁52は、図2に示すように、先端部52bに向かって漸次薄くなるように形成されている。絶縁壁52の厚さは、電極基板4の裏面4b側から先端部52bに向かって線形的に変化している。すなわち、絶縁壁52の両側面は、平面で構成されている。
続いて、電極基板4の製造方法の一例について、図3を参照しながら説明する。
まず、図3(A)に示すように、電極基板4となるシリコン基板の一方の面(電極基板4の裏面4bに相当する。以下、裏面4bと称する。)にマスク43を形成する。このマスク43には、下溝52a用のスリット43aが形成されている。
次に、図3(B)に示すように、例えばボッシュプロセスを用いた深堀RIEにより、電極基板4に下溝52aを形成する。詳しくは、CF系ポリマにより下溝52aの側壁を保護しながらエッチングを行う。エッチングガスに、SF6に加えて、酸素又はC4F8等を一定の割合で添加した混合ガスを用いる。その結果、電極基板4にアスペクト比の大きな下溝52aが形成される。ここで、下溝52aは、テーパ溝であって、底に向かって溝幅が狭くなっている。一例としては、下溝52aの深さは、100〜200μmである。下溝52aの幅は、入口側で6μm、底側で1〜4μmである。
続いて、図3(C)に示すように、熱酸化法によって、下溝52aを絶縁部材としてのシリコン酸化膜で埋める。すなわち、シリコン基板を酸素(又は水蒸気)雰囲気中で加熱する。これにより、下溝52aの内面にシリコン酸化膜(SiO膜)が形成されていき、最終的には、下溝52aがシリコン酸化膜で埋められる。この下溝52aを埋めているシリコン酸化膜が絶縁壁52を構成する。このとき、電極基板4の裏面4bにもシリコン酸化膜が形成される。その後、電極基板4の裏面4bのうち、駆動電極41に相当する部分のSiO膜を除去した後に電極パッド42を形成する。
その後、図3(D)に示すように、電極基板4の表面4aからエッチングして、絶縁溝51を加工する。エッチングは、絶縁壁52の先端が露出するまで行う。
こうして、絶縁溝51と絶縁壁52で構成される絶縁部5によって囲まれた駆動電極41が、電極基板4に形成される。
前記実施形態によれば、絶縁壁52を先端部52bに向かって薄く形成することによって、絶縁壁52の割れを抑制することができる。
詳しくは、電極基板4は、厚み方向の一方側の構造と他方側の構造とが異なるため、反りが生じる虞がある。すなわち、電極基板4に前記絶縁部5を形成するためには、まず、電極基板4の裏面4bから絶縁壁52を埋め込み、その後、電極基板4の表面4aから絶縁溝51を形成する。このように電極基板4に形成された下溝52aに絶縁壁52を埋め込む場合には、異なる部材(即ち、絶縁壁)が下溝52aに形成されることや、高温下で処理が行われることから、電極基板4の、絶縁壁52が設けられた部分に応力が発生する。それに加えて、電極基板4の、絶縁壁52の反対側には、絶縁溝51の形成により半導体が除去された部分が存在する。その結果、電極基板4は、絶縁壁52が埋め込まれた面である裏面4bが拡がり、絶縁溝51が形成された面である表面4aが縮むように反り易い。そうすると、絶縁溝51内に突出する絶縁壁52の先端部は、電極基板4のうち絶縁溝51の底を形成する部分から該絶縁壁52の厚み方向に力を受ける。ところが、絶縁壁52は先端に向かって薄くなるように形成されているため、電極基板4からの力の一部は絶縁壁52の側面に沿って絶縁壁52の先端側へ分散する。その結果、絶縁壁52の割れを抑制することができる。
また、絶縁壁52のための下溝52aは、底に向かって幅が狭くなるように形成されるため、絶縁壁52の原料となる絶縁部材を下溝52aにしっかりと充填することができる。そうすることで、絶縁壁52の内部にクラックが生じることを抑制することができる。その結果、絶縁壁52の強度を向上させることができ、絶縁壁52の割れを抑制することができる。
さらに、絶縁壁52の内部に生じるクラックを抑制することによって、絶縁壁52の絶縁抵抗を向上させることができる。クラックは空気層を形成するため、酸化膜中に空気層が含まれることになる。空気層の絶縁抵抗は、酸化膜の絶縁抵抗に比べて小さい。そのため、絶縁抵抗が低下してしまう。それに対して、本実施形態によれば、酸化膜に空気層が生じ難いので、絶縁抵抗の低下を抑制することができる。
また、絶縁壁52を先端に向かって薄く形成することによって、絶縁壁52の先端部の両側面のシリコンを確実に除去することができる。前述の如く、電極基板4の製造方法では、電極基板4に裏面4bから絶縁壁52を埋め込んだ後、電極基板4の表面4aから絶縁溝51を、絶縁壁52の先端部が絶縁溝51の底から露出するまでエッチングを行う。絶縁壁52は、駆動電極41をその周辺部分から絶縁分離するものであるため、絶縁壁52の表面にシリコンが残留することは好ましくない。ここで、絶縁壁52の厚さが一定の場合、絶縁壁52の側面はイオンの入射方向に対して完全に直交する方向を向くことになる。それに対し、絶縁壁52が先端に向かって薄く形成されていると、絶縁壁52の側面が少しだけイオンの入射方向を向くようになる。すなわち、絶縁壁52の側面にイオンが当たり易くなり、絶縁壁52の側面のシリコンを確実に除去することができる。例えば、1箇所に設けられたイオン源を用いて、シリコン基板に複数の絶縁溝51をエッチングする場合には、イオンの入射方向を全ての絶縁壁52の延びる方向と一致させることは困難である。一部の絶縁壁52に対しては、イオンが絶縁壁52の延設方向に対して多少の角度を有した状態で入射する。そのような場合であっても、絶縁壁52を先端に向かって薄くすることによって、絶縁壁52の側面にイオンが当たり易くすることができる。
また、絶縁壁52を設けるための下溝52aを深堀RIEによって形成することによって、アスペクト比が高い下溝52a、ひいては、絶縁壁52を形成することができる。
尚、前述の説明では、絶縁壁52を熱酸化法により形成する場合について説明したが、絶縁壁52を別の方法で形成する場合であっても、同様の作用効果を奏することができる。例えば、熱酸化法以外の方法で、下溝52aを絶縁壁で埋める方法としてはCVDを用いる方法がある。つまり、CVD(Chemical Vapor Deposition)により下溝52aの内面にシリコン酸化膜を形成する方法が考えられる。この場合、下溝52aの内面に酸化シリコンの粒子が蒸着し、膜を形成する際に、下溝52aの内面と膜との間に応力が発生する。また、CVD処理後に、膜質を上げるために熱処理をすることもあり、その場合には、基板と膜との間に熱応力が発生する。また、別の方法としては、下溝52aに溶融ガラスを流し込む方法が考えられる。つまり、絶縁壁がガラスで構成される。この場合、溶融ガラスは高温であるため、電極基板4が常温に戻ると、電極基板4の、ガラスが設けられた部分に熱応力が生じる。このように熱酸化法以外の方法で下溝52aを絶縁壁で埋める構成であっても、電極基板4は、絶縁壁52が埋め込まれた側の面が拡がり、絶縁溝51が形成された側の面が縮むように反り易い。つまり、絶縁壁52を熱酸化法により形成する場合以外であっても、絶縁壁52を先端に向かって薄く形成することによって、絶縁壁52の割れを抑制することができる。
また、絶縁壁52は、シリコン酸化膜に限られるものではない。絶縁性が良く且つ埋め込み性が良い絶縁壁であれば、任意の材料を絶縁壁52として適用できる。
尚、絶縁部5の平面形状は、前記実施形態に限られるものではない。例えば、図4に示すように、複数の平面視略正方形のミラーをアレイ状に配列したミラーアレイデバイスにおいては、電極基板4Bの駆動電極41Bも平面視略正方形となる。同様に、絶縁溝51Bも絶縁壁52Bも、平面視略正方形に形成される。このように、絶縁部5Bは、駆動電極41Bの形状と略同形状に形成されることが好ましい。
《発明の実施形態2》
次に、例示的な実施形態2に係る2軸のジャイロスコープ200について、図5〜7を参照しながら説明する。図5は、実施形態2に係るジャイロスコープの平面図であり、図6は、ジャイロスコープの電極基板の平面図であり、図7は、図5,6のVII−VII線における断面図である。
ジャイロスコープ200は、リング状振動子202と、当該リング状振動子202をcos2θの振動モードで駆動するための駆動電極240と、ベース部材203と、電極基板204と、スペーサ231と、支柱232とを備えている。リング状振動子202は、複数のスポーク221を介して支柱232に支持されている。ジャイロスコープ200は、半導体微細加工技術を応用したマイクロマシニング技術で製造されている。このジャイロスコープ200は、半導体装置の一例である。
リング状振動子202、ベース部材203、スポーク221及び支柱232の上部232aは、例えば、シリコン基板から形成されている。
電極基板204は、シリコン基板で構成されている。電極基板204における、リング状振動子202と対向する部分には、12個の電極241a,241b,…が形成されている。12個の電極241a,241b,…は、それぞれ平面視略長方形に形成されている。これら12個の電極241a,241b,…は、支柱232を中心とする円周上に30°ずつずれて配置されている。詳しくは、図6に示すΩ1方向の角速度を検出するための第1検出電極241a,241a,…が、支柱232を中心とする円周上に120°ずつの間隔で3つ配置されている。また、第1検出電極241a,241a,…とは逆位相となる位置、即ち、第1検出電極241a,241a,…のそれぞれから60°の間隔を空けた位置に3つの第2検出電極241b,241b,…が配置されている。さらに、図6に示すΩ2方向の角速度を検出するための第3検出電極241c,241c,…が、第1検出電極241a,241a,…のそれぞれから周方向の一方側へ(図6では時計周りの方向へ)90°の間隔を空けて配置されている。また、第3検出電極241c,241c,…とは逆位相となる位置、即ち、第3検出電極241c,241c,…のそれぞれから60°の間隔を空けた位置に3つの第4検出電極241d,241d,…が配置されている。以下、第1〜第4検出電極241a,241b,…について、電極の種類を区別しない場合には、「電極241」と総称する。この電極基板204は、半導体基板及び半導体装置の一例である。
電極241の裏面204bには、電極パッド242が設けられている。電極241は、電極基板204において、その周辺部分と絶縁部205を介して絶縁されている。また、電極241は、電極基板204の厚み方向に導通するようになっている。この電極241は、導通部の一例である。
絶縁部205は、平面視で、電極241を囲むように閉じた形状(具体的には、略長方形状)をしている。絶縁部205の構成は、実施形態1の絶縁部5と同様であり、電極基板204の表面204aから形成された絶縁溝251と、電極基板204の裏面204bから埋め込まれた絶縁壁252とで構成されている。
また、支柱232も、絶縁部205を介してその周辺部分と絶縁されている。支柱232の絶縁部205は、平面視略円形に形成されている。
本実施形態によれば、絶縁壁252を先端に向かって薄く形成することによって、絶縁壁252の割れを抑制することができると共に、絶縁壁252の絶縁抵抗を向上させることができる。その他、実施形態1と同様の作用効果を奏することができる。
《その他の実施形態》
本発明は、前記実施形態について、以下のような構成としてもよい。
すなわち、ミラーアレイデバイスやジャイロスコープに限られず、導通部を有する半導体基板を備えた半導体装置であれば、任意の構成に前記絶縁壁を適用することができる。さらには、絶縁部5,5B,205で分離される部分は、電極に限られるものではない。つまり、基板の一方の面から他方の面側へ電気を導通させる部分であればよい。すなわち、半導体基板を領域ごとに電気的に分離する構造、即ち、素子分離する構造であれば、前記の構成を適用できる。
絶縁壁の両側面は、平面で構成されているが、曲面で構成されていてもよい。つまり、絶縁壁の厚さが先端部に向かって薄くなっている限りは、絶縁壁の側面の形状は任意の形状とすることができる。また、絶縁壁の厚さは、先端に向かって一様に、即ち、線形的に薄くなっているものに限られず、絶縁壁の高さに対する厚さの変化率が一定でないものであってもよい。また、絶縁壁の一部(例えば、電極基板の裏面側の部分)に、厚さが一定の平行な部分が存在していてもよい。ただし、電極基板4が反った際に電極基板4から受ける力を分散させる観点からは、絶縁壁のうち、少なくとも絶縁溝51の底面51aと交差する部分の厚さは、先端部に向かって薄くなっていることが好ましい。
また、電極基板4の製造方法は、前記製造方法に限られるものではなく、任意の製造方法を採用することができる。例えば、下溝52aは、深堀RIE以外の方法で形成してもよい。
尚、以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
以上説明したように、本発明は、半導体基板を備えた半導体装置及びその製造方法について有用である。
1 ミラーアレイデバイス(半導体装置)
4,4B 電極基板(半導体基板)
4a 表面(一方の面)
4b 裏面(他方の面)
41 駆動電極(導通部)
5,5B 絶縁部
51,51B 絶縁溝
52,52B 絶縁壁
52a 下溝
200 ジャイロスコープ(半導体装置)
204 電極基板(半導体基板)
204a 表面(一方の面)
204b 裏面(他方の面)
241a〜241d 第1〜第4検出電極(導通部)
205 絶縁部
251 絶縁溝
252 絶縁壁
252a 下溝

Claims (6)

  1. 半導体基板を備えた半導体装置であって、
    前記半導体基板は、その厚み方向に導通し且つ絶縁部で囲まれることによって周辺の部分から絶縁された導通部を有し、
    前記絶縁部は、前記半導体基板の一方の面から形成された絶縁溝と、該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成されており、
    前記絶縁壁は、前記絶縁溝内に達する先端部に向かって薄く形成されている半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記絶縁壁は、前記半導体基板を熱酸化させた熱酸化膜で構成されている半導体装置。
  3. 請求項1又は2に記載の半導体装置において、
    前記半導体基板には、前記絶縁壁が配設される下溝が形成されており、
    前記下溝は、深掘RIEにより形成されている半導体装置。
  4. 半導体基板の一方の面から形成された絶縁溝と該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁壁とで構成された絶縁部で囲まれることによって周辺の部分から絶縁され且つその厚み方向に導通する導通部を有する半導体基板を備えた半導体装置の製造方法であって、
    前記半導体基板の他方の面に前記絶縁壁を形成するための下溝を形成する溝形成工程と、
    前記下溝を絶縁部材で埋めて前記絶縁壁を形成する溝埋工程と、
    前記絶縁壁の形成された半導体基板の一方の面に該絶縁壁が露出するまで前記絶縁溝を形成する絶縁溝形成工程と、を含み、
    前記溝形成工程においては、前記下溝を、底に向かって幅が狭くなるように形成する半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法において、
    前記溝埋工程では、前記半導体基板を熱酸化させることによって前記下溝を前記絶縁部材で埋める半導体装置の製造方法。
  6. 請求項4又は5に記載の半導体装置の製造方法において、
    前記溝形成工程では、前記半導体基板に深掘RIEにより前記下溝を形成する半導体装置の製造方法。
JP2011289833A 2011-12-28 2011-12-28 半導体装置及びその製造方法 Pending JP2013140838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011289833A JP2013140838A (ja) 2011-12-28 2011-12-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011289833A JP2013140838A (ja) 2011-12-28 2011-12-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013140838A true JP2013140838A (ja) 2013-07-18

Family

ID=49038055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011289833A Pending JP2013140838A (ja) 2011-12-28 2011-12-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013140838A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113670287A (zh) * 2021-09-23 2021-11-19 华东光电集成器件研究所 一种mems半球陀螺仪及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521022A (ja) * 2003-03-21 2006-09-14 シレックス マイクロシステムズ アーベー 基板中の電気的接続
JP2010509086A (ja) * 2006-11-14 2010-03-25 グリマーグラス・ネットワークス・インコーポレーテッド パッシェン・スタッキングを用いた充電ガード
JP2011143518A (ja) * 2010-01-15 2011-07-28 Sumitomo Precision Prod Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521022A (ja) * 2003-03-21 2006-09-14 シレックス マイクロシステムズ アーベー 基板中の電気的接続
JP2010509086A (ja) * 2006-11-14 2010-03-25 グリマーグラス・ネットワークス・インコーポレーテッド パッシェン・スタッキングを用いた充電ガード
JP2011143518A (ja) * 2010-01-15 2011-07-28 Sumitomo Precision Prod Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113670287A (zh) * 2021-09-23 2021-11-19 华东光电集成器件研究所 一种mems半球陀螺仪及其制备方法
CN113670287B (zh) * 2021-09-23 2023-10-13 华东光电集成器件研究所 一种mems半球陀螺仪及其制备方法

Similar Documents

Publication Publication Date Title
JP5331678B2 (ja) 単結晶シリコン電極を備えた容量性微小電気機械式センサー
JP5177311B1 (ja) 静電容量型センサ及びその製造方法
US8165324B2 (en) Micromechanical component and method for its production
US9411154B2 (en) Micro-electromechanical reflector and method for manufacturing a micro-electromechanical reflector
JP2010205766A (ja) 可動部を有するマイクロデバイス
JP2010103701A (ja) Memsセンサ
JP2010139495A (ja) 半導体装置およびその製造方法
JP5547974B2 (ja) 半導体装置及びその製造方法
JP6356512B2 (ja) Mems素子
JP2013140838A (ja) 半導体装置及びその製造方法
US20130199301A1 (en) Vertical Pressure Sensitive Structure
JP4081868B2 (ja) 微小装置の製造方法
JP2006108491A (ja) 静電容量型センサ及びその製造方法
JP6221965B2 (ja) 半導体装置およびその製造方法
US11192781B2 (en) Semiconductor device having silicon layer with trench
US20220308336A1 (en) Manufacturing method and optical deflector
JP2010199374A (ja) 接点デバイスの製造方法及び接点デバイス
JP5939168B2 (ja) 半導体装置
US20140376070A1 (en) Micro-electromechanical reflector and method for manufacturing a micro-electromechanical reflector
JP6237440B2 (ja) 物理量センサおよびその製造方法
KR20150130155A (ko) 멤스 구조체 및 멤스 구조체의 제조 방법
JP4569167B2 (ja) 外力検知センサの製造方法
JP5999027B2 (ja) 物理量センサ
JP4530050B2 (ja) 半導体力学量センサ
JP4063272B2 (ja) 半導体力学量センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160628