TW201903968A - 用於在基板中製造電性通孔的方法以及包括電性通孔的基板 - Google Patents

用於在基板中製造電性通孔的方法以及包括電性通孔的基板 Download PDF

Info

Publication number
TW201903968A
TW201903968A TW107117386A TW107117386A TW201903968A TW 201903968 A TW201903968 A TW 201903968A TW 107117386 A TW107117386 A TW 107117386A TW 107117386 A TW107117386 A TW 107117386A TW 201903968 A TW201903968 A TW 201903968A
Authority
TW
Taiwan
Prior art keywords
substrate
rear side
front side
doped
electrical
Prior art date
Application number
TW107117386A
Other languages
English (en)
Other versions
TWI781173B (zh
Inventor
克里斯多福 雪林
席夢 甘特
Original Assignee
德商羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商羅伯特博斯奇股份有限公司 filed Critical 德商羅伯特博斯奇股份有限公司
Publication of TW201903968A publication Critical patent/TW201903968A/zh
Application granted granted Critical
Publication of TWI781173B publication Critical patent/TWI781173B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0171—Doping materials
    • B81C2201/0173—Thermo-migration of impurities from a solid, e.g. from a doped deposited layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種在基板中製造電性通孔的方法以及一種包括電性通孔的基板。該方法包括以下步驟：提供基板(1)，其具有前側(V1)和後側(R1)；在基板(1)的前側(V1)上形成導體軌跡排列(LB)，該導體軌跡排列電性連接基板(1)在前側(V1)上的第一接觸區域(KB)；在基板(1)中形成環形溝槽(TR)，該環形溝槽包圍第一接觸區域(KB)並且從前側(V1)實質延伸而遠達後側，以致形成基板柱(S)；以及藉由熱遷移過程而在基板柱(S)的區域中形成摻雜了摻雜物的電性通孔(LD)，該電性通孔從第一接觸區域(KB)延伸而遠達在後側(R1)的第二接觸區域(K’)。

Description

用於在基板中製造電性通孔的方法以及包括電性通孔的基板
本發明關於在基板中製造電性通孔的方法，以及關於包括電性通孔的基板。
大規模整合的半導體構件和感測器叢集經常以所謂的晶片尺寸封裝(chip scale package，CSP)而組合在極小的結構體積上。為此目的，具有部分不同功能性的多個構件堆疊在彼此的頂部上。在許多情形下，對外面的接觸乃藉由所謂的電性通孔(也稱為穿矽通孔(through silicon via，TSV))來進行。
舉例而言，基板(例如晶圓)中或基板之部分區域中的電性通孔乃彰顯成具有薄的介電絕緣層之金屬填充的蝕刻溝槽(高度導電的但具有高寄生電容)和具有厚的絕緣溝槽之自立式矽柱(低寄生電容但相當低的導電率)。在此的目標總是要獲得可能最小的通孔，其具有低寄生電容並搭配低接觸電阻。
有的應用當中存在了金屬則是麻煩的。在此將提到微機械壓力感測器作為許多微機電系統(MEMS)應用的範例。
德國專利申請案第10 2006 018 027 A1號揭示一種具有晶圓通孔的微機械構件和對應的製造方法。於該情形，盲孔藉由溝槽蝕刻過程而導入半導體基板的前側裡，並且盲孔的側壁藉由電化學蝕刻過程而做多孔性蝕刻。盲 孔藉由金屬化而填充，並且後續藉由在後側薄化半導體基板而開啟。
德國專利申請案第10 2010 039 339.4號揭示一種作為貫穿接觸的金屬印記與寬絕緣環的組合。這排列的特徵在於可以同時達成低電阻、高介電強度以及有效的應力解耦。然而，這做法僅允許有相對為大的TSV(穿矽通孔)並且製造方法是複雜且昂貴的。
德國專利申請案第10 2009 045 385 A1號揭示一種關閉微機械構件之溝槽的方法，其中網格施加在該構件上而在所要形成的溝槽上方，溝槽形成在該網格下方，並且網格藉由填充層而關閉。
美國專利申請案第2002/0163067 A1號揭示藉由使用快速熱處理(rapid thermal treatment(RTT)，也稱為快速熱退火(rapid thermal annealing，RTA))技術的鋁熱遷移而在基板中形成導電通孔。
本發明提供具有申請專利範圍第1項的特徵而在基板中製造電性通孔的方法，並且也提供具有申請專利範圍第15項的特徵而包括電性通孔的基板。
本發明背後的概念在於在原始未摻雜或微弱摻雜的基板(舉例而言為矽基板)中實現局部限定的高度摻雜區域，以便提供具有低寄生電容之高度導電的貫穿接觸。
根據本發明的製造方法是有成本效益的，因為僅需要一個蝕刻步驟來製造環形溝槽。基板不須為高度摻雜的。因此導致電性通孔有低RC常數。局部加熱則避免損傷對溫度敏感的區域。在此情形，譬如假使未正確校準的雷射光束或來自於此的雜散光在摻雜層反射，則摻雜層本身(替代選擇而言是特別為此而提供的一層)也可以使用作為對溫度敏感之區域的保護層，因此避免 了在不想要的地方加熱。
個別的申請專利範圍附屬項關於較佳的發展。
依據一較佳的發展，通孔藉由以下步驟而在形成環形溝槽的過程之前形成：部分暴露在後側處的基板；在後側處的至少一部分的暴露之基板上施加摻雜層；以及為了使摻雜層的摻雜物往內擴散到基板裡而遠達前側之目的，從後側局部加熱至少一部分的施加之摻雜層和基板。就此而言，可以在形成環形溝槽的過程之前精確界定摻雜輪廓。
依據進一步較佳的發展，通孔藉由以下步驟而在形成環形溝槽的過程之後形成：至少部分暴露在後側處的基板柱；在後側處的至少一部分的暴露之基板柱上施加摻雜層；以及為了使摻雜層的摻雜物往內擴散到基板柱內而遠達前側之目的，從後側局部加熱至少一部分的施加之摻雜層和基板柱。就此而言，可以在形成環形溝槽的過程之後精確界定摻雜輪廓。
依據進一步較佳的發展，具有網格的蝕刻遮罩形成在後側，並且環形溝槽藉由蝕刻介質通過網格而到基板的蝕刻過程來形成。就此而言，可以正確設定溝槽寬度，而不發生不想要的側向加寬。
依據進一步較佳的發展，蝕刻遮罩包括第一絕緣層。該絕緣層可以進一步用於電性絕緣的後續過程步驟。
依據進一步較佳的發展，蝕刻遮罩在基板中形成環形溝槽的過程之後關閉，並且隨後為了至少部分暴露在後側處的基板柱而開啟。就此而言，環形溝槽在稍後的過程步驟期間被氣密地關閉。
依據進一步較佳的發展，在後側至少部分暴露基板柱的過程之前，擴散阻障層施加在後側上。這避免在通孔外有不想要的往內擴散。
依據進一步較佳的發展，位在前側(尤其是佈植區域)的摻雜區域形成在接觸區域中。這簡化了擴散深度的設定。
依據進一步較佳的發展，摻雜了摻雜物的電性通孔包括整個基板柱。這能夠做到特別低阻抗的通孔。
依據進一步較佳的發展，進一步的導體軌跡排列形成在基板的後側上，該進一步的導體軌跡排列電性連接在基板的後側上且在摻雜了摻雜物之電性通孔區域中的第二接觸區域。這能夠做到用於稍後結合過程的重分布接線。
依據進一步較佳的發展，摻雜物包括鋁和/或金。這些金屬具有特別良好的熱遷移性質。
依據進一步較佳的發展，局部加熱藉由快速熱退火或藉由雷射過程來進行。就此而言，可以正確地設定溫度和溫度梯度。
依據進一步較佳的發展，基板是部分的特定應用積體電路(ASIC)基板排列。
依據進一步較佳的發展，具有微機械感測裝置的MEMS基板排列結合到導體軌跡排列上。就此而言，MEMS基板排列可以有效地與進一步的基板組合。
1‧‧‧基板
B‧‧‧局部加熱區域
B’‧‧‧暴露區域
B”‧‧‧基板柱的區域
B1‧‧‧第一結合接觸
B2‧‧‧第二結合接觸
BR‧‧‧擴散阻障層
DB‧‧‧擴散阻障/附著層
DO‧‧‧摻雜層
G‧‧‧網格
I1‧‧‧蝕刻遮罩
I2‧‧‧前側絕緣層
I3‧‧‧絕緣層
IP‧‧‧佈植區域
KB‧‧‧第一接觸區域
KB’‧‧‧第二接觸區域
KB”‧‧‧接觸區域
LB‧‧‧導體軌跡排列
LD‧‧‧電性通孔
LD’‧‧‧電性通孔
M‧‧‧金屬層
ME‧‧‧微機械感測裝置
R1‧‧‧後側
R2‧‧‧後側
S‧‧‧基板柱
S1‧‧‧MEMS基板排列
S2‧‧‧ASIC基板排列
TR‧‧‧環形溝槽
UV‧‧‧後側導體軌跡排列
V1‧‧‧前側
V2‧‧‧前側
VS‧‧‧絕緣關閉層
下面基於具體態樣而參考圖式來解釋本發明的進一步特色和優點。
在圖中：圖1a~g顯示示意截面圖，其解說依據本發明的第一具體態樣而在基板中製造電性通孔的方法之多樣過程階段和所得的基板；圖2a、b顯示示意截面圖，其解說依據本發明的第二具體態樣而包括電性通孔的基板；以及 圖3顯示示意截面圖，其解說依據本發明的第三具體態樣而包括電性通孔的基板。
圖中相同的參考符號指示相同和/或功能上相同的構件。
圖1a~g是示意截面圖，其解說依據本發明的第一具體態樣而在基板中製造電性通孔的方法之多樣過程階段和所得的基板。
於圖1a，參考符號1表示具有前側V1和後側R1的基板，舉例而言是微弱摻雜或未摻雜的矽基板。
基板1是部分的ASIC基板排列S1，其具有ASIC構件(未示範)，舉例而言為積體電路。
導體軌跡排列LB形成在基板1的前側V1上，該導體軌跡排列具有在不同平面上的多個導體軌跡，其彼此藉由接觸插塞而連接。導體軌跡排列LB嵌埋在例如由氧化矽所組成的前側絕緣層I2中。
基板1的第一接觸區域KB電性連接導體軌跡排列LB。
導體軌跡排列LB藉由第一結合接觸B1而連接到第二結合接觸B2，其位在MEMS基板排列S2的前側V2上，而MEMS基板排列的後側以參考符號R2來指示。MEMS基板排列S2包括微機械感測裝置ME，舉例而言是微機械壓力感測裝置。
在基板1的後側R1上，於形成電性通孔的第一過程步驟，形成具有網格G的蝕刻遮罩I1，其中蝕刻遮罩I1具有進一步的絕緣層，舉例而言為氧化矽層。
網格G的穿孔區域界定了環形溝槽TR在基板1中的位置，該環形溝槽藉由使用蝕刻遮罩I1的對應非均向蝕刻步驟而形成。使用了相對於矽和氧 化矽而有高度選擇性的蝕刻劑，則環形溝槽蝕刻在第一基板1的前側V1停止，也就是在抵達導體軌跡排列LB的絕緣層I2時停止。
環形溝槽TR界定基板柱S，其從前側V1延伸而遠達後側R1。
於圖1b所示範的後續過程步驟，網格G的穿孔區域藉由沉積非保形的絕緣關閉層VS而關閉，其中絕緣關閉層於本範例類似地由氧化矽所構成。
於圖1c所示範的後續過程步驟，關閉層VS首先被平坦化，然後擴散阻障層(其同時具有進一步蝕刻遮罩的功能)沉積在絕緣層I1上。擴散阻障層BR可以包括譬如SiC、SiCN或富含矽的氮化物。於進一步過程步驟，然後在基板柱S的區域B’中移除擴散阻障層BR，並且為了暴露基板柱S而後續移除絕緣層I1遠達後側R1。在此情形，擴散阻障層BR作為蝕刻遮罩。為了達到圖1c所示的過程狀態，摻雜層DO然後沉積到基板柱1的暴露區域B’裡和在鄰接的擴散阻障層BR上。摻雜層DO的摻雜物對應於打算引入基板柱S裡之所要的摻雜物，舉例而言為鋁和/或金。
為了藉由熱遷移而使摻雜層DO的摻雜物往內擴散到基板柱S而遠達前側V1，接著則是從後側R1局部加熱摻雜層DO的摻雜物。
為此，舉例而言藉由小於區域B’之區域B裡的雷射，而製造出適合之摻雜層DO的摻雜物溫度和在基板柱S中適合的溫度梯度。因此啟動了摻雜層DO之摻雜物往基板柱S裡的熱遷移。
視所用的摻雜物而定，有可能可以是首先也必須做摻雜物結構化步驟(譬如圖1d所示或者可能藉由穿孔而部分移除)。視所用的摻雜物材料和雷射波長而定，在摻雜物的反射性可以為高(舉例而言，Al是極良好的寬頻反射鏡)。因此會減少耦入的熱，因為雷射光束幾乎完全被反射。結構化所會具有的優點在於雷射光束不打在摻雜物上，而是打在基板柱S上，基板柱S對雷射光束 吸收得極佳(也視波長而定)。基板柱S因此被加熱，結果沿著基板柱S建立了溫度梯度，因此啟動熱遷移過程。因為僅部分移除基板柱S上的摻雜層DO，故仍有足夠的材料來摻雜整個基板柱S。
在加熱以將摻雜層DO的摻雜物驅動到基板柱S裡結束後，這在基板柱S裡導致圖1d所示的摻雜物輪廓，其中摻雜物輪廓實質對應於區域B’，因為也有輕微的側向往外擴散。然而，於本範例，基板柱S的區域B”大於摻雜物輪廓的區域。所要的電性通孔LD因此是由摻雜物輪廓所形成，並且從第一接觸區域KB延伸而遠達在後側R1的第二接觸區域KB’。
進一步參見圖1e，進一步的金屬層M(舉例而言為鋁和/或金層)沉積在後側R1上以便將後側R1平坦化。以此方式平坦化的金屬層M稍後用於形成重分布接線或後側接觸。
雖然上面的範例性具體態樣藉由雷射過程來進行局部加熱，但是這也可能是藉由平坦的RTA方法來進行，因而藉此啟動熱遷移。
圖1e所示的過程狀態然後接著是藉由客製化的過程步驟而將金屬層M結構化，以便形成進一步的導體軌跡裝置UV來作為重分布接線。進一步的絕緣層I3(舉例而言為氧化矽層)然後沉積在後側導體軌跡排列UV上。以偏離於基板柱S的方式而言，為了接觸後側導體軌跡排列UV，接觸孔然後形成在絕緣層I3中。該接觸孔可選用而言也可以襯墊了擴散阻障/附著層DB。最後，焊球LBA施加在擴散阻障/附著層DB上，而能夠連接到載體基板(未示範)。最終過程狀態顯示於圖1f和1g，其中圖1g是圖1f之底側的示意圖。
圖2a、b是示意截面圖，其解說依據本發明的第二具體態樣而包括電性通孔的基板。
於第二具體態樣，依據圖2a的過程狀態對應於依據圖1c的過程狀態。
相較於第一具體態樣，在第二具體態樣的情形，位在前側V1的摻雜區域IP(尤其是佈植區域IP)形成在對前側導體軌跡排列LB的接觸區域KB”中。該佈植區域IP可以類似地包括鋁並且簡化了摻雜層DO的摻雜物往內擴散，因為它在熱遷移往內驅動的深度上提供了一定的公差範圍。因此可以改善導體軌跡排列LB和通孔LD之間藉由接觸區域KB”的電性接觸。
圖2b顯示在局部加熱區域B的熱過程之後的過程狀態，該熱過程已經參考圖1d而描述。
圖3是示意截面圖，其解說依據本發明的第三具體態樣而包括電性通孔的基板。
在第三具體態樣的情形，依據圖3的過程狀態對應於依據圖1d的過程狀態，其中本範例的局部加熱是在整個暴露區域B’中進行。這所具有的後果是摻雜層DO有更多的摻雜物被驅動到基板柱S裡；並且於此具體態樣，摻雜了摻雜層DO之摻雜物的電性通孔LD’包括整個基板柱S。
雖然已經基於多個可以彼此任意組合的範例性具體態樣來描述本發明，但是本發明不限於此，而是允許有多樣的進一步修改。
尤其，上述材料應理解為僅是舉例而非限制性的。再者，可以在製造通孔之前或之後而在基板之中或之上進行微機械構件(例如壓力感測器、導體軌跡、進一步的電性構件)之製造。
不用說也可以沉積任何想要之進一步的保護性、絕緣、鈍化和擴散阻障層以便進一步增加可靠性。
根據本發明的方法不限於所述的微機械構件，而是原則上可適用於任何需要高介電強度之低阻抗通孔的電路排列。
再者，本發明不限於所述材料，而是可適用於包括導電和非導電之材料的任意材料組合。
雖然上述具體態樣的電性通孔是在形成環形溝槽的過程之後才形成，但是本發明不限於此；並且在替代選擇性的過程順序中，有可能首先使摻雜物往內擴散，之後才藉由形成環形溝槽來形成基板柱。

Claims (15)

  1. 一種製造電性通孔的方法，其包括以下步驟：提供基板(1)，其具有前側(V1)和後側(R1)；在該基板(1)的該前側(V1)上形成導體軌跡排列(LB)，該導體軌跡排列電性連接該基板(1)在該前側(V1)上的第一接觸區域(KB；KB”)；在該基板(1)中形成環形溝槽(TR)，該環形溝槽包圍該第一接觸區域(KB)並且從該前側(V1)實質延伸而遠達該後側(R1)，致使基板柱(S)形成；以及藉由熱遷移過程而在該基板柱(S)的區域中形成摻雜了摻雜物的電性通孔(LD；LD’)，該電性通孔從該第一接觸區域(KB)延伸而遠達在該後側(R1)的第二接觸區域(K’)。
  2. 根據申請專利範圍第1項的方法，其中該通孔(LD；LD’)藉由以下步驟而在形成該環形溝槽(TR)的過程之前形成：部分暴露在該後側(R1)處的該基板(1)；在該後側(R1)處的至少一部分的經暴露之該基板(1)上施加摻雜層(DO)；以及為了使該摻雜層(DO)的該摻雜物往內擴散到該基板(1)裡而遠達該前側(V1)之目的，從該後側(R1)局部加熱至少一部分的經施加之該摻雜層(DO)和該基板(1)。
  3. 根據申請專利範圍第1項的方法，其中該通孔(LD；LD’)藉由以下步驟而在形成該環形溝槽(TR)的過程之後形成：至少部分暴露在該後側(R1)處的該基板柱(S)；在該後側(R1)處的在至少一部分的經暴露之該基板柱(S)上施加摻雜層(DO)；以及為了使該摻雜層(DO)的該摻雜物往內擴散到該基板柱(S)內而遠達該前側 (V1)之目的，從該後側(R1)局部加熱至少一部分的經施加之該摻雜層(DO)和該基板柱(S)。
  4. 根據申請專利範圍第3項的方法，其中具有網格(G)的蝕刻遮罩(I1)形成在該後側(R1)處，並且該環形溝槽(TR)藉由蝕刻介質通過該網格(G)而到該基板(1)的蝕刻過程來形成。
  5. 根據申請專利範圍第4項的方法，其中該蝕刻遮罩(I1)包括第一絕緣層(I1)。
  6. 根據申請專利範圍第4或5項的方法，其中該蝕刻遮罩(I1)在該基板(1)中形成該環形溝槽(TR)的過程之後關閉，並且隨後為了至少部分暴露在該後側(R1)處的該基板柱(S)之目的而開啟。
  7. 根據前面申請專利範圍任一項的方法，其中至少部分暴露在該後側(R1)處的該基板柱(S)的過程之前，擴散阻障層(BR)施加在該後側(R1)上。
  8. 根據前面申請專利範圍任一項的方法，其中位在該前側(V1)的摻雜區域(IP)形成在該接觸區域(KB”)中，尤其是佈植區域(IP)形成在該接觸區域(KB”)中。
  9. 根據前面申請專利範圍任一項的方法，其中摻雜了該摻雜物的該電性通孔(LD’)包括整個該基板柱(S)。
  10. 根據前面申請專利範圍任一項的方法，其中進一步的導體軌跡排列(UV)形成在該基板(1)的該後側(R1)上，該進一步的導體軌跡排列電性連接在該基板(1)的該後側(R1)上且在摻雜了該摻雜物之該電性通孔(LD’)的區域中的該第二接觸區域(KB’)。
  11. 根據前面申請專利範圍任一項的方法，其中該摻雜物包括鋁和/或金。
  12. 根據前面申請專利範圍任一項的方法，其中該局部加熱藉由快 速熱退火或藉由雷射過程來進行。
  13. 根據前面申請專利範圍任一項的方法，其中該基板(1)是部分的特定應用積體電路(ASIC)基板排列(S1)。
  14. 根據前面申請專利範圍任一項的方法，其中具有微機械感測裝置(ME)的微機電系統(MEMS)基板排列(S2)結合到該導體軌跡排列(LB)上。
  15. 一種包括電性通孔的基板，其包括：基板(1)，其具有前側(V1)和後側(R1)；導體軌跡排列(LB)，其在該基板(1)的該前側(V1)上，該導體軌跡排列電性連接該基板(1)在該前側(V1)上的第一接觸區域(KB；KB”)；環形溝槽(TR)，其在該基板(1)中，該環形溝槽包圍該第一接觸區域(KB)並且從該前側(V1)實質延伸而遠達該後側(R1)，致使基板柱(S)形成；以及電性通孔(LD；LD’)，其在該基板柱(S)的區域中而摻雜了摻雜物，該電性通孔從該第一接觸區域(KB)延伸而遠達在該後側(R1)的第二接觸區域(K’)。
TW107117386A 2017-05-23 2018-05-22 用於在基板中製造電性通孔的方法以及包括電性通孔的基板 TWI781173B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017208690.4 2017-05-23
DE102017208690.4A DE102017208690A1 (de) 2017-05-23 2017-05-23 Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
??102017208690.4 2017-05-23

Publications (2)

Publication Number Publication Date
TW201903968A true TW201903968A (zh) 2019-01-16
TWI781173B TWI781173B (zh) 2022-10-21

Family

ID=64109539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117386A TWI781173B (zh) 2017-05-23 2018-05-22 用於在基板中製造電性通孔的方法以及包括電性通孔的基板

Country Status (2)

Country Link
DE (1) DE102017208690A1 (zh)
TW (1) TWI781173B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736929B (zh) * 2019-03-15 2021-08-21 日商東芝記憶體股份有限公司 半導體裝置及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954895C2 (de) 1999-11-15 2002-02-14 Infineon Technologies Ag Anordnung zur elektrischen Verbindung zwischen Chips in einer dreidimensional ausgeführten Schaltung
DE102006018027A1 (de) 2006-04-19 2007-10-25 Robert Bosch Gmbh Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren
DE102006042366A1 (de) 2006-09-08 2008-03-27 Robert Bosch Gmbh Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren
TWI406380B (zh) * 2009-09-23 2013-08-21 Advanced Semiconductor Eng 具有穿導孔之半導體元件及其製造方法及具有穿導孔之半導體元件之封裝結構
DE102009045385B4 (de) 2009-10-06 2019-07-04 Robert Bosch Gmbh Verfahren zum Herstellen eines Durchkontaktes und entsprechendes mikromechanisches Bauelement
DE102010039339A1 (de) 2010-08-16 2012-08-09 Steffen Möglich Klebesystem
DE102010041101B4 (de) 2010-09-21 2018-05-30 Robert Bosch Gmbh Bauelement mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines Bauelements mit einer Durchkontaktierung
US9236326B2 (en) 2014-04-25 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736929B (zh) * 2019-03-15 2021-08-21 日商東芝記憶體股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TWI781173B (zh) 2022-10-21
DE102017208690A1 (de) 2018-11-29

Similar Documents

Publication Publication Date Title
US9240348B2 (en) Method of making a semiconductor device package
JP4944605B2 (ja) 基板中の電気的接続
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
JP4388210B2 (ja) ウエハパッケージの製造方法
US8519515B2 (en) TSV structure and method for forming the same
US20130015504A1 (en) Tsv structure and method for forming the same
US9809447B2 (en) Pressure sensor
US9034757B2 (en) Method for manufacturing a component having an electrical through-connection
US8841755B2 (en) Through silicon via and method of forming the same
JP2009515354A (ja) 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造
TW201436068A (zh) 微機電裝置及其形成方法
US20150145144A1 (en) Use of a conformal coating elastic cushion to reduce through silicon vias (tsv) stress in 3-dimensional integration
TW201534883A (zh) 微機械壓力感測器裝置及相關製造方法（二）
TWI744398B (zh) 積體電路裝置及其形成方法
TW201726542A (zh) 具有多壓力的微機電系統封蓋
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
CN114695224A (zh) 芯片键合对准结构与键合芯片结构及其制作方法
TWI781173B (zh) 用於在基板中製造電性通孔的方法以及包括電性通孔的基板
TW201113979A (en) Integrated circuit having microelectromechanical system device and method of fabricating the same
TWI534876B (zh) 半導體結構製造方法
TWI571988B (zh) 具有矽貫穿電極的晶片以及其形成方法
TWI602223B (zh) 在基材中做出貫穿接點的方法以及具有貫穿接點的基材
TW201304104A (zh) 矽穿孔結構以及形成矽穿孔結構的方法
KR101726473B1 (ko) 단결정 실리콘의 마이크로머시닝 기법에서 불순물 확산을 이용한 절연방법
CN108615704B (zh) 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent