KR20110069288A - 관통형 실리콘 비아 형성 방법 - Google Patents

Abstract

본 발명은 관통형 실리콘 비아의 스캘럽을 제거할 수 있는 새로운 관통형 실리콘 비아 형성 방법을 제공하는 것을 목적으로 하며, 이를 위해 본 발명에 따른 관통형 실리콘 비아를 형성하는 방법은; 실리콘 기판상에 LTO 마스크를 형성하고 실리콘 기판을 식각하여 실리콘 기판에 비아를 형성하는 단계와, 비아의 측벽에 형성된 스캘럽의 적어도 일부를 제거하는 단계와, 스캘럽의 표면을 산화시키는 단계와, 스캘럽 표면상에 형성된 산화막을 식각하여 스캘럽을 제거하는 단계를 포함한다.

관통형 실리콘 비아, 스캘럽, 스캘럽 제거, 측벽

Description

관통형 실리콘 비아 형성 방법{fabrication method of through silicon via}

본 발명은 관통형 실리콘 비아를 형성하는 방법에 관한 것으로, 좀더 구체적으로는 관통형 실리콘 비아 제조 공정에서 발생하는 스캘럽을 제거함으로써 매끄러운 측벽을 갖는 관통형 실리콘 비아를 형성하는 방법에 관한 것이다.

집적 회로를 갖는 2 이상의 반도체 칩 또는 반도체 웨이퍼를 포함하는 3차원 집적회로(3D IC) 및 3차원 집적회로용 패키징 기술에 대한 연구가 활발히 진행되고 있다. 이러한 3차원 집적회로의 반도체 칩 또는 반도체 웨이퍼들 사이의 상호접속, 즉 전기적 연결은 와이어 본딩과 관통형 실리콘 비아를 이용하여 3차원적으로 구현된다. 또한, 플래시 메모리와 DRAM 등과 같은 메모리 분야, MEMS 소자, CMOS 이미지센서, 무선회로를 탑재한 SiP 모듈 분야 등 다양한 응용 분야에서 관통형 실리콘 비아가 사용되고 있으며, 특히 관통형 실리콘 비아를 이용한 3D 패키지 기술은 소형화와 저비용화를 위하여 최근 활발하게 기술 개발이 진행되고 있다.

일반적인 관통형 실리콘 비아를 이용한 3D 패키징 기술은 다수의 마스크를 이용한 사진 식각 공정, 유전체층 증착, 확산 방지층 증착, 시드층 증착과 금속 채 움의 전기도금 공정의 전공정과 칩 얼라인먼트, 칩 본딩과 솔더볼 배치 등의 다수의 후공정을 포함하고 있다. 전공정에서 관통형 실리콘 비아에 금속 물질을 채우기 위한 블라인드 비아는 DRIE(deep reactive ion etching)를 이용하여 형성하고, 후에 채울 금속과 소자의 절연을 위하여 블라인드 비아를 유전체층으로 증착하고, Cu 등의 금속이 Si 기판내부로 확산되는 것을 방지하기 위한 확산 방지층을 증착하고, 금속의 증착을 돕기 위한 시드층을 형성한 후에 Cu 등의 금속을 전기도금 등의 방법으로 채운 후에야 웨이퍼 상태의 관통형 실리콘 비아가 형성된다. 그리고 관통형 실리콘 비아가 웨이퍼의 뒷면으로부터 노출될 때까지 연마한다.

일반적으로 관통형 실리콘 비아를 형성하기 위해서는 Si 식각과 보호층 형성 공정이 반복적으로 수행되는 것이 필수적이다. 이러한 종래기술에 따라 관통형 실리콘 비아를 형성하는 경우에는 필연적으로 비아의 측벽이 매끄럽지 못하고 울퉁불퉁한 모양으로 형성되는 스캘럽(scallop)이 발생하게 된다. 비아의 측벽에 형성되는 스캘럽에 의하여 유전체의 증착, 확산방지층의 증착, 그리고 시드층의 증착 공정에서 증착되는 박막 두께가 균일하지 못하게 되며, 그 결과 Cu 등의 금속을 채울 때 Void 또는 Seem과 같은 결함이 발생하게 되고, 소자의 특성을 저하 시키는 원인이 된다.

따라서 이러한 스캘럽을 제거하기 위한 한가지 종래기술은 DRIE를 이용한 Si 식각 공정을 수행하고, 스캘럽이 있는 표면에 열산화막을 형성하고, 이 열산화막을 습식식각으로 제거함으로써 스캘럽을 제거하는 것이었다. 그러나 이 방법은 900도가 넘는 열산화막 형성 공정이 포함되어 있어 웨이퍼에 소자가 형성되어 있는 실리 콘 관통형 비아 공정에는 적용하기 어렵다는 문제점을 가지고 있다. 또한 대한민국공개특허 제2007-0047016호 에는 DRIE를 이용하여 딥트렌치를 형성한 후 습식 세정을 하여 보호층을 제거하고, 다시 건식 식각을 하여 스캘럽을 제거하는 방법을 개시하고 있다. 그러나 이 방법에 따르면 습식 식각 공정 후 다시 건식 식각 공정을 수행하기 위해서는 식각 챔버에 대한 세정 공정이 추가적으로 필요하다는 점에서 그 공정이 복잡하고 제조 시간이 증가된다는 문제점을 가지고 있다.

따라서, 본 발명은 전술한 종래기술에 따른 문제점을 해결하면서 관통형 실리콘 비아의 스캘럽을 제거할 수 있는 새로운 관통형 실리콘 비아 형성 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 관통형 실리콘 비아를 형성하는 방법은; 실리콘 기판상에 LTO 마스크를 형성하고 실리콘 기판을 식각하여 실리콘 기판에 비아를 형성하는 단계와, 비아의 측벽에 형성된 스캘럽의 적어도 일부를 제거하는 단계와, 스캘럽의 표면을 산화시키는 단계와, 스캘럽 표면상에 형성된 산화막을 식각하여 스캘럽을 제거하는 단계를 포함한다.

본 발명의 구성에 따르면, 다음과 같은 발명의 효과가 있다

1) DRIE를 이용하여 관통형 실리콘 비아를 형성한 후, Dark Mode O₂ 플라즈마의 O₂ ⁺이온과 높은 하부 바이어스 전압을 이용함으로써 관통형 실리콘 비아의 측벽 스캘럽 높이를 저감할 수 있다.

2) 낮은 온도에서 Bright Mode O₂ 플라즈마를 이용하여 스캘럽에 플라즈마 산화막을 형성한 후, 습식 식각 (BOE 또는 HF) 또는 건식 식각 (F 계열 가스)를 이용함으로써 관통형 실리콘 비아의 측벽에서 스캘럽을 제거하여 매끄러운 측벽을 형 성할 수 있다.

3) 따라서 본 발명에 의하여 유전체층의 증착, 확산 방지층의 증착과 시드층의 증착 시 균일한 Step coverage를 얻을 수 있으므로 Cu 등의 금속을 채울 때 Void와 Seem과 같은 결함을 방지 할 수 있으며, 또한 최종 패키징 공정 후 소자의 성능의 저하를 방지할 수 있다.

이하에서는 본 명세서에 첨부된 도면들을 참조하여, 본 발명에 따른 관통형 실리콘 비아 형성 방법에 대해 보다 상세히 설명하도록 한다.

먼저, 도 1은 본 발명에 따른 관통형 실리콘 비아 형성방법의 단계들을 나타내는 흐름도이다.

본 발명에 따라 관통형 실리콘 비아를 형성하는 방법은; 실리콘 기판에 비아를 형성하는 단계(10)와, 비아의 측벽에 형성된 스캘럽의 적어도 일부를 제거하는 단계(20)와, 스캘럽의 표면을 산화시키는 단계(30)와, 스캘럽 표면상에 형성된 산화막을 식각하여 스캘럽을 제거하는 단계(40)를 포함할 수 있다.

이하에서는 본 발명에 따른 각 단계들에 대한 실시예를 통해 보다 상세히 설명하도록 한다.

도 2는 도 1의 단계10, 즉 실리콘 기판에 비아를 형성하는 단계를 나타내는 것으로, 좀더 상세하게는 LTO(low temperature oxide) 마스크를 이용하여 실리콘 기판을 식각한 이후의 단면도이다. 일실시예에서, LTO 마스크(101)를 이용하여 실 리콘 기판(100)을 식각하는 공정은 DRIE 식각 장치를 이용하여 수행될 수 있으며, SF₆/O₂ 플라즈마가 실리콘 기판을 등방성으로 식각하기 위하여 사용될 수 있고, C₄F₈ 플라즈마가 보호층을 형성하여 비등방성 식각을 하기 위하여 사용될 수 있다. 식각과 보호층을 형성하는 인터벌 주기를 조절하여 스캘럽(102)의 형성을 최소화 하는 조건에서 식각 공정이 수행되며, 도 2에서 H 는 실리콘 기판 식각 공정 이후 형성된 스캘럽의 높이를 나타낸다.

도 3은 도 1의 단계20, 즉 비아의 측벽에 형성된 스캘럽의 적어도 일부를 제거하는 단계를 나타내는 것으로, 좀더 상세하게는 실리콘 기판을 식각 한 동일 DRIE 챔버에서 O₂ 플라즈마내의 O₂ ⁺이온을 이용하여 스캘럽의 뽀족한 부분을 스퍼터링하여 제거하는 과정을 나타내고 있다. 일실시예에서, 실리콘 식각을 수행한 동일 챔버에서 상부코일에 인가되는 전력을 5~100 W 이내의 저전력으로 공급하고, 하부의 바이어스 전력은 바이어스 전압이 - 100 V 이상 유도되도록 인가하고, 수십 mTorr 이하의 공정 압력을 유지함으로써 플라즈마 내부에 O₂ ⁺ 이온(103)의 밀도가 많아지고 챔버 내부가 밝지 않은 Dark Mode를 형성한다. 실리콘 비아의 내부에서 스캘럽의 곡률반경이 작은 부분 즉 뾰족한 부분에 전자(104)가 몰리게 되고, 이 뾰족한 부분에서 전자(104)와 O₂ ⁺이온(103)과의 충돌이 발생되어 실리콘 원자를 물리적으로 식각하게 된다. 그 결과 스캘럽의 높이를 저감 또는 보호층을 제거 할 수 있게 된다.

도 4는 도 1의 단계30, 즉 스캘럽의 표면을 산화시키는 단계를 나타내는 것으로, 좀더 상세하게는 스캘럽의 보호층 제거 또는 스캘럽의 높이를 저감시킨 동일 챔버에서 O 라디칼을 이용하여 플라즈마 산화막(105)을 형성한 것을 나타내고 있다. 일실시예에서, 스캘럽 높이의 저감 또는 보호층 제거 공정을 수행한 동일 DRIE 챔버에서 상부 코일에 인가되는 전력은 수백~수KW 이상의 고전력을 공급하고, 하부의 바이어스 전력은 인가하지 않으며, 수백 mTorr 이상의 공정 압력을 유지함으로써 플라즈마 내부에 O 라디칼과 원자의 밀도가 많으며, 챔버 내부가 밝은 Bright Mode를 형성한다. 플라즈마 내의 O 라디칼이 스캘럽의 Si 원자와 결합하여 플라즈마 산화막(105)을 형성하게 된다. 플라즈마 산화막(105) 형성시 전체 두께의 약 35%는 스캘럽의 표면 아래로 형성됨으로써 스캘럽의 높이 차가 더욱 줄어들게 되고, 향후 등방성 습식 식각 공정 또는 등방성 건식 식각 공정에서 깨끗한 측벽 표면을 얻을 수 있게 된다.

도 5는 도 1의 단계40, 즉 스캘럽 표면상에 형성된 산화막을 식각하여 스캘럽을 제거하는 단계를 나타내는 것으로, 좀더 상세하게는 스캘럽의 표면에 형성된 플라즈마 산화막을 등방성 습식 식각 또는 등방성 건식 식각에 의하여 제거 한 후의 관통형 실리콘 비아의 측벽을 나타내고 있다. Bright Mode에서 형성된 플라즈마 산화막은 스캘럽 표면 아래방향으로도 성장하게 되므로, 스캘럽의 단차가 줄어들게 된다. 일실시예에서, BOE, KOH, HF 등을 이용하는 습식 식각 또는 F계열 가스(예를 들면,CF₄, SF₆, CHF₃ 등) 를 이용하는 건식 식각 공정을 통해 플라즈마 산화막을 등 방성으로 식각할 수 있다. 이러한 식각 공정이 이뤄지면 스캘럽이 제거된다.

이와 같은 공정을 통해, 본 발명에 따른 관통형 실리콘 비아의 측벽은 매끄러운 표면을 가질 수 있게 되는 것이다.

전술한 실시예들은 본 발명을 보다 상세히 설명하기 위해 기술한 것이며 이러한 실시예들로 본 발명을 제한하려는 의도가 아님을 주의하여야 한다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 의도 및 범위에 포함되는 다양한 변경, 변화가 가능함을 이해할 수 있을 것이다.

도 1은 본 발명에 따른 관통형 실리콘 비아 형성방법의 단계들을 나타내는 흐름도이다.

도 2는 본 발명의 일실시예에 따라 실리콘 기판에 비아를 형성하는 단계를 나타내는 것이다.

도 3은 본 발명의 일실시예에 따라 비아의 측벽에 형성된 스캘럽의 적어도 일부를 제거하는 단계를 나타내는 것이다.

도 4는 본 발명의 일실시예에 따라 스캘럽의 표면을 산화시키는 단계를 나타내는 것이다.

도 5는 본 발명의 일실시예에 따라 스캘럽 표면상에 형성된 산화막을 식각하여 스캘럽을 제거하는 단계를 나타내는 것이다.

Claims (1)

1. 관통형 실리콘 비아를 형성하는 방법에 있어서,

   실리콘 기판상에 LTO 마스크를 형성하고 상기 실리콘 기판을 식각하여 상기 실리콘 기판에 비아를 형성하는 단계와,

   상기 비아의 측벽에 형성된 스캘럽의 적어도 일부를 제거하는 단계와,

   상기 스캘럽의 표면을 산화시키는 단계와,

   상기 스캘럽 표면상에 형성된 산화막을 식각하여 상기 스캘럽을 제거하는 단계를 포함하는, 관통형 실리콘 비아 형성 방법.

Images