CN102610560A - 通孔侧壁形貌修饰方法 - Google Patents

通孔侧壁形貌修饰方法 Download PDF

Info

Publication number
CN102610560A
CN102610560A CN2012100770375A CN201210077037A CN102610560A CN 102610560 A CN102610560 A CN 102610560A CN 2012100770375 A CN2012100770375 A CN 2012100770375A CN 201210077037 A CN201210077037 A CN 201210077037A CN 102610560 A CN102610560 A CN 102610560A
Authority
CN
China
Prior art keywords
hole
side wall
hole side
roughness
modifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100770375A
Other languages
English (en)
Other versions
CN102610560B (zh
Inventor
黄智林
严利均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201210077037.5A priority Critical patent/CN102610560B/zh
Publication of CN102610560A publication Critical patent/CN102610560A/zh
Priority to TW101145142A priority patent/TW201342457A/zh
Application granted granted Critical
Publication of CN102610560B publication Critical patent/CN102610560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种通孔侧壁形貌修饰方法，包括：提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。本发明形成的通孔质量高。

Description

通孔侧壁形貌修饰方法
技术领域
本发明涉及半导体制造领域，特别涉及一种通孔侧壁形貌修饰方法。
背景技术
在过去的四十年中，微电子芯片的研究、开发和生产一直沿着摩尔定律所预测来进行；直至2008年，英特尔等公司在内存芯片的大规模生产中已经开始使用45纳米至50纳米线宽的加工技术。
按照摩尔定律的预测，为了进一步提高芯片的集成度，就需要用到32纳米甚至22纳米线宽的加工技术。但是，32纳米或者22纳米的加工技术不仅遇到光刻设备和工艺技术的局限性，而且单元稳定性、信号延迟、CMOS电路可行性等都是悬而未决的难题。
为此，超越摩尔定律的概念于近年为提了出来。目前，超越摩尔定律的各种技术可以分为两大类：一是基于基板的集成技术，一是基于芯片/晶圆的三维集成技术。而基于芯片/晶圆的三维集成技术又可以分为基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(TSV，Through-Silicon-Via)的三维堆叠。而基于硅通孔(TSV，Through-Silicon-Via)的三维堆叠正成为超越摩尔定律的最主要方法。
现有的硅通孔互连结构的形成方法可以参考公开号为CNl01483150A的中国专利，具体参考图1所示，包括如下步骤：
步骤S101，参考图2，在晶圆100的表面刻蚀通孔101；
步骤S102，参考图3，在通孔101表面和底部形成绝缘层102；
步骤S103，参考图4，采用导电物质103填充所述通孔101；
步骤S104，参考图5，从晶圆100的背面减薄晶圆100，直至暴露出导电物质103。
但是，现有工艺形成的硅通孔质量低，漏电现象严重。
发明内容
本发明解决的问题是提供一种质量高的通孔侧壁形貌修饰方法。
为解决上述问题，本发明提供一种通孔侧壁形貌修饰方法，包括：提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。
可选的，所述氧化工艺为含有O的等离子体处理工艺或高温氧化工艺。
可选的，所述高温氧化工艺为湿法高温氧化工艺或干法高温氧化工艺。
可选的，所述含有O的等离子体处理的工艺参数为：所述含有O的等离子体处理的工艺参数为：等离子体刻蚀腔体压力为20毫托至1托，源射频频率为0.4兆赫兹至162兆赫兹，偏压射频频率为0.4兆赫兹至40兆赫兹，源射频功率为2000瓦至5000瓦，偏压射频功率为30瓦至500瓦，刻蚀气体为含有O的氧化性气体。
可选的，所述高温氧化工艺参数为：氧化温度为600度至1300度。
可选的，所述湿法刻蚀溶液为稀释的氢氟酸或为HF和氨水的混合液。
可选的，所述浴洗工艺参数为：稀释的氢氟酸浓度为：水与氢氟酸的体积比例为100∶1～1∶1，浴洗温度为常温，浴洗时间为40分钟至60分钟。
可选的，所述通孔为硅通孔或硅盲孔。
与现有技术相比，本发明具有以下优点：
本发明的实施例采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化，所述针对凸出部的氧化工艺具有氧化所述凸出部的速率大于凹陷区的效果，从而使得所述通孔侧壁的凸出部氧化速率快，凹陷区氧化速率慢，且优化氧化工艺参数，形成较佳的氧化部分与所述硅衬底的界面接近于平面的结构；后续采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，去除氧化部分(氧化层)，形成具有第二粗糙度的所述通孔侧壁，从而降低所述通孔侧壁的粗糙度。
附图说明
图1是现有的硅通孔互连结构的形成方法流程示意图；
图2至图5是现有的硅通孔互连结构的形成方法过程示意图；
图6是现有的硅通孔剖面结构示意图；
图7是本发明实施例的通孔侧壁形貌修饰方法流程示意图；
图8至图10是本发明实施例的通孔侧壁形貌修饰方法过程示意图。
具体实施方式
发明人对漏电现象严重的硅通孔产品进行研究，对所述硅通孔的剖面进行扫描电镜分析，发现现有工艺形成的通孔的形貌如图6所示具有贝壳状(scallop)、锯齿状或具有波纹状，粗糙度较高。在具有贝壳状、锯齿状或具有波纹状的粗糙度高的通孔表面形成绝缘层、然后填入导电物质，所述绝缘层均一性很难控制，从而使得导电物质沿绝缘层较薄的位置扩散至晶圆内部，导致硅通孔产品漏电现象严重。
发明人进一步分析现有的硅通孔工艺发现，硅通孔互连结构的形成工艺刻蚀所述通孔的工艺通常采用等离子体刻蚀工艺，由于晶圆厚度为微米级，等离子体刻蚀的深度高，无法通过一步刻蚀完成刻蚀通孔，通常需要刻蚀步骤(etch step)和缓冲步骤(passivation step)交替进行，从而形成具有贝壳状、锯齿状或具有波纹状的粗糙度高的通孔表面。
为此，本发明的发明人经过大量实验，提供一种通孔侧壁形貌修饰方法，请参考图7，包括如下步骤：
步骤S201，提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；
步骤S202，采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；
步骤S203，采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。
本发明的实施例采用针对贝壳状、锯齿状或具有波纹状的粗糙度高的通孔侧壁进行氧化，所述氧化工艺氧化所述凸出部的速率大于凹陷区，在后续采用湿法刻蚀溶液浴洗氧化后的硅衬底时，将所述氧化的部分去除后，形成粗糙度低的硅通孔。
下面结合一具体实施例对本发明的通孔侧壁形貌修饰方法做详细阐述。
请参考图8，提供硅衬底200，所述硅衬底200内形成有通孔201，所述通孔201侧壁具有第一粗糙度。
在本实施例中，所述硅衬底200为单晶硅，例如为n型单晶硅衬底或者P型单晶硅衬底；在其他实施例中，所述硅衬底200也可以是锗、砷化镓或硅锗化合物。
所述硅衬底200内形成有通孔201，所述通孔201为硅通孔(Through-Silicon-Via，TSV)、或为硅盲孔；在本实施例中，以所述通孔201为硅通孔做示范性说明。
所述通孔201的形成工艺为现有的刻蚀工艺，由背景技术和之前分析可知，所述通孔201的侧壁形貌为贝壳状、锯齿状或具有波纹状，所述通孔201具有较高的粗糙度。在本实施例中，所述具有贝壳状、锯齿状或具有波纹状的较高粗糙度设定为第一粗糙度。
请参考图9，采用针对所述通孔201侧壁的凸出部的氧化工艺对所述凸出部进行氧化。
发明人发现由于所述通孔201为硅通孔或硅盲孔，所述通孔201的深度较深，采用常规的干法刻蚀修复工艺或湿法刻蚀修复工艺来修复所述硅通孔，效果有限，且由于所述通孔201的深度深，现有的干法刻蚀修复工艺或湿法刻蚀修复工艺还会造成进一步的侧壁损伤，导致硅通孔产品漏电现象进一步恶化。
为此，本发明的发明人采用针对所述通孔201侧壁的凸出部的氧化工艺对所述凸出部进行氧化，所述针对凸出部的氧化工艺具有氧化所述凸出部的速率大于凹陷区的效果，从而使得所述通孔201侧壁的凸出部氧化速率快，凹陷区氧化速率慢；且发明人通过进一步优化氧化工艺参数，使得所述通孔201侧壁氧化后的氧化部分与所述硅衬底200的界面接近于平面；在后续工艺去除氧化部分后，使得硅通孔201的侧壁粗糙度低。
所述针对所述通孔201侧壁的凸出部的氧化工艺为含有O的等离子体处理工艺或高温氧化工艺；所述高温氧化工艺为：湿法高温氧化工艺或干法高温氧化工艺。
需要说明的是，高温氧化工艺形成的氧化部分与所述硅衬底200的界面平坦度高，但是，当所述硅通孔器件已经形成有其他不耐高温的部件时，所述高温氧化工艺会对不耐高温的部件造成损伤，但是，当所述硅通孔器件为耐高温的器件时，所述高温氧化工艺为较佳地针对所述通孔201侧壁的凸出部的氧化工艺。
具体地，所述高温氧化工艺为：采用管式退火炉，氧化温度为600度至1300度，氧化气体为氧气或水。上述的工艺参数能够氧化所述通孔201侧壁的凸出部速率快，氧化凹陷区速率慢，从而形成较佳的氧化部分与所述硅衬底200的界面接近于平面。
在另一实施例中，当所述硅通孔器件已经形成有其他不耐高温的部件时，所述氧化工艺较佳地选用含有O的等离子体处理工艺，具体地，所述含有O的等离子体处理工艺参数为：所述含有O的等离子体处理的工艺参数为：等离子体刻蚀腔体压力为20毫托至1托，源射频频率为0.4兆赫兹至162兆赫兹，偏压射频频率为0.4兆赫兹至40兆赫兹，源射频功率为2000瓦至5000瓦，偏压射频功率为30瓦至500瓦，刻蚀气体为含有O的氧化性气体。上述的工艺参数能够氧化所述通孔201侧壁的凸出部速率快，氧化凹陷区速率慢，从而形成较佳的氧化部分与所述硅衬底200的界面接近于平面。
采用针对所述通孔201侧壁的凸出部的氧化工艺对所述凸出部进行氧化后，氧化部分所述硅衬底200，形成氧化层202，所述氧化层202与所述硅衬底界面接近平面。
请参考图10，采用湿法刻蚀溶液对氧化后的硅衬底200进行浴洗，形成具有第二粗糙度的所述通孔201侧壁，且第二粗糙度小于第一粗糙度。
在执行完针对所述通孔201侧壁的凸出部的氧化工艺后，采用湿法刻蚀溶液对氧化后的硅衬底200进行浴洗，去除氧化部分(氧化层202)，从而形成具有较低粗糙度的所述通孔201侧壁，所述具有较低粗糙度的所述通孔201侧壁的粗糙度为第二粗糙度，且第二粗糙度小于第一粗糙度。
所述湿法刻蚀溶液为稀释的氢氟酸或为HF和氨水的混合液。
具体的浴洗工艺参数为：采用稀释的氢氟酸作为浴洗溶液，其中水与氢氟酸的体积比例为100∶1～1∶1，浴洗温度为常温，浴洗时间为40分钟至60分钟。采用上述的浴洗工艺，能够较佳的去除厚度不一的氧化部分，且不会损伤所述通孔201的侧壁。
本发明的实施例采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化，所述针对凸出部的氧化工艺具有氧化所述凸出部的速率大于凹陷区的效果，从而使得所述通孔侧壁的凸出部氧化速率快，凹陷区氧化速率慢，且优化氧化工艺参数，形成较佳的氧化部分与所述硅衬底的界面接近于平面的结构；后续采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，去除氧化部分(氧化层)，形成具有第二粗糙度的所述通孔侧壁，从而降低所述通孔侧壁的粗糙度。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种通孔侧壁形貌修饰方法，其特征在于，包括：
提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；
采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；
采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。
2.如权利要求1所述通孔侧壁形貌修饰方法，其特征在于，所述氧化工艺为含有O的等离子体处理工艺或高温氧化工艺。
3.如权利要求2所述通孔侧壁形貌修饰方法，其特征在于，所述高温氧化工艺为湿法高温氧化工艺或干法高温氧化工艺。
4.如权利要求2所述通孔侧壁形貌修饰方法，其特征在于，所述含有O的等离子体处理的工艺参数为：等离子体刻蚀腔体压力为20毫托至1托，源射频频率为0.4兆赫兹至162兆赫兹，偏压射频频率为0.4兆赫兹至40兆赫兹，源射频功率为2000瓦至5000瓦，偏压射频功率为30瓦至500瓦，刻蚀气体为含有O的氧化性气体。
5.如权利要求2所述通孔侧壁形貌修饰方法，其特征在于，所述高温氧化工艺参数为：氧化温度为600度至1300度。
6.如权利要求1所述通孔侧壁形貌修饰方法，其特征在于，所述湿法刻蚀溶液为稀释的氢氟酸或为HF和氨水的混合液。
7.如权利要求1所述通孔侧壁形貌修饰方法，其特征在于，所述浴洗工艺参数为：稀释的氢氟酸浓度为：水与氢氟酸的体积比例为100∶1～1∶1，浴洗温度为常温，浴洗时间为40分钟至60分钟。
8.如权利要求1所述通孔侧壁形貌修饰方法，其特征在于，所述通孔为硅通孔或硅盲孔。
CN201210077037.5A 2012-03-21 2012-03-21 通孔侧壁形貌修饰方法 Active CN102610560B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210077037.5A CN102610560B (zh) 2012-03-21 2012-03-21 通孔侧壁形貌修饰方法
TW101145142A TW201342457A (zh) 2012-03-21 2012-11-30 通孔側壁形貌修飾方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210077037.5A CN102610560B (zh) 2012-03-21 2012-03-21 通孔侧壁形貌修饰方法

Publications (2)

Publication Number Publication Date
CN102610560A true CN102610560A (zh) 2012-07-25
CN102610560B CN102610560B (zh) 2014-03-05

Family

ID=46527845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210077037.5A Active CN102610560B (zh) 2012-03-21 2012-03-21 通孔侧壁形貌修饰方法

Country Status (2)

Country Link
CN (1) CN102610560B (zh)
TW (1) TW201342457A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681301A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN104089572A (zh) * 2014-04-10 2014-10-08 北京大学 一种利用电容变化检测刻蚀侧壁粗糙的方法
CN104576506A (zh) * 2013-10-22 2015-04-29 中微半导体设备(上海)有限公司 一种刻蚀硅通孔的方法
CN105575787A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105762107A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075554A (zh) * 2006-05-19 2007-11-21 三洋电机株式会社 半导体装置的制造方法
KR100875130B1 (ko) * 2007-07-05 2008-12-22 한국광기술원 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법
KR20110069288A (ko) * 2009-12-17 2011-06-23 한국전자통신연구원 관통형 실리콘 비아 형성 방법
CN102315157A (zh) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 一种tsv通孔形成方法和tsv通孔修正方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075554A (zh) * 2006-05-19 2007-11-21 三洋电机株式会社 半导体装置的制造方法
KR100875130B1 (ko) * 2007-07-05 2008-12-22 한국광기술원 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법
KR20110069288A (ko) * 2009-12-17 2011-06-23 한국전자통신연구원 관통형 실리콘 비아 형성 방법
CN102315157A (zh) * 2010-08-11 2012-01-11 上海集成电路研发中心有限公司 一种tsv通孔形成方法和tsv通孔修正方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681301A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN103681301B (zh) * 2012-09-17 2016-08-17 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN104576506A (zh) * 2013-10-22 2015-04-29 中微半导体设备(上海)有限公司 一种刻蚀硅通孔的方法
CN104089572A (zh) * 2014-04-10 2014-10-08 北京大学 一种利用电容变化检测刻蚀侧壁粗糙的方法
CN104089572B (zh) * 2014-04-10 2016-12-07 北京大学 一种利用电容变化检测刻蚀侧壁粗糙的方法
CN105575787A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575787B (zh) * 2014-10-16 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105762107A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
TW201342457A (zh) 2013-10-16
TWI494991B (zh) 2015-08-01
CN102610560B (zh) 2014-03-05

Similar Documents

Publication Publication Date Title
KR101072760B1 (ko) 실리콘에 정사각형 커트를 생성하기에 적합한 습식 에칭 및그로부터 얻은 구조체
CN102044410B (zh) 减少微负载的等离子体蚀刻方法
CN102610560B (zh) 通孔侧壁形貌修饰方法
CN102738074A (zh) 半导体结构的形成方法
CN103400800B (zh) Bosch刻蚀方法
CN104576506A (zh) 一种刻蚀硅通孔的方法
CN102315157A (zh) 一种tsv通孔形成方法和tsv通孔修正方法
TWI471930B (zh) A Deep Hole Silicon Etching Method
CN103715131B (zh) 大深宽比tsv通孔分步刻蚀和侧壁修饰方法
KR101147964B1 (ko) 플라즈마 에칭 처리 방법 및 플라즈마 에칭 처리 장치
KR20120102355A (ko) 리세스 채널을 포함하는 반도체 소자의 제조 방법
CN102751160A (zh) 刻蚀装置及对应的刻蚀方法
KR100718265B1 (ko) 반도체 장치의 제조 방법
CN102054746B (zh) 硅通孔互连结构形成方法
CN102386127A (zh) 制作半导体器件结构的方法
CN103700622A (zh) 硅通孔的形成方法
CN103413779B (zh) 硅通孔刻蚀方法
Lin et al. Deep dry etching of fused silica using C 4 F 8/Ar inductively coupled plasmas
CN100499026C (zh) 制作半导体结构的方法与制作半导体结构的系统
US11205697B2 (en) Shallow trench isolating structure and semiconductor device
CN103928292B (zh) 条形结构的形成方法
CN103077920A (zh) 改善硅通孔横向开口的干法刻蚀方法
CN112582335B (zh) 一种半导体器件及其制备方法
TWI544540B (zh) A method for improving the sidewall roughness of silicon vias in TSV etching
CN102683180B (zh) 凹槽刻蚀方法以及半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.

CP01 Change in the name or title of a patent holder