TW201342457A - 通孔側壁形貌修飾方法 - Google Patents
通孔側壁形貌修飾方法 Download PDFInfo
- Publication number
- TW201342457A TW201342457A TW101145142A TW101145142A TW201342457A TW 201342457 A TW201342457 A TW 201342457A TW 101145142 A TW101145142 A TW 101145142A TW 101145142 A TW101145142 A TW 101145142A TW 201342457 A TW201342457 A TW 201342457A
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- sidewall
- roughness
- oxidation process
- high temperature
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種通孔側壁形貌修飾方法,包括:提供矽襯底,所述矽襯底內形成有通孔,所述通孔側壁具有第一粗糙度;採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化;採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,形成具有第二粗糙度的所述通孔側壁,且第二粗糙度小於第一粗糙度。本發明形成的通孔品質高。
Description
本發明係關於半導體製造領域,特別是關於一種通孔側壁形貌修飾方法。
在過去的四十年中,微電子晶片的研究、開發和生產一直沿著摩爾定律所預測來進行;直至2008年,英特爾等公司在記憶體晶片的大規模生產中已經開始使用45奈米至50奈米線寬的加工技術。
按照摩爾定律的預測,為了進一步提高晶片的集成度,就需要用到32奈米甚至22奈米線寬的加工技術。但是,32奈米或者22奈米的加工技術不僅遇到光刻設備和工藝技術的局限性,而且單元穩定性、信號延遲、CMOS電路可行性等都是懸而未決的難題。
為此,超越摩爾定律的概念於近年為提了出來。目前,超越摩爾定律的各種技術可以分為兩大類:一是基於基板的集成技術,一是基於晶片/晶圓的三維集成技術。而基於晶片/晶圓的三維集成技術又可以分為基於金線鍵合的晶片堆疊(Die Stacking)、封裝堆疊(Package Stacking)和基於矽通孔(TSV,Through-Silicon-Via)的三維堆疊。而基於矽通孔(TSV,Through-Silicon-Via)的三維堆疊正成為超越摩爾定律的最主要方法。
現有的矽通孔互連結構的形成方法可以參考公開號為CN101483150A的中國專利,具體參考圖1所示,包括如下步驟:步驟S101,參考圖2,在晶圓100的表面刻蝕通孔101;步驟S102,參考圖3,在通孔101表面和底部形成絕緣層102;
步驟S103,參考圖4,採用導電物質103填充所述通孔101;步驟S104,參考圖5,從晶圓100的背面減薄晶圓100,直至暴露出導電物質103。
但是,現有工藝形成的矽通孔品質低,漏電現象嚴重。
緣此,本發明之目的即是提供一種品質高的通孔側壁形貌修飾方法。
本發明為解決習知技術之問題所採用之技術手段係一種通孔側壁形貌修飾方法,包括:提供矽襯底,所述矽襯底內形成有通孔,所述通孔側壁具有第一粗糙度;採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化;採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,形成具有第二粗糙度的所述通孔側壁,且第二粗糙度小於第一粗糙度。
在本發明的一實施例中,所述氧化工藝為含有O的等離子體處理工藝或高溫氧化工藝。
在本發明的一實施例中,所述高溫氧化工藝為濕法高溫氧化工藝或乾法高溫氧化工藝。
在本發明的一實施例中,所述含有O的等離子體處理的工藝參數為:所述含有O的等離子體處理的工藝參數為:等離子體刻蝕腔體壓力為20毫托至1托,源射頻頻率為0.4兆赫茲至162兆赫茲,偏壓射頻頻率為0.4兆赫茲至40兆赫茲,源射頻功率為2000瓦至5000瓦,偏壓射頻功率為30瓦至500瓦,刻蝕氣體為含有O的氧化性氣體。
在本發明的一實施例中,所述高溫氧化工藝參數為:氧化溫度為600度至1300度。
在本發明的一實施例中,所述濕法刻蝕溶液為稀釋的氫氟酸或為HF和氨水的混合液。
在本發明的一實施例中,所述浴洗工藝參數為:稀釋的氫氟酸濃度為:水與氫氟酸的體積比例為100:1~1:1,浴洗溫度為常溫,浴洗時間為40分鐘至60分鐘。
在本發明的一實施例中,所述通孔為矽通孔或矽盲孔。
經由本發明所採用之技術手段採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化,所述針對凸出部的氧化工藝具有氧化所述凸出部的速率大於凹陷區的效果,從而使得所述通孔側壁的凸出部氧化速率快,凹陷區氧化速率慢,且優化氧化工藝參數,形成較佳的氧化部分與所述矽襯底的介面接近於平面的結構;後續採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,去除氧化部分(氧化層),形成具有第二粗糙度的所述通孔側壁,從而降低所述通孔側壁的粗糙度。
本發明所採用的具體實施例,將藉由以下之實施例及附呈圖式作進一步之說明。
200‧‧‧矽襯底
201‧‧‧通孔
202‧‧‧氧化層
S201‧‧‧提供矽襯底,所述矽襯底內形成有通孔,所述通孔側壁具有第一粗糙度
S202‧‧‧採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化
S203‧‧‧採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,形成具有第二粗糙度的所述通孔側壁,且第二粗糙度小於第一粗糙度
圖1是現有的矽通孔互連結構的形成方法流程示意圖;圖2至圖5是現有的矽通孔互連結構的形成方法過程示意圖;圖6是現有的矽通孔剖面結構示意圖;圖7是本發明實施例的通孔側壁形貌修飾方法流程示意圖;圖8至圖10是本發明實施例的通孔側壁形貌修飾方法過程示意圖。
發明人對漏電現象嚴重的矽通孔產品進行研究,對所述矽通孔的剖面進行掃描電鏡分析,發現現有工藝形成的通孔的形貌如圖6所示具有貝殼狀(scallop)、鋸齒狀或具有波紋狀,粗糙度較高。在具有貝殼狀、鋸齒狀或具有波紋狀的粗糙度高的通孔表面形成絕緣層、然後填入導電物
質,所述絕緣層均一性很難控制,從而使得導電物質沿絕緣層較薄的位置擴散至晶圓內部,導致矽通孔產品漏電現象嚴重。
發明人進一步分析現有的矽通孔工藝發現,矽通孔互連結構的形成工藝刻蝕所述通孔的工藝通常採用等離子體刻蝕工藝,由於晶圓厚度為微米級,等離子體刻蝕的深度高,無法通過一步刻蝕完成刻蝕通孔,通常需要刻蝕步驟(etch step)和緩衝步驟(passivation step)交替進行,從而形成具有貝殼狀、鋸齒狀或具有波紋狀的粗糙度高的通孔表面。
為此,本發明的發明人經過大量實驗,提供一種通孔側壁形貌修飾方法,請參考圖7,包括如下步驟:步驟S201,提供矽襯底,所述矽襯底內形成有通孔,所述通孔側壁具有第一粗糙度;步驟S202,採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化;步驟S203,採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,形成具有第二粗糙度的所述通孔側壁,且第二粗糙度小於第一粗糙度。
本發明的實施例採用針對貝殼狀、鋸齒狀或具有波紋狀的粗糙度高的通孔側壁進行氧化,所述氧化工藝氧化所述凸出部的速率大於凹陷區,在後續採用濕法刻蝕溶液浴洗氧化後的矽襯底時,將所述氧化的部分去除後,形成粗糙度低的矽通孔。
下面結合一具體實施例對本發明的通孔側壁形貌修飾方法做詳細闡述。
請參考圖8,提供矽襯底200,所述矽襯底200內形成有通孔201,所述通孔201側壁具有第一粗糙度。
在本實施例中,所述矽襯底200為單晶矽,例如為n型單晶矽襯底或者P型單晶矽襯底;在其他實施例中,所述矽襯底200也可以是
鍺、砷化鎵或矽鍺化合物。
所述矽襯底200內形成有通孔201,所述通孔201為矽通孔(Through-Silicon-Via,TSV)、或為矽盲孔;在本實施例中,以所述通孔201為矽通孔做示範性說明。
所述通孔201的形成工藝為現有的刻蝕工藝,由背景技術和之前分析可知,所述通孔201的側壁形貌為貝殼狀、鋸齒狀或具有波紋狀,所述通孔201具有較高的粗糙度。在本實施例中,所述具有貝殼狀、鋸齒狀或具有波紋狀的較高粗糙度設定為第一粗糙度。
請參考圖9,採用針對所述通孔201側壁的凸出部的氧化工藝對所述凸出部進行氧化。
發明人發現由於所述通孔201為矽通孔或矽盲孔,所述通孔201的深度較深,採用常規的乾法刻蝕修復工藝或濕法刻蝕修復工藝來修復所述矽通孔,效果有限,且由於所述通孔201的深度深,現有的乾法刻蝕修復工藝或濕法刻蝕修復工藝還會造成進一步的側壁損傷,導致矽通孔產品漏電現象進一步惡化。
為此,本發明的發明人採用針對所述通孔201側壁的凸出部的氧化工藝對所述凸出部進行氧化,所述針對凸出部的氧化工藝具有氧化所述凸出部的速率大於凹陷區的效果,從而使得所述通孔201側壁的凸出部氧化速率快,凹陷區氧化速率慢;且發明人通過進一步優化氧化工藝參數,使得所述通孔201側壁氧化後的氧化部分與所述矽襯底200的介面接近於平面;在後續工藝去除氧化部分後,使得矽通孔201的側壁粗糙度低。
所述針對所述通孔201側壁的凸出部的氧化工藝為含有O的等離子體處理工藝或高溫氧化工藝;所述高溫氧化工藝為:濕法高溫氧化工藝或乾法高溫氧化工藝。
需要說明的是,高溫氧化工藝形成的氧化部分與所述矽襯底
200的介面平坦度高,但是,當所述矽通孔器件已經形成有其他不耐高溫的部件時,所述高溫氧化工藝會對不耐高溫的部件造成損傷,但是,當所述矽通孔器件為耐高溫的器件時,所述高溫氧化工藝為較佳地針對所述通孔201側壁的凸出部的氧化工藝。
具體地,所述高溫氧化工藝為:採用管式退火爐,氧化溫度為600度至1300度,氧化氣體為氧氣或水。上述的工藝參數能夠氧化所述通孔201側壁的凸出部速率快,氧化凹陷區速率慢,從而形成較佳的氧化部分與所述矽襯底200的介面接近於平面。
在另一實施例中,當所述矽通孔器件已經形成有其他不耐高溫的部件時,所述氧化工藝較佳地選用含有O的等離子體處理工藝,具體地,所述含有O的等離子體處理工藝參數為:所述含有O的等離子體處理的工藝參數為:等離子體刻蝕腔體壓力為20毫托至1托,源射頻頻率為0.4兆赫茲至162兆赫茲,偏壓射頻頻率為0.4兆赫茲至40兆赫茲,源射頻功率為2000瓦至5000瓦,偏壓射頻功率為30瓦至500瓦,刻蝕氣體為含有O的氧化性氣體。上述的工藝參數能夠氧化所述通孔201側壁的凸出部速率快,氧化凹陷區速率慢,從而形成較佳的氧化部分與所述矽襯底200的介面接近於平面。
採用針對所述通孔201側壁的凸出部的氧化工藝對所述凸出部進行氧化後,氧化部分所述矽襯底200,形成氧化層202,所述氧化層202與所述矽襯底介面接近平面。
請參考圖10,採用濕法刻蝕溶液對氧化後的矽襯底200進行浴洗,形成具有第二粗糙度的所述通孔201側壁,且第二粗糙度小於第一粗糙度。
在執行完針對所述通孔201側壁的凸出部的氧化工藝後,採用濕法刻蝕溶液對氧化後的矽襯底200進行浴洗,去除氧化部分(氧化層
2O2),從而形成具有較低粗糙度的所述通孔201側壁,所述具有較低粗糙度的所述通孔201側壁的粗糙度為第二粗糙度,且第二粗糙度小於第一粗糙度。
所述濕法刻蝕溶液為稀釋的氫氟酸或為HF和氨水的混合液。
具體的浴洗工藝參數為:採用稀釋的氫氟酸作為浴洗溶液,其中水與氫氟酸的體積比例為100:1~1:1,浴洗溫度為常溫,浴洗時間為40分鐘至60分鐘。採用上述的浴洗工藝,能夠較佳的去除厚度不一的氧化部分,且不會損傷所述通孔201的側壁。
本發明的實施例採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化,所述針對凸出部的氧化工藝具有氧化所述凸出部的速率大於凹陷區的效果,從而使得所述通孔側壁的凸出部氧化速率快,凹陷區氧化速率慢,且優化氧化工藝參數,形成較佳的氧化部分與所述矽襯底的介面接近於平面的結構;後續採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,去除氧化部分(氧化層),形成具有第二粗糙度的所述通孔側壁,從而降低所述通孔側壁的粗糙度。
本發明雖然已以較佳實施例公開如上,但其並不是用來限定本發明,任何本領域技術人員在不脫離本發明的精神和範圍內,都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改,因此,凡是未脫離本發明技術方案的內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾,均屬於本發明技術方案的保護範圍。
以上之敘述僅為本發明之較佳實施例說明,凡精於此項技藝者當可依據上述之說明而作其它種種之改良,惟這些改變仍屬於本發明之發明精神及以下所界定之專利範圍中。
S201‧‧‧提供矽襯底,所述矽襯底內形成有通孔,所述通孔側壁具有第一粗糙度
S202‧‧‧採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化
S203‧‧‧採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,形成具有第二粗糙度的所述通孔側壁,且第二粗糙度小於第一粗糙度
Claims (8)
- 一種通孔側壁形貌修飾方法,包含:提供矽襯底,所述矽襯底內形成有通孔,所述通孔側壁具有第一粗糙度;採用針對所述通孔側壁的凸出部的氧化工藝對所述凸出部進行氧化;採用濕法刻蝕溶液對氧化後的矽襯底進行浴洗,形成具有第二粗糙度的所述通孔側壁,且第二粗糙度小於第一粗糙度。
- 如權利要求1所述通孔側壁形貌修飾方法,其中所述氧化工藝為含有O的等離子體處理工藝或高溫氧化工藝。
- 如權利要求2所述通孔側壁形貌修飾方法,其中所述高溫氧化工藝為濕法高溫氧化工藝或乾法高溫氧化工藝。
- 如權利要求2所述通孔側壁形貌修飾方法,其中所述含有O的等離子體處理的工藝參數為:等離子體刻蝕腔體壓力為20毫托至1托,源射頻頻率為0.4兆赫茲至162兆赫茲,偏壓射頻頻率為0.4兆赫茲至40兆赫茲,源射頻功率為2000瓦至5000瓦,偏壓射頻功率為30瓦至500瓦,刻蝕氣體為含有O的氧化性氣體。
- 如權利要求2所述通孔側壁形貌修飾方法,其中所述高溫氧化工藝參數為:氧化溫度為600度至1300度。
- 如權利要求1所述通孔側壁形貌修飾方法,其中所述濕法刻蝕溶液為稀釋的氫氟酸或為HF和氨水的混合液。
- 如權利要求1所述通孔側壁形貌修飾方法,其中所述浴洗工藝參數為:稀釋的氫氟酸濃度為:水與氫氟酸的體積比例為100:1~1:1,浴洗溫度為常溫,浴洗時間為40分鐘至60分鐘。
- 如權利要求1所述通孔側壁形貌修飾方法,其中所述通孔為矽通孔或矽盲孔。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210077037.5A CN102610560B (zh) | 2012-03-21 | 2012-03-21 | 通孔侧壁形貌修饰方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201342457A true TW201342457A (zh) | 2013-10-16 |
TWI494991B TWI494991B (zh) | 2015-08-01 |
Family
ID=46527845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101145142A TW201342457A (zh) | 2012-03-21 | 2012-11-30 | 通孔側壁形貌修飾方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102610560B (zh) |
TW (1) | TW201342457A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681301B (zh) * | 2012-09-17 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法 |
CN104576506A (zh) * | 2013-10-22 | 2015-04-29 | 中微半导体设备(上海)有限公司 | 一种刻蚀硅通孔的方法 |
CN104089572B (zh) * | 2014-04-10 | 2016-12-07 | 北京大学 | 一种利用电容变化检测刻蚀侧壁粗糙的方法 |
CN105575787B (zh) * | 2014-10-16 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105762107A (zh) * | 2014-12-18 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
KR100875130B1 (ko) * | 2007-07-05 | 2008-12-22 | 한국광기술원 | 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법 |
KR20110069288A (ko) * | 2009-12-17 | 2011-06-23 | 한국전자통신연구원 | 관통형 실리콘 비아 형성 방법 |
CN102315157A (zh) * | 2010-08-11 | 2012-01-11 | 上海集成电路研发中心有限公司 | 一种tsv通孔形成方法和tsv通孔修正方法 |
-
2012
- 2012-03-21 CN CN201210077037.5A patent/CN102610560B/zh active Active
- 2012-11-30 TW TW101145142A patent/TW201342457A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN102610560B (zh) | 2014-03-05 |
TWI494991B (zh) | 2015-08-01 |
CN102610560A (zh) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI511297B (zh) | 半導體裝置及其製作方法 | |
CN102044410B (zh) | 减少微负载的等离子体蚀刻方法 | |
US7910438B2 (en) | Method for fabricating semiconductor device including recess gate | |
CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
TW201342457A (zh) | 通孔側壁形貌修飾方法 | |
KR20150109401A (ko) | 실리콘 질화물 유전체 필름을 패터닝하는 방법 | |
JP2009540539A (ja) | Siに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造 | |
CN110911476B (zh) | 一种埋入式栅极结构及其制造方法 | |
CN110211919B (zh) | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 | |
TWI305940B (en) | Method for fabricating semiconductor device having trench isolation | |
KR102487054B1 (ko) | 식각 방법 및 반도체 장치의 제조 방법 | |
TWI652368B (zh) | 去除晶片上的二氧化矽的方法及積體電路製造製程 | |
CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
US20090085169A1 (en) | Method of achieving atomically smooth sidewalls in deep trenches, and high aspect ratio silicon structure containing atomically smooth sidewalls | |
WO2013029210A1 (zh) | 后栅工艺中假栅的制造方法 | |
CN104835776B (zh) | Tsv盲孔的制作方法 | |
CN105742231B (zh) | 形成纳米线阵列的方法 | |
CN102194735A (zh) | 一种形成通孔的方法 | |
TWI570837B (zh) | 溝槽隔離結構的製造方法 | |
CN107452787A (zh) | 沟槽栅极引出结构及其制造方法 | |
CN104183533A (zh) | 一种制作半导体器件的方法 | |
CN103700622B (zh) | 硅通孔的形成方法 | |
TWI464803B (zh) | 在溝槽中製成底部氧化層之方法 | |
CN103996603A (zh) | 自对准双层图形半导体结构的制作方法 | |
CN106033719B (zh) | 半导体结构的形成方法 |