KR100875130B1 - 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법 - Google Patents
산화 확산 및 제거에 의한 실리콘 식각면 개질 방법 Download PDFInfo
- Publication number
- KR100875130B1 KR100875130B1 KR1020070067647A KR20070067647A KR100875130B1 KR 100875130 B1 KR100875130 B1 KR 100875130B1 KR 1020070067647 A KR1020070067647 A KR 1020070067647A KR 20070067647 A KR20070067647 A KR 20070067647A KR 100875130 B1 KR100875130 B1 KR 100875130B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- etching
- removal
- etching surface
- diffusion
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 54
- 239000010703 silicon Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000009792 diffusion process Methods 0.000 title claims abstract description 27
- 238000002407 reforming Methods 0.000 title 1
- 235000020637 scallop Nutrition 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 241000237509 Patinopecten sp. Species 0.000 claims abstract description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000009279 wet oxidation reaction Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 4
- 238000002715 modification method Methods 0.000 claims description 4
- 241000237503 Pectinidae Species 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 11
- 239000000523 sample Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 238000009623 Bosch process Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Micromachines (AREA)
Abstract
본 발명은 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법법에 관한 것으로, 실리콘이 식각되어 생성되는 식각면에 산화 확산 공정을 실행하여 산화막을 생성하고, 상기 산화막을 불산을 사용하여 제거함으로써, 실리콘 깊은 식각에 의해 생성된 스캘럽을 제거하여 식각면을 평탄화시킨다. 본 발명에 의하면, 실리콘 깊이 식각 공정 안정화로 인해 웨이퍼(wafer) 식각의 균일도를 향상시키며, 광 MEMS 미러 구조의 거울면 제작 시 금속을 증착할 경우 고른 면으로 인해 반사도 내지 투과도를 향상시킨다.
실리콘, 산화 확산, 식각면, 산화막, 스캘럽(scallop), 실리콘 깊은 식각
Description
본 발명은 산화 확산 공정을 사용하여 실리콘의 깊은 식각 공정(Si deep etching process)에 의해 식각면에 발생하는 스캘럽(scallop)을 제거해서 상기 식각면을 평탄화시키는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법에 관한 것이다.
일반적으로 실리콘 깊은 식각은 반도체 소자 공정에 적용되며, 미세 전기 기계 시스템이라 불리는 MEMS(micro electro mechanical system) 공정에 주로 사용되고 있다.
상기 MEMS 공정에 의한 소자는 일반적으로 반도체 제조기술을 응용하여 제조하는데, 광스위치 및 광필터를 제작하는 광 MEMS에 사용되며, 반도체 소자의 일괄 검사장비인 프로브 카드 및 LCD 검사장비인 프로브 유닛제작에 사용되며, 하드디스크 및 자기 광 헤드와 같은 정보기기, 생명, 의학 및 자동차용 센서 부품 제조에도 응용된다.
도 1 을 참조하면, 실리콘의 깊은 식각에 따른 것으로 종래에는 실리콘(100) 의 상부에 감광막(110)을 도포한 후 전면에 깊은 식각을 실행하고, 상기 실리콘(100)의 하부에 감광막(110)을 도포하여 후면에 깊은 식각을 실행함에 따라 상부와 하부의 식각에 의한 홀이 형성된다.
일반적으로 상기 실리콘 깊은 식각은, 종래기술에 따르면 SF6 또는 O2 플라즈마를 이용한, DRIE(Deep Reactive Ion Etching) 공정과 C4F8 플라즈마를 이용한 폴리머 증착공정(패시베이션)을 수십 차례 반복하여 형성된다. 이런 공정을 보쉬(Bosch) 공정이라 한다.
상기 실리콘의 깊은 식각 방법에 따라 형성된 식각면은 식각과 폴리머 증착을 반복함에 벽면이 거칠어지며, 식각면에 스캘럽(scallop) 현상이 나타난다.
이에 따라, 상기 식각 공정이 이루어진 웨이퍼(wafer)의 식각 균일도가 저감되고, MEMS 프로브 카드 및 유닛을 제작할 때 미세한 탐침이 부드럽게 들어가지 않는 현상과 상기 실리콘 식각 공정에 의해 거울면 제작시 반사도가 떨어지는 문제점이 있다.
일반적으로 실리콘 깊은 식각은 반도체 소자 공정에 적용되며, 미세 전기 기계 시스템이라 불리는 MEMS(micro electro mechanical system) 공정에 주로 사용되고 있다.
상기 MEMS 공정에 의한 소자는 일반적으로 반도체 제조기술을 응용하여 제조 하는데, 광스위치 및 광필터를 제작하는 광 MEMS에 사용되며, 반도체 소자의 일괄 검사장비인 프로브 카드 및 LCD 검사장비인 프로브 유닛제작에 사용되며, 하드디스크 및 자기 광 헤드와 같은 정보기기, 생명, 의학 및 자동차용 센서 부품 제조에도 응용된다.
도 1 을 참조하면, 실리콘의 깊은 식각에 따른 것으로 종래에는 실리콘(100)의 상부에 감광막(110)을 도포한 후 전면에 깊은 식각을 실행하고, 상기 실리콘(100)의 하부에 감광막(110)을 도포하여 후면에 깊은 식각을 실행함에 따라 상부와 하부의 식각에 의한 홀이 형성된다.
일반적으로 상기 실리콘 깊은 식각은, 종래기술에 따르면 SF6 또는 O2 플라즈마를 이용한, DRIE(Deep Reactive Ion Etching) 공정과 C4F8 플라즈마를 이용한 폴리머 증착공정(패시베이션)을 수십 차례 반복하여 형성된다. 이런 공정을 보쉬(Bosch) 공정이라 한다.
상기 실리콘의 깊은 식각 방법에 따라 형성된 식각면은 식각과 폴리머 증착을 반복함에 벽면이 거칠어지며, 식각면에 스캘럽(scallop) 현상이 나타난다.
이에 따라, 상기 식각 공정이 이루어진 웨이퍼(wafer)의 식각 균일도가 저감되고, MEMS 프로브 카드 및 유닛을 제작할 때 미세한 탐침이 부드럽게 들어가지 않는 현상과 상기 실리콘 식각 공정에 의해 거울면 제작시 반사도가 떨어지는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래 기술의 불편함을 해결하기 위하여 실리콘 깊은 식각 공정을 실행한 후, 식각에 의해 형성된 식각면에 산화 확산 공정을 실행하고, 산화 확산 공정에 의해 생성된 산화막을 제거함에 따라 식각 균일도를 향상시키는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위하여 본 발명의 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법에 있어서, 실리콘의 깊은 식각 공정에 의해 형성된 식각면에 산화 확산 공정을 실행한 후 산화막을 제거하여 식각면을 평탄화한다.
본 발명에서, 실리콘이 식각되는 1단계를 포함하고, 상기 식각 된 실리콘의 식각면에 산화 확산 공정을 실행되는 2단계를 포함하며, 상기 2단계에 의해 생성된 산화막이 제거되는 3단계를 포함하는 것이 바람직하다.
본 발명에서 상기 제 1단계는 상기 실리콘의 깊이 식각에 의해 생성된 식각면에 스캘럽(scallop)이 형성되는 것이 바람직하다.
본 발명에서 상기 산화막의 두께는 상기 스켈럽의 두께보다 큰 것이 바람직하다.
본 발명에서 상기 스캘럽의 두께는 50 nm 이상 500 nm 이하인 것이 바람직하 다.
본 발명에서 상기 제 2단계에서 실리콘의 온도는 800℃이상 1200℃이하인 것이 바람직하다.
본 발명에서 상기 확산 공정은 습식 산화 및 건식 산화를 포함하는 열 산화 공정을 포함하는 것이 바람직하다.
본 발명에서 상기 산화막의 두께는 500nm이상인 것이 바람직하다.
본 발명에서 상기 3단계에서 불산(HF) 및 BOE(buffered oxide etcher)를 포함하는 것이 바람직하다.
본 발명에서 상기 3단계에서 생성된 식각면의 거칠기의 두께는 10nm 이하인 것이 바람직하다.
상술한 바와 같이 본 발명에 의하면, 실리콘 깊은 식각 공정에 의해 발생하는 식각면의 불균형 즉, 스캘럽(scallop) 현상을 산화 확산 공정을 사용하여 방지하는 효과가 있다.
또한, 습식 산화 및 건식 산화 방법으로 표면 처리에 의한 산화막 형성 후 산화막을 제거함으로 식각면의 평탄화 공정이 용이하며, 공정이 안정화되어 웨이퍼 식각의 균일도를 향상시키는 효과가 있다.
그리고, 광스위치 또는 광필터의 MEMS 미러 구조의 거울면 제작시 반사도가 향상되는 효과와 발광소자의 플립칩 형태의 패키지에서 반사면을 부드럽게 하여 외 부효율을 향상시키는 효과가 있다.
본 발명을 이하 도면을 참고하여 바람직한 실시 예를 통해 상세히 설명한다.
도 4a, 도 4b 및 도 4c 는 본 발명의 일 실시 예에 따른 실리콘 식각면 개질 순서를 나타낸 도면이다.
도 4a 를 참조하면, 실리콘(100)의 깊은 식각을 실행할 때 식각면에 형성되는 스캘럽(210) 현상을 나타낸다.
상기 스캘럽(210)은 상기 실리콘(100)에 식각과 폴리머 증착을 반복함에 따라 나타나는 형상으로써, 상기 식각된 면의 단면이 곡선을 연속시킨 물결모양이나 부채꼴 모양을 나타낸다.(도 2a, 도 2b 참조)
상기 식각면(200)에 형성되는 상기 스캘럽(210)의 두께(A-A`)는 50 nm 이상 500nm 이하를 갖는다.(도 3참조)
도 4b 를 참조하면, 상기 도 4a 에서 식각 된 실리콘의 식각면에 산화 확산 공정이 실행된다.
상기 확산 공정은 상기 실리콘(100)의 식각면에 형성된 스캘럽(210) 부분에 저압기상증착장비(LPCVD)를 이용하여, 산소(O2), 물(H2O)를 주입하여 상기 실리콘(100)과 결합하여 산화막(400)이 생성된다. 또한, 상기 확산 공정은 1000℃의 온도에서 상기 산화막(400)을 형성한다.
상기 산화 방식은 습식 산화 및 건식 산화를 포함하는 열 산화 방법을 사용하여 상기 산화막(400)을 형성한다.
상기 습식 산화는 상기 실리콘(100)의 식각면(200)에 물을 주입하여 상기 산화막(400)을 형성한 것으로 하기의 식을 참조한다.
상기 건식 산화는 상기 실리콘(100)의 식각면(200)에 산소를 주입하여 상기 산화막(400)을 형성한 것으로 하기의 식을 참조한다. 이때, 상기 산소는 산소가스를 포함한다.
그리고, 상기 산화막(400)의 두께(B-B`)는 상기 스캘럽(210)이 식각 조건에 따라 두께가 달라질 수 있으므로 500nm 이상의 두께로 확산시켜서 안정성을 향상시킨다.
도 4c 를 참조하면, 상기 산화 확산 공정에 의해 생성된 산화막을 제거하여 식각면의 거칠기의 두께(C-C`)를 10nm 이하로 형성한다.
상기 거칠기의 두께가 10nm 이하로 감소된 것은 산소의 확산에 의해 형성된 산화막을 제거함으로써 균일한 실리콘(100) 표면만이 존재함에 기인한 것이다. (도 5 참조)
이에 따라 광스위치 또는 광필터 등의 마이크로 반사면 내지 투과면 제작시 사용하거나, LED 광학벤치의 금속막의 반사율을 향상시킨다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 은 종래의 멤스 프로브 유닛을 제조하기 위한 딥 실리콘 식각을 나타낸 도면.
도 2a 및 도 2b 는 종래의 깊은 실리콘 식각에 따른 식각면 형상을 나타낸 사진.
도 3 은 종래의 실리콘 식각에 따라 형성된 스캘럽을 나타낸 도면.
도 4a, 도 4b 및 도 4c 는 본 발명의 일 실시 예에 따른 실리콘 식각면 개질 순서를 나타낸 도면.
도 5 는 본 발명의 일 실시 예에 따른 개질 된 실리콘 식각면을 나타낸 사진.
<도면의 주요부분에 대한 부호의 설명>
100 : 실리콘 110 : 감광막
200 : 식각면 210 : 스캘럽
A-A` : 스캘럽의 두께 400 : 산화막
B-B` : 산화막의 두께 C-C` : 거칠기의 두께
Claims (11)
- 실리콘의 깊이 식각에 의해 생성된 식각면에 스캘럽(scallop)이 형성되는 단계;상기 식각 된 실리콘의 식각면에 산화 확산 공정을 실행되는 2단계; 및상기 2단계에 의해 생성된 산화막이 제거되는 3단계를 포함하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 삭제
- 제 1 항에 있어서,상기 산화막의 두께는 상기 스캘럽의 두께보다 큰 것을 특징으로 하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 제 1 항에 있어서,상기 스캘럽의 두께는 50 nm 이상 500 nm 이하인 것을 특징으로 하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 제 1 항에 있어서,상기 제 2단계에서 실리콘의 온도는 800℃이상 1200℃이하인 것을 특징으로 하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 제 1 항에 있어서,상기 확산 공정은 습식 산화 및 건식 산화를 포함하는 열 산화 공정을 포함하는 것을 특징으로 하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 제 6 항에 있어서,상기 습식 산화는 하기의 식을 포함하는 것을 특징으로 하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 제 6 항에 있어서,상기 건식 산화는 하기의 식을 포함하는 것을 특징으로 하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 삭제
- 제 1 항에 있어서,상기 3단계에서 불산(HF) 및 BOE(buffered oxide etcher)를 포함하는 것을 특징으로 하는 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070067647A KR100875130B1 (ko) | 2007-07-05 | 2007-07-05 | 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070067647A KR100875130B1 (ko) | 2007-07-05 | 2007-07-05 | 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100875130B1 true KR100875130B1 (ko) | 2008-12-22 |
Family
ID=40372928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070067647A KR100875130B1 (ko) | 2007-07-05 | 2007-07-05 | 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100875130B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315157A (zh) * | 2010-08-11 | 2012-01-11 | 上海集成电路研发中心有限公司 | 一种tsv通孔形成方法和tsv通孔修正方法 |
| CN102610560A (zh) * | 2012-03-21 | 2012-07-25 | 中微半导体设备(上海)有限公司 | 通孔侧壁形貌修饰方法 |
| CN104576506A (zh) * | 2013-10-22 | 2015-04-29 | 中微半导体设备(上海)有限公司 | 一种刻蚀硅通孔的方法 |
| KR101541369B1 (ko) | 2013-07-09 | 2015-08-04 | 포항공과대학교 산학협력단 | 반도체 소자의 스캘롭 제거방법 및 그 반도체 소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708941B1 (ko) | 2005-12-22 | 2007-04-17 | 매그나칩 반도체 유한회사 | 반도체 소자의 딥 트렌치 형성 방법 |
-
2007
- 2007-07-05 KR KR1020070067647A patent/KR100875130B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708941B1 (ko) | 2005-12-22 | 2007-04-17 | 매그나칩 반도체 유한회사 | 반도체 소자의 딥 트렌치 형성 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315157A (zh) * | 2010-08-11 | 2012-01-11 | 上海集成电路研发中心有限公司 | 一种tsv通孔形成方法和tsv通孔修正方法 |
| CN102610560A (zh) * | 2012-03-21 | 2012-07-25 | 中微半导体设备(上海)有限公司 | 通孔侧壁形貌修饰方法 |
| KR101541369B1 (ko) | 2013-07-09 | 2015-08-04 | 포항공과대학교 산학협력단 | 반도체 소자의 스캘롭 제거방법 및 그 반도체 소자 |
| CN104576506A (zh) * | 2013-10-22 | 2015-04-29 | 中微半导体设备(上海)有限公司 | 一种刻蚀硅通孔的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060138076A1 (en) | Method for making a planar suspended microstructure, using a sacrificial layer of polymer material and resulting component | |
| JP2003039395A5 (ko) | ||
| KR20040042003A (ko) | 글래스 웨이퍼의 비아홀 형성방법 | |
| US20150130044A1 (en) | Novel mechanism for mems bump side wall angle improvement | |
| KR100875130B1 (ko) | 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법 | |
| CN113176630B (zh) | 平滑波导结构和制造方法 | |
| US7563720B2 (en) | Boron doped shell for MEMS device | |
| EP2828888B1 (fr) | Procédé comprenant la fabrication d'au moins un plot d'assemblage sur un support et l'auto-assemblage d'une puce de circuit integré sur le support avec formation d'un matériau fluorocarboné entourant le plot et exposition du plot et du matériau fluorocarboné à un traitement ultraviolet en présence d'ozone | |
| KR101147383B1 (ko) | 반도체 소자의 딥 트렌치 형성 방법 | |
| JP2003251598A (ja) | 基板貫通エッチング方法 | |
| CN113314822B (zh) | 一种mems滤波器器件背孔的制作工艺和mems滤波器 | |
| KR20050084104A (ko) | 디스플레이 및 그 제조 방법 | |
| CN112158794A (zh) | 一种采用等离子体刻蚀制备原子力显微镜探针阶梯型基底的方法 | |
| KR100881513B1 (ko) | 반도체 미세패턴 형성 방법 | |
| JP2005305614A (ja) | 微小構造体の製造方法、微小構造体、波長可変光フィルタ及びマイクロミラー | |
| CN112661105B (zh) | 基于梳齿局部氧化的mems高低梳齿结构的制作方法 | |
| CN110137804A (zh) | 一种改善vcsel侧壁形貌的干法刻蚀方法 | |
| CN111137846B (zh) | 微米级台阶高度标准样块的制备方法 | |
| Seidler | Optimized process for fabrication of free-standing silicon nanophotonic devices | |
| CN110837157B (zh) | 光学装置封装及其制造方法 | |
| US20060165957A1 (en) | Method for producing at least one small opening in a layer on a substrate and components produced according ot said method | |
| EP1241703B1 (en) | Method for masking silicon during anisotropic wet etching | |
| JP5810577B2 (ja) | 低反射構造を成型するための原版の製造方法 | |
| JP2011526841A (ja) | 改善された均一性を有する微小ポストおよびそれを製作する方法 | |
| US11402579B2 (en) | Techniques for fabricating waveguide facets and die separation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111213 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |