JP2003251598A - 基板貫通エッチング方法 - Google Patents
基板貫通エッチング方法Info
- Publication number
- JP2003251598A JP2003251598A JP2002246856A JP2002246856A JP2003251598A JP 2003251598 A JP2003251598 A JP 2003251598A JP 2002246856 A JP2002246856 A JP 2002246856A JP 2002246856 A JP2002246856 A JP 2002246856A JP 2003251598 A JP2003251598 A JP 2003251598A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- layer
- mask pattern
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 191
- 239000000758 substrate Substances 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 129
- 230000035515 penetration Effects 0.000 title abstract 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 13
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 5
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 3
- 230000004907 flux Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 41
- 239000007789 gas Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000001307 helium Substances 0.000 description 6
- 229910052734 helium Inorganic materials 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910021642 ultra pure water Inorganic materials 0.000 description 3
- 239000012498 ultrapure water Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000000112 cooling gas Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000000018 DNA microarray Methods 0.000 description 1
- 102100021555 RNA cytosine C(5)-methyltransferase NSUN2 Human genes 0.000 description 1
- 101710173722 RNA cytosine C(5)-methyltransferase NSUN2 Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005662 electromechanics Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00087—Holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0107—Sacrificial metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0111—Bulk micromachining
- B81C2201/0112—Bosch process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
- Pressure Sensors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【課題】 工程を単純化させ、基板の冷却を効率よく行
わせ、プラズマイオンフラックスの流れが一定に保たれ
る基板貫通エッチング方法を提供する。 【解決手段】 基板貫通エッチング方法は、基板５０の
第1面上にバッファ層６２と金属層６４を形成し、前記
第1面と反対となる前記基板の第2面上にエッチングマス
クパターンを形成した後、これをエッチングマスクとし
て前記基板５０を貫通エッチングする。望ましくは、バ
ッファ層６２は二酸化シリコン層を、金属層６４はアル
ミニウム層を使用する。
わせ、プラズマイオンフラックスの流れが一定に保たれ
る基板貫通エッチング方法を提供する。 【解決手段】 基板貫通エッチング方法は、基板５０の
第1面上にバッファ層６２と金属層６４を形成し、前記
第1面と反対となる前記基板の第2面上にエッチングマス
クパターンを形成した後、これをエッチングマスクとし
て前記基板５０を貫通エッチングする。望ましくは、バ
ッファ層６２は二酸化シリコン層を、金属層６４はアル
ミニウム層を使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板貫通エッチン
グ方法に関し、特に3次元MEMS(Micro Electro Mechanic
al System)の製作において重要な技術である基板貫通エ
ッチング方法に関する。
グ方法に関し、特に3次元MEMS(Micro Electro Mechanic
al System)の製作において重要な技術である基板貫通エ
ッチング方法に関する。
【０００２】
【従来の技術】MEMSは、一般にその大きさが数μmから
数mm範囲に該当する極小型システム、または極小型部品
よりなるシステムを指すものであって、半導体集積回路
の製作に使われるバッチ型(batch type)工程技術を使用
して製作され、電気的部品及び機械的部品が結合され集
積化されたマイクロ素子またはシステムを意味する。
数mm範囲に該当する極小型システム、または極小型部品
よりなるシステムを指すものであって、半導体集積回路
の製作に使われるバッチ型(batch type)工程技術を使用
して製作され、電気的部品及び機械的部品が結合され集
積化されたマイクロ素子またはシステムを意味する。
【０００３】現在、MEMSは小型であって、移動性が高
く、かつ効率的な熱力学的エネルギーシステムであると
いう点でその領域が益々拡大しつつあり、特に一定の形
のリセス領域及び貫通領域が形成された複数のシリコン
基板を多層に積層して形成した3次元MEMSは、その構造
及び機能の重要性の他にもその製作技術が非常に重要な
要素となっている。特に、シリコン基板を貫通エッチン
グする技術について多様な研究が進められている。
く、かつ効率的な熱力学的エネルギーシステムであると
いう点でその領域が益々拡大しつつあり、特に一定の形
のリセス領域及び貫通領域が形成された複数のシリコン
基板を多層に積層して形成した3次元MEMSは、その構造
及び機能の重要性の他にもその製作技術が非常に重要な
要素となっている。特に、シリコン基板を貫通エッチン
グする技術について多様な研究が進められている。
【０００４】特に、MEMSでの基板貫通エッチングについ
ては、米国MIT(Massachusetts Institute of Technolog
y)のガスタービンラボが、1995年以来基板貫通エッチン
グ技術に関する多くの研究結果を発表してきた。雑誌
「センサー」の2001年4月号でMITのRavi Khannaらが発
表した論文"Microfabrication Protocols for Deep Rea
ctive Ion Etching and Wafer-Level Bonding"には、MI
Tの基板貫通エッチング技術に関する最近の動向が詳細
に提示されている。また、MITのLuc.G.Frechetteらが20
00年6月のSolid-State Sensor and Actuator Workshop
で発表した論文"Demonstration of a Microfabricated
High-Speed Turbin Supported on Gas Bearings"では基
板貫通エッチング技術のパワーMEMSへの応用が示されて
いる。また、Amit MehraらがJournal of Microelectrom
echanical Systems(Vol.9,NO.4,December 2000)に発表
した論文"ASix-Wafer Combustion System for a Silico
n MicroGas Turbine Engine"にはマイクロガスタービン
への適用について示されている。
ては、米国MIT(Massachusetts Institute of Technolog
y)のガスタービンラボが、1995年以来基板貫通エッチン
グ技術に関する多くの研究結果を発表してきた。雑誌
「センサー」の2001年4月号でMITのRavi Khannaらが発
表した論文"Microfabrication Protocols for Deep Rea
ctive Ion Etching and Wafer-Level Bonding"には、MI
Tの基板貫通エッチング技術に関する最近の動向が詳細
に提示されている。また、MITのLuc.G.Frechetteらが20
00年6月のSolid-State Sensor and Actuator Workshop
で発表した論文"Demonstration of a Microfabricated
High-Speed Turbin Supported on Gas Bearings"では基
板貫通エッチング技術のパワーMEMSへの応用が示されて
いる。また、Amit MehraらがJournal of Microelectrom
echanical Systems(Vol.9,NO.4,December 2000)に発表
した論文"ASix-Wafer Combustion System for a Silico
n MicroGas Turbine Engine"にはマイクロガスタービン
への適用について示されている。
【０００５】図１から図５は、従来のMEMS技術において
使用される基板貫通エッチング方法を説明するための図
面であり、前記雑誌「センサー」の2001年4月号でMITの
RaviKhannaらが発表した論文"Microfabrication Protoc
ols for Deep Reactive IonEtching and Wafer-Level B
onding"に提示された内容を簡略化して示した図面であ
る。
使用される基板貫通エッチング方法を説明するための図
面であり、前記雑誌「センサー」の2001年4月号でMITの
RaviKhannaらが発表した論文"Microfabrication Protoc
ols for Deep Reactive IonEtching and Wafer-Level B
onding"に提示された内容を簡略化して示した図面であ
る。
【０００６】図１に示すように、エッチングすべきウェ
ーハの基板１０上にフォトレジスト層１２をコーティン
グした後、半導体素子の製造工程で一般に使用される露
光工程及び現像工程により、基板の一定部分を開放する
フォトレジストパターンを形成する。
ーハの基板１０上にフォトレジスト層１２をコーティン
グした後、半導体素子の製造工程で一般に使用される露
光工程及び現像工程により、基板の一定部分を開放する
フォトレジストパターンを形成する。
【０００７】図２に示すように、前記フォトレジストパ
ターンをエッチングマスクとして前記基板１０の表面の
一部を乾式エッチングすることにより、基板１０内にト
レンチ状のリセス領域１０ａを形成し、引き続きフォト
レジスト層１２をストリップして除去する。
ターンをエッチングマスクとして前記基板１０の表面の
一部を乾式エッチングすることにより、基板１０内にト
レンチ状のリセス領域１０ａを形成し、引き続きフォト
レジスト層１２をストリップして除去する。
【０００８】図３に示すように、前記リセス領域１０ａ
を貫通させるために前記基板１０のリセス領域１０ａが
形成された表面とハンドリングウェーハ２０とをフォト
レジスト層１４を介在させて接着する。前記ハンドリン
グウェーハ２０はシリコンまたは石英よりなる剛体で構
成される。
を貫通させるために前記基板１０のリセス領域１０ａが
形成された表面とハンドリングウェーハ２０とをフォト
レジスト層１４を介在させて接着する。前記ハンドリン
グウェーハ２０はシリコンまたは石英よりなる剛体で構
成される。
【０００９】前述したように基板１０の貫通のためにエ
ッチング工程を行う時、ハンドリングウェーハ２０を使
用する理由は、ヘリウムガスのエッチングチャンバ内へ
の漏れを防止するためである。エッチングチャンバ内に
エッチング工程を行うウェーハ基板をエッチングチャン
バの中央下端部に設けられたステージ上にローディング
した後、プラズマ乾式エッチング工程を行い、エッチン
グ工程時にウェーハ基板に生じる熱を冷却するために、
前記ステージ内部を通じてエッチングウェーハの底面に
一定の温度に冷却されたヘリウムガスを接触させる。も
し、この時エッチングウェーハの一部が貫通されてホー
ルが形成されれば、エッチング工程中にヘリウムガスが
エッチングチャンバ内に漏れてエッチングチャンバを汚
染させ、工程条件を変化させる。したがって、たとえ基
板を貫通するエッチング工程であっても、ハンドリング
ウェーハ２０によりヘリウムガスのエッチングチャンバ
内への漏れを防止しうる。
ッチング工程を行う時、ハンドリングウェーハ２０を使
用する理由は、ヘリウムガスのエッチングチャンバ内へ
の漏れを防止するためである。エッチングチャンバ内に
エッチング工程を行うウェーハ基板をエッチングチャン
バの中央下端部に設けられたステージ上にローディング
した後、プラズマ乾式エッチング工程を行い、エッチン
グ工程時にウェーハ基板に生じる熱を冷却するために、
前記ステージ内部を通じてエッチングウェーハの底面に
一定の温度に冷却されたヘリウムガスを接触させる。も
し、この時エッチングウェーハの一部が貫通されてホー
ルが形成されれば、エッチング工程中にヘリウムガスが
エッチングチャンバ内に漏れてエッチングチャンバを汚
染させ、工程条件を変化させる。したがって、たとえ基
板を貫通するエッチング工程であっても、ハンドリング
ウェーハ２０によりヘリウムガスのエッチングチャンバ
内への漏れを防止しうる。
【００１０】基板１０とハンドリングウェーハ２０とを
接着した後、引き続き前記リセス領域１０ａが形成され
た面と反対の基板１０の表面上にフォトレジスト層１６
をコーティングし、前述したように露光及び現像工程を
行って前記リセス領域１０ａを含む部分を開放するフォ
トレジストパターンを形成する。前記フォトレジストパ
ターンが形成された基板１０とハンドリングウェーハ２
０の結合体をエッチングチャンバ内のステージ上にロー
ディングした後、前記フォトレジストパターンをエッチ
ングマスクとして使用して前記基板１０を前記リセス領
域１０ａまでプラズマを用いて乾式エッチングし基板１
０を貫通させる。
接着した後、引き続き前記リセス領域１０ａが形成され
た面と反対の基板１０の表面上にフォトレジスト層１６
をコーティングし、前述したように露光及び現像工程を
行って前記リセス領域１０ａを含む部分を開放するフォ
トレジストパターンを形成する。前記フォトレジストパ
ターンが形成された基板１０とハンドリングウェーハ２
０の結合体をエッチングチャンバ内のステージ上にロー
ディングした後、前記フォトレジストパターンをエッチ
ングマスクとして使用して前記基板１０を前記リセス領
域１０ａまでプラズマを用いて乾式エッチングし基板１
０を貫通させる。
【００１１】次いで、図５に示すように、基板貫通エッ
チングが終了した後、エッチングチャンバからこれら結
合体をアンローディングしてからハンドリングウェーハ
２０を脱着させ、フォトレジスト層１４、１６をストリ
ップして除去する。
チングが終了した後、エッチングチャンバからこれら結
合体をアンローディングしてからハンドリングウェーハ
２０を脱着させ、フォトレジスト層１４、１６をストリ
ップして除去する。
【００１２】しかし、前述したようなハンドリングウェ
ーハを使用して基板を貫通させる従来のMITの技術には
次のような問題点がある。第１に、レジストバーニング
現象が発生する。すなわち、エッチングウェーハの基板
１０とハンドリングウェーハ２０との間のフォトレジス
ト層１４がプラズマ工程で気泡を生じて膨らむ現象をい
う。
ーハを使用して基板を貫通させる従来のMITの技術には
次のような問題点がある。第１に、レジストバーニング
現象が発生する。すなわち、エッチングウェーハの基板
１０とハンドリングウェーハ２０との間のフォトレジス
ト層１４がプラズマ工程で気泡を生じて膨らむ現象をい
う。
【００１３】第２に、ウェーハ欠損(wafer breakage)が
生じる。すなわち、図４の"Ａ"部分のように、エッチン
グされるウェーハの基板１０に対する貫通エッチングの
最後に至り、ハンドリングウェーハ２０の表面と衝突し
たプラズマイオンフラックスが再び飛出しつつ基板１０
の側壁と衝突して基板１０の貫通ホールの側壁が破壊さ
れることをいう。
生じる。すなわち、図４の"Ａ"部分のように、エッチン
グされるウェーハの基板１０に対する貫通エッチングの
最後に至り、ハンドリングウェーハ２０の表面と衝突し
たプラズマイオンフラックスが再び飛出しつつ基板１０
の側壁と衝突して基板１０の貫通ホールの側壁が破壊さ
れることをいう。
【００１４】第３に、ストラクチャーエロージョン(str
ucture erosion)が生じる。すなわち、シリコンや石英
よりなるハンドリングウェーハ２０は熱伝導度が低いた
めに、ヘリウムガスによる基板１０の冷却効果が十分で
はなく、エッチングウェーハの基板１０の特定部位が腐
食されるように急にエッチングされることをいう。
ucture erosion)が生じる。すなわち、シリコンや石英
よりなるハンドリングウェーハ２０は熱伝導度が低いた
めに、ヘリウムガスによる基板１０の冷却効果が十分で
はなく、エッチングウェーハの基板１０の特定部位が腐
食されるように急にエッチングされることをいう。
【００１５】第４に、ハンドリングウェーハ２０を脱着
するのに長い時間がかかる。ハンドリングウェーハ２０
を脱着するためにはフォトレジスト層１４の除去溶液で
あるアセトンを使用しても、基板１０とハンドリングウ
ェーハ２０との密着性によって数時間以上の処理時間が
かかる。
するのに長い時間がかかる。ハンドリングウェーハ２０
を脱着するためにはフォトレジスト層１４の除去溶液で
あるアセトンを使用しても、基板１０とハンドリングウ
ェーハ２０との密着性によって数時間以上の処理時間が
かかる。
【００１６】
【発明が解決しようとする課題】本発明の目的は、前記
問題点を解決するためのものであって、ハンドリングウ
ェーハの接着という複雑な過程を省き、通常の半導体素
子の製造工程技術に基づいて単純化させた基板貫通エッ
チング方法を提供することにある。本発明の他の目的
は、熱伝導度の低いハンドリングウェーハの代りに熱伝
導度の高い材料を使用することによって、エッチング工
程間での冷却ガスの漏れを防止すると同時に、エッチン
グされるウェーハ基板を十分に冷却させうる基板貫通エ
ッチング方法を提供することにある。
問題点を解決するためのものであって、ハンドリングウ
ェーハの接着という複雑な過程を省き、通常の半導体素
子の製造工程技術に基づいて単純化させた基板貫通エッ
チング方法を提供することにある。本発明の他の目的
は、熱伝導度の低いハンドリングウェーハの代りに熱伝
導度の高い材料を使用することによって、エッチング工
程間での冷却ガスの漏れを防止すると同時に、エッチン
グされるウェーハ基板を十分に冷却させうる基板貫通エ
ッチング方法を提供することにある。
【００１７】本発明のさらに他の目的は、電気伝導度の
低いハンドリングウェーハの代りに電気伝導度の高い材
料を使用して、プラズマ乾式エッチング時にイオンの流
れを一定に保ち、エッチングウェーハ基板の側壁が破壊
されることを防止しうる基板貫通エッチング方法を提供
することにある。本発明のさらに他の目的は、基板貫通
エッチング工程が終了した後、基板を除いた不要な層を
短時間内に除去して工程時間を短縮させうる基板貫通エ
ッチング方法を提供することにある。
低いハンドリングウェーハの代りに電気伝導度の高い材
料を使用して、プラズマ乾式エッチング時にイオンの流
れを一定に保ち、エッチングウェーハ基板の側壁が破壊
されることを防止しうる基板貫通エッチング方法を提供
することにある。本発明のさらに他の目的は、基板貫通
エッチング工程が終了した後、基板を除いた不要な層を
短時間内に除去して工程時間を短縮させうる基板貫通エ
ッチング方法を提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するため
の本発明の一態様による基板貫通エッチング方法は、基
板の第１面上にバッファ層を形成する段階と、前記バッ
ファ層上に金属層を形成する段階と、前記第１面と反対
の前記基板の第２面上にエッチングマスクパターンを形
成する段階と、前記エッチングマスクパターンをエッチ
ングマスクとして前記基板を貫通エッチングする段階と
を含む。
の本発明の一態様による基板貫通エッチング方法は、基
板の第１面上にバッファ層を形成する段階と、前記バッ
ファ層上に金属層を形成する段階と、前記第１面と反対
の前記基板の第２面上にエッチングマスクパターンを形
成する段階と、前記エッチングマスクパターンをエッチ
ングマスクとして前記基板を貫通エッチングする段階と
を含む。
【００１９】前記基板の第１面上にバッファ層を形成す
る段階前に、前記第１面にリセス領域を形成する段階を
さらに含み、前記リセス領域を形成する段階は半導体素
子の製造工程で公知の写真エッチング技術を使用して行
うことができる。一方、前記基板を貫通エッチングする
段階後に、前記エッチングマスクパターンを除去する段
階と、前記金属層を除去する段階と、前記バッファ層を
除去する段階とをさらに含むことができる。
る段階前に、前記第１面にリセス領域を形成する段階を
さらに含み、前記リセス領域を形成する段階は半導体素
子の製造工程で公知の写真エッチング技術を使用して行
うことができる。一方、前記基板を貫通エッチングする
段階後に、前記エッチングマスクパターンを除去する段
階と、前記金属層を除去する段階と、前記バッファ層を
除去する段階とをさらに含むことができる。
【００２０】前記基板はシリコン単結晶基板であり、前
記バッファ層は望ましくは二酸化シリコン層であり、前
記金属層は望ましくはアルミニウム層である。一方、前
記目的を達成するための本発明の他の態様による基板貫
通エッチング方法は、基板の第１面に所定深さのリセス
領域を形成する段階と、前記リセス領域が形成された前
記基板の第１面上に第１バッファ層を形成する段階と、
前記第１バッファ層上に第１金属層を形成する段階と、
前記第１面と反対の前記基板の第２面上に、前記第１面
に形成された前記リセス領域に対応する領域の少なくと
も一部を開放する第１エッチングマスクパターンを形成
する段階と、前記第１エッチングマスクパターンをエッ
チングマスクとして前記基板を貫通エッチングする段階
とを含む。
記バッファ層は望ましくは二酸化シリコン層であり、前
記金属層は望ましくはアルミニウム層である。一方、前
記目的を達成するための本発明の他の態様による基板貫
通エッチング方法は、基板の第１面に所定深さのリセス
領域を形成する段階と、前記リセス領域が形成された前
記基板の第１面上に第１バッファ層を形成する段階と、
前記第１バッファ層上に第１金属層を形成する段階と、
前記第１面と反対の前記基板の第２面上に、前記第１面
に形成された前記リセス領域に対応する領域の少なくと
も一部を開放する第１エッチングマスクパターンを形成
する段階と、前記第１エッチングマスクパターンをエッ
チングマスクとして前記基板を貫通エッチングする段階
とを含む。
【００２１】前記基板の第１面にリセス領域を形成する
段階は、前記基板の第１面上に第２エッチングマスクパ
ターンを形成する段階と、前記第２エッチングマスクパ
ターンをエッチングマスクとして前記基板の一部をエッ
チングする段階と、前記第２エッチングマスクパターン
を除去する段階とを含み、前記第２エッチングマスクパ
ターンはフォトレジストパターン、または第２バッファ
層及び第２金属層が積層された構造よりなりうる。
段階は、前記基板の第１面上に第２エッチングマスクパ
ターンを形成する段階と、前記第２エッチングマスクパ
ターンをエッチングマスクとして前記基板の一部をエッ
チングする段階と、前記第２エッチングマスクパターン
を除去する段階とを含み、前記第２エッチングマスクパ
ターンはフォトレジストパターン、または第２バッファ
層及び第２金属層が積層された構造よりなりうる。
【００２２】一方、前記第１エッチングマスクパターン
もフォトレジストパターン、または第３バッファ層及び
第３金属層が積層された構造よりなりうる。前記基板を
貫通エッチングする段階後には、前記貫通エッチングに
より露出する前記第１バッファ層を湿式除去する段階を
さらに含むことができる。
もフォトレジストパターン、または第３バッファ層及び
第３金属層が積層された構造よりなりうる。前記基板を
貫通エッチングする段階後には、前記貫通エッチングに
より露出する前記第１バッファ層を湿式除去する段階を
さらに含むことができる。
【００２３】また、一変形態様として、前記基板を貫通
エッチングする段階後に、前記フォトレジストパターン
よりなる第１エッチングマスクパターンを除去する段階
と、前記第１金属層を除去する段階と、前記第１バッフ
ァ層を除去する段階とを行い、他の変形態様では前記第
１エッチングマスクパターンの第３金属層及び前記第１
金属層を除去する段階と、前記第１エッチングマスクパ
ターンの第３バッファ層及び前記第１バッファ層を除去
する段階とを行う。前記基板を貫通エッチングする段階
は、DRIE(Deep Reaction Ion Etching)法により行うこ
とが望ましく、前記基板を貫通エッチングする段階にお
いて貫通される部分は前記リセス領域内に含まれる。
エッチングする段階後に、前記フォトレジストパターン
よりなる第１エッチングマスクパターンを除去する段階
と、前記第１金属層を除去する段階と、前記第１バッフ
ァ層を除去する段階とを行い、他の変形態様では前記第
１エッチングマスクパターンの第３金属層及び前記第１
金属層を除去する段階と、前記第１エッチングマスクパ
ターンの第３バッファ層及び前記第１バッファ層を除去
する段階とを行う。前記基板を貫通エッチングする段階
は、DRIE(Deep Reaction Ion Etching)法により行うこ
とが望ましく、前記基板を貫通エッチングする段階にお
いて貫通される部分は前記リセス領域内に含まれる。
【００２４】
【発明の実施の形態】以下、本発明の望ましい実施例に
ついて添付した図面に基づいて詳しく説明する。下記実
施例は多様な形に変形でき、本発明の範囲が後述する実
施例に限定されるものではない。本発明の実施例は当業
者に本発明をさらに完全に説明するために提供される。
本発明の実施例を説明する図面において、ある層や領域
の厚さは明細書の明確性のために誇張されたものであ
り、図面上の同じ符号は同じ要素を示す。また、ある層
が他の層または基板の"上"にあると記載された場合、前
記ある層が前記他の層または基板の上部に直接存在で
き、その間に第３の層が介在しうる。
ついて添付した図面に基づいて詳しく説明する。下記実
施例は多様な形に変形でき、本発明の範囲が後述する実
施例に限定されるものではない。本発明の実施例は当業
者に本発明をさらに完全に説明するために提供される。
本発明の実施例を説明する図面において、ある層や領域
の厚さは明細書の明確性のために誇張されたものであ
り、図面上の同じ符号は同じ要素を示す。また、ある層
が他の層または基板の"上"にあると記載された場合、前
記ある層が前記他の層または基板の上部に直接存在で
き、その間に第３の層が介在しうる。
【００２５】<第１実施例>図６から図１３は、本発明の
第１実施例による基板貫通エッチング方法を説明するた
めの工程断面図である。第１実施例は基板を２段階によ
りエッチングすることによって貫通させる技術に関す
る。
第１実施例による基板貫通エッチング方法を説明するた
めの工程断面図である。第１実施例は基板を２段階によ
りエッチングすることによって貫通させる技術に関す
る。
【００２６】図６を参照すれば、基板５０上にバッファ
層５２及び金属層５４が形成されており、金属層５４上
にエッチングマスクパターン５６が形成されている。具
体的に、前記基板５０は、例えばシリコン単結晶よりな
る半導体ウェーハを使用し、バッファ層５２を形成する
前にH2SO4:H2O2=4:1よりなるSPM(Sulfuric PeroxideMix
ture)溶液で約120℃で十分に洗浄し、スピン法により乾
燥させる。本実施例において前記基板５０は、450μmの
厚さを有するものを使用した。
層５２及び金属層５４が形成されており、金属層５４上
にエッチングマスクパターン５６が形成されている。具
体的に、前記基板５０は、例えばシリコン単結晶よりな
る半導体ウェーハを使用し、バッファ層５２を形成する
前にH2SO4:H2O2=4:1よりなるSPM(Sulfuric PeroxideMix
ture)溶液で約120℃で十分に洗浄し、スピン法により乾
燥させる。本実施例において前記基板５０は、450μmの
厚さを有するものを使用した。
【００２７】次いで、前記洗浄された基板５０上にバッ
ファ層５２、例えばSiO2層をプラズマ強化化学気相蒸着
法(PECVD)により約1000Å程度の厚さになるように形成
する。二酸化シリコン層は段付きに優れるために、二酸
化シリコン層を形成する前に基板５０の表面が一定の形
にパターン化されていてもその側壁に十分に蒸着されて
側壁保護が可能であり、複数のウェーハを積層してボン
ディングする3次元MEMS構造の製作時、ウェーハボンデ
ィングのための表面保護膜としても優秀な特性を有す
る。一方、本実施例のバッファ層５２としては前記二酸
化シリコン層に限定されず、本発明の要旨に符合するか
ぎり多様な物質で構成されうる。
ファ層５２、例えばSiO2層をプラズマ強化化学気相蒸着
法(PECVD)により約1000Å程度の厚さになるように形成
する。二酸化シリコン層は段付きに優れるために、二酸
化シリコン層を形成する前に基板５０の表面が一定の形
にパターン化されていてもその側壁に十分に蒸着されて
側壁保護が可能であり、複数のウェーハを積層してボン
ディングする3次元MEMS構造の製作時、ウェーハボンデ
ィングのための表面保護膜としても優秀な特性を有す
る。一方、本実施例のバッファ層５２としては前記二酸
化シリコン層に限定されず、本発明の要旨に符合するか
ぎり多様な物質で構成されうる。
【００２８】次いで、前記バッファ層５２上に金属層５
４、例えばアルミニウム層を物理的気相蒸着法(PVD)に
より約3000Å程度の厚さに形成する。前記アルミニウム
層は脆性特性の二酸化シリコン層上に蒸着されることで
二酸化シリコン層の短所を克服でき、同時に優秀な熱伝
導度及び電気伝導度を有する。しかし、前記金属層５４
はアルミニウム層に限定されず、本発明の概念に符合す
るかぎりあらゆる金属物質を使用しうる。
４、例えばアルミニウム層を物理的気相蒸着法(PVD)に
より約3000Å程度の厚さに形成する。前記アルミニウム
層は脆性特性の二酸化シリコン層上に蒸着されることで
二酸化シリコン層の短所を克服でき、同時に優秀な熱伝
導度及び電気伝導度を有する。しかし、前記金属層５４
はアルミニウム層に限定されず、本発明の概念に符合す
るかぎりあらゆる金属物質を使用しうる。
【００２９】次いで、前記金属層５４上にエッチングマ
スクパターン５６、例えばフォトレジストパターンを露
光及び現像工程により形成する。具体的には、前記金属
層５４上にフォトレジストをコーティングする前に、フ
ォトレジスト層の接着力を向上させるためにHMDS(HexaM
ethylDiSilizane)をコーティングし、その後スピンコー
タを使用してモデル名AZ1512のフォトレジストを約1.2
μm程度の厚さに形成し、約95℃に保たれるオーブンで
約30分間プレベーク(Pre-bake)を行う。
スクパターン５６、例えばフォトレジストパターンを露
光及び現像工程により形成する。具体的には、前記金属
層５４上にフォトレジストをコーティングする前に、フ
ォトレジスト層の接着力を向上させるためにHMDS(HexaM
ethylDiSilizane)をコーティングし、その後スピンコー
タを使用してモデル名AZ1512のフォトレジストを約1.2
μm程度の厚さに形成し、約95℃に保たれるオーブンで
約30分間プレベーク(Pre-bake)を行う。
【００３０】次いで、あらかじめ設計されたパターンを
有するマスクを使用して露光工程を実施する。露光工程
はフィルムマスクの場合12mWで12秒間行い、クロムマス
クの場合12mWで8.5秒間行う。次いで、現像液:超純水
(D.I water)=6:1の現像液を使用して70秒間露光部を現
像して除去し、6から7分間超純水によるリンス工程を行
った後、約10分間スピン乾燥させ、約110℃に保たれる
オーブンで約30分間ポストベーク(Post-bake)させてエ
ッチングマスクパターン５６を形成する。
有するマスクを使用して露光工程を実施する。露光工程
はフィルムマスクの場合12mWで12秒間行い、クロムマス
クの場合12mWで8.5秒間行う。次いで、現像液:超純水
(D.I water)=6:1の現像液を使用して70秒間露光部を現
像して除去し、6から7分間超純水によるリンス工程を行
った後、約10分間スピン乾燥させ、約110℃に保たれる
オーブンで約30分間ポストベーク(Post-bake)させてエ
ッチングマスクパターン５６を形成する。
【００３１】図７に示すように、前記エッチングマスク
パターン５６をエッチングマスクとして前記金属層５
４、例えばアルミニウム層を湿式エッチングして除去す
る。アルミニウム層のためのエッチング溶液はH3PO4:HN
O3:CH3COOH:D.I water=16:1:1:2を使用し、エッチング
は約40℃で3から4分間行った。次いで、HF溶液にディッ
ピングさせて、露出したバッファ層５２を湿式エッチン
グして除去する。次いで、残存するフォトレジスト層を
約5分間ストリップして除去した後、約5分間リンスし、
乾燥させる。これにより、基板５０のエッチングのため
の、バッファ層５２及び金属層５４よりなるエッチング
マスクパターンが完成される。
パターン５６をエッチングマスクとして前記金属層５
４、例えばアルミニウム層を湿式エッチングして除去す
る。アルミニウム層のためのエッチング溶液はH3PO4:HN
O3:CH3COOH:D.I water=16:1:1:2を使用し、エッチング
は約40℃で3から4分間行った。次いで、HF溶液にディッ
ピングさせて、露出したバッファ層５２を湿式エッチン
グして除去する。次いで、残存するフォトレジスト層を
約5分間ストリップして除去した後、約5分間リンスし、
乾燥させる。これにより、基板５０のエッチングのため
の、バッファ層５２及び金属層５４よりなるエッチング
マスクパターンが完成される。
【００３２】図８に示すように、図７に示された前記バ
ッファ層５２及び金属層５４よりなるエッチングマスク
パターンをエッチングマスクとして使用しシリコン基板
５０をプラズマ乾式エッチングする。エッチング方法は
ボシュ工程(Bosch Process)と呼ばれるDRIE法を使用し
て行い、ボシュ工程についてはA.A.AyonらによりJourna
l of The Electrochemical Society(146(1), 339-349,1
999)に発表された論文"Cararacterization of a Time M
ultiplexed Inductively Coupled Plasma Etcher"に十
分に開示されており、その詳細な説明は略す。本実施例
ではポリマ塗布時間/底部ポリマ除去時間/シリコンエッ
チング時間を5/3/6(秒)とする工程条件下で行い、エッ
チングされて除去された第１リセス領域５０ａの深さが
約250μmになるように実施した。
ッファ層５２及び金属層５４よりなるエッチングマスク
パターンをエッチングマスクとして使用しシリコン基板
５０をプラズマ乾式エッチングする。エッチング方法は
ボシュ工程(Bosch Process)と呼ばれるDRIE法を使用し
て行い、ボシュ工程についてはA.A.AyonらによりJourna
l of The Electrochemical Society(146(1), 339-349,1
999)に発表された論文"Cararacterization of a Time M
ultiplexed Inductively Coupled Plasma Etcher"に十
分に開示されており、その詳細な説明は略す。本実施例
ではポリマ塗布時間/底部ポリマ除去時間/シリコンエッ
チング時間を5/3/6(秒)とする工程条件下で行い、エッ
チングされて除去された第１リセス領域５０ａの深さが
約250μmになるように実施した。
【００３３】次いで、前述したH3PO4:HNO3:CH3COOH:D.I
water=16:1:1:2のエッチング液を使用してアルミニウ
ム金属層５４を60から90分間湿式エッチングして除去
し、HF溶液内で二酸化シリコンのバッファ層５２を除去
する。したがって、図８に示されたように、１段階のエ
ッチング工程により基板の一面に第１リセス領域５０ａ
が形成された基板５０が形成される。
water=16:1:1:2のエッチング液を使用してアルミニウ
ム金属層５４を60から90分間湿式エッチングして除去
し、HF溶液内で二酸化シリコンのバッファ層５２を除去
する。したがって、図８に示されたように、１段階のエ
ッチング工程により基板の一面に第１リセス領域５０ａ
が形成された基板５０が形成される。
【００３４】図９を参照する。前述したようにH2SO4:H2
O2=4:1よりなるSPM溶液で、第１リセス領域５０ａが形
成された基板５０を十分に洗浄して乾燥する。次いで、
前記第１リセス領域５０ａが形成された表面上にバッフ
ァ層６２、例えばTEOS酸化層をPECVDにより約5000Åに
なるように形成する。次いで、前記バッファ層６２上に
金属層６４、例えばアルミニウム層をPVDにより約3000
Åに形成する。
O2=4:1よりなるSPM溶液で、第１リセス領域５０ａが形
成された基板５０を十分に洗浄して乾燥する。次いで、
前記第１リセス領域５０ａが形成された表面上にバッフ
ァ層６２、例えばTEOS酸化層をPECVDにより約5000Åに
なるように形成する。次いで、前記バッファ層６２上に
金属層６４、例えばアルミニウム層をPVDにより約3000
Åに形成する。
【００３５】図１０に示すように、前記第１リセス領域
５０ａが形成された表面の反対面上にバッファ層７２、
例えばTEOS酸化層をプラズマ強化化学気相蒸着法(PECV
D)により約1000Åになるように形成する。次いで、前記
バッファ層７２上に金属層７４、例えばアルミニウム層
を物理的気相蒸着法(PVD)により約3000Åに形成する。
５０ａが形成された表面の反対面上にバッファ層７２、
例えばTEOS酸化層をプラズマ強化化学気相蒸着法(PECV
D)により約1000Åになるように形成する。次いで、前記
バッファ層７２上に金属層７４、例えばアルミニウム層
を物理的気相蒸着法(PVD)により約3000Åに形成する。
【００３６】次いで、図６のように前記金属層７４上に
エッチングマスクパターン６６、例えばフォトレジスト
パターンを露光及び現像工程により形成する。その詳細
な説明は図６を参照して説明したので、ここでは簡略に
説明する。すなわち、前記金属層７４上にフォトレジス
トをコーティングする前にHMDSをコーティングし、その
後スピンコータを使用してフォトレジストを形成し、オ
ーブンでプレベーク工程を行う。次いで、あらかじめ設
計されたパターンを有するマスクを使用して露光工程を
実施する。次いで、現像液を使用して露光部を現像して
除去し、超純水でリンス工程を行った後、スピン乾燥
し、オーブンでポストベークしてエッチングマスクパタ
ーン６６を形成する。
エッチングマスクパターン６６、例えばフォトレジスト
パターンを露光及び現像工程により形成する。その詳細
な説明は図６を参照して説明したので、ここでは簡略に
説明する。すなわち、前記金属層７４上にフォトレジス
トをコーティングする前にHMDSをコーティングし、その
後スピンコータを使用してフォトレジストを形成し、オ
ーブンでプレベーク工程を行う。次いで、あらかじめ設
計されたパターンを有するマスクを使用して露光工程を
実施する。次いで、現像液を使用して露光部を現像して
除去し、超純水でリンス工程を行った後、スピン乾燥
し、オーブンでポストベークしてエッチングマスクパタ
ーン６６を形成する。
【００３７】図１１に示すように、前記エッチングマス
クパターン６６をエッチングマスクとして前記金属層７
４、例えばアルミニウム層を湿式エッチングして除去す
る。アルミニウム層のためのエッチング溶液は前述した
ようにH3PO4:HNO3:CH3COOH:D.I water=16:1:1:2を使用
した。次いで、HF溶液にディッピングさせて、露出した
バッファ層７２を湿式エッチングにより除去する。次い
で、残存するフォトレジスト層をストリップして除去し
た後、リンスしてから乾燥する。したがって、基板５０
のエッチングのための、バッファ層７２及び金属層７４
よりなるエッチングマスクパターンが完成する。
クパターン６６をエッチングマスクとして前記金属層７
４、例えばアルミニウム層を湿式エッチングして除去す
る。アルミニウム層のためのエッチング溶液は前述した
ようにH3PO4:HNO3:CH3COOH:D.I water=16:1:1:2を使用
した。次いで、HF溶液にディッピングさせて、露出した
バッファ層７２を湿式エッチングにより除去する。次い
で、残存するフォトレジスト層をストリップして除去し
た後、リンスしてから乾燥する。したがって、基板５０
のエッチングのための、バッファ層７２及び金属層７４
よりなるエッチングマスクパターンが完成する。
【００３８】図１２を参照すれば、前記バッファ層７２
及び金属層７４よりなるエッチングマスクパターンをエ
ッチングマスクとして使用し基板５０をプラズマ乾式エ
ッチングする。エッチング方法は前述したようにボシュ
工程と呼ばれるDRIE法を使用して行い、本実施例ではポ
リマ塗布時間/底部ポリマ除去時間/シリコンエッチング
時間を5/3/6(秒)とする工程条件下で行い、この段階の
エッチングの結果、第２リセス領域５０ｂが形成され、
第２リセス領域５０ｂの深さが約200μmとなって基板５
０が貫通される。
及び金属層７４よりなるエッチングマスクパターンをエ
ッチングマスクとして使用し基板５０をプラズマ乾式エ
ッチングする。エッチング方法は前述したようにボシュ
工程と呼ばれるDRIE法を使用して行い、本実施例ではポ
リマ塗布時間/底部ポリマ除去時間/シリコンエッチング
時間を5/3/6(秒)とする工程条件下で行い、この段階の
エッチングの結果、第２リセス領域５０ｂが形成され、
第２リセス領域５０ｂの深さが約200μmとなって基板５
０が貫通される。
【００３９】次いで、第２リセス領域５０ｂの底部には
バッファ層６２の一部が露出し、低いエッチング選択比
で除去してその下部の金属層６４の表面を露出させる。
次いで、前述したH3PO4:HNO3:CH3COOH:D.I water=16:1:
1:2のエッチング液を使用してアルミニウム金属層６
４、７４を湿式エッチングにより除去し、HF溶液内で、
残存するバッファ層６２、７２を除去する。したがっ
て、図１３で示されたように、二段階のエッチング工程
により基板の第１リセス領域５０ａ及び第２リセス領域
５０ｂが相互連結して貫通された基板５０が形成され
る。
バッファ層６２の一部が露出し、低いエッチング選択比
で除去してその下部の金属層６４の表面を露出させる。
次いで、前述したH3PO4:HNO3:CH3COOH:D.I water=16:1:
1:2のエッチング液を使用してアルミニウム金属層６
４、７４を湿式エッチングにより除去し、HF溶液内で、
残存するバッファ層６２、７２を除去する。したがっ
て、図１３で示されたように、二段階のエッチング工程
により基板の第１リセス領域５０ａ及び第２リセス領域
５０ｂが相互連結して貫通された基板５０が形成され
る。
【００４０】<第２実施例>図１４から図１７は本発明の
第２実施例による基板貫通エッチング方法を説明するた
めの工程断面図である。第２実施例は基板を一段階によ
りエッチングすることによって貫通させる技術に関す
る。第１実施例と同一な技術はその詳細な説明を略す。
第２実施例による基板貫通エッチング方法を説明するた
めの工程断面図である。第２実施例は基板を一段階によ
りエッチングすることによって貫通させる技術に関す
る。第１実施例と同一な技術はその詳細な説明を略す。
【００４１】図１４に示すように、基板９０上にバッフ
ァ層９２及び金属層９４を形成する。前記基板９０は、
例えばシリコン単結晶よりなる半導体ウェーハを使用
し、バッファ層９２を形成する前にH2SO4:H2O2=4:1より
なるSPM溶液で十分に洗浄し、乾燥させる。次いで、洗
浄された基板９０上にバッファ層９２、例えばSiO2層を
PECVDにより約1000Åになるように形成する。次いで、
前記バッファ層９２上に金属層９４、例えばアルミニウ
ム層をPVDにより約3000Åに形成する。
ァ層９２及び金属層９４を形成する。前記基板９０は、
例えばシリコン単結晶よりなる半導体ウェーハを使用
し、バッファ層９２を形成する前にH2SO4:H2O2=4:1より
なるSPM溶液で十分に洗浄し、乾燥させる。次いで、洗
浄された基板９０上にバッファ層９２、例えばSiO2層を
PECVDにより約1000Åになるように形成する。次いで、
前記バッファ層９２上に金属層９４、例えばアルミニウ
ム層をPVDにより約3000Åに形成する。
【００４２】図１５に示すように、前記バッファ層９２
及び金属層９４が形成された反対表面上にエッチングマ
スクパターン９６、例えば、前述したようにフォトレジ
ストパターンを露光及び現像工程により形成する。図１
６に示すように、前記エッチングマスクパターン９６を
エッチングマスクとして前記基板９０を前記バッファ層
９２が露出するまでエッチングして、貫通ホール９０ａ
を形成する。エッチング方法は前述したDRIE法を使用し
て行った。したがって、一段階のエッチング工程により
基板を貫通させうる。
及び金属層９４が形成された反対表面上にエッチングマ
スクパターン９６、例えば、前述したようにフォトレジ
ストパターンを露光及び現像工程により形成する。図１
６に示すように、前記エッチングマスクパターン９６を
エッチングマスクとして前記基板９０を前記バッファ層
９２が露出するまでエッチングして、貫通ホール９０ａ
を形成する。エッチング方法は前述したDRIE法を使用し
て行った。したがって、一段階のエッチング工程により
基板を貫通させうる。
【００４３】次いで、貫通ホール９０ａの底部に露出し
たバッファ層９２の一部を低い選択比でエッチングして
除去し、その下部の金属層９４の表面を露出させる。次
いで、前記フォトレジストエッチングマスクパターン９
６をストリップして除去した後、前述したH3PO4:HNO3:C
H3COOH:D.I water=16:1:1:2のエッチング液を使用して
アルミニウム金属層９４を湿式除去し、HF溶液内で、残
存するバッファ層９２を除去する。
たバッファ層９２の一部を低い選択比でエッチングして
除去し、その下部の金属層９４の表面を露出させる。次
いで、前記フォトレジストエッチングマスクパターン９
６をストリップして除去した後、前述したH3PO4:HNO3:C
H3COOH:D.I water=16:1:1:2のエッチング液を使用して
アルミニウム金属層９４を湿式除去し、HF溶液内で、残
存するバッファ層９２を除去する。
【００４４】したがって、図１７に示されたように一段
階のエッチング工程により貫通ホール９０ａを有する基
板９０が形成される。前述した第１実施例及び第２実施
例は、3次元MEMSの製作における各個別ウェーハに対す
る基板貫通エッチング技術に関するものであるが、本発
明は前記実施例により限定されず、本発明の要旨が及ぶ
範囲内で当業者により多様な変形が可能である。
階のエッチング工程により貫通ホール９０ａを有する基
板９０が形成される。前述した第１実施例及び第２実施
例は、3次元MEMSの製作における各個別ウェーハに対す
る基板貫通エッチング技術に関するものであるが、本発
明は前記実施例により限定されず、本発明の要旨が及ぶ
範囲内で当業者により多様な変形が可能である。
【００４５】具体的には、第１実施例において、図８に
示された第１リセス領域５０ａを形成するために、図７
に示されたバッファ層５２及び金属層５４の積層構造よ
りなるエッチングマスクパターンを使用したが、これに
限定されずシリコン基板５０とのエッチング選択比があ
るかぎり多様な形態のエッチングマスクパターン、例え
ば単一のフォトレジストパターン、または酸化層/窒化
層が積層され形成されたエッチングマスクパターンを使
用しうる。
示された第１リセス領域５０ａを形成するために、図７
に示されたバッファ層５２及び金属層５４の積層構造よ
りなるエッチングマスクパターンを使用したが、これに
限定されずシリコン基板５０とのエッチング選択比があ
るかぎり多様な形態のエッチングマスクパターン、例え
ば単一のフォトレジストパターン、または酸化層/窒化
層が積層され形成されたエッチングマスクパターンを使
用しうる。
【００４６】また、第２実施例では貫通ホール９０ａを
形成するためのエッチングマスクパターン９６として単
一のフォトレジストパターンを使用したが、図７に示さ
れたバッファ層５２及び金属層５４の積層構造よりなる
エッチングマスクパターン、または酸化層/窒化層が積
層されて形成されたエッチングマスクパターンを使用し
うる。
形成するためのエッチングマスクパターン９６として単
一のフォトレジストパターンを使用したが、図７に示さ
れたバッファ層５２及び金属層５４の積層構造よりなる
エッチングマスクパターン、または酸化層/窒化層が積
層されて形成されたエッチングマスクパターンを使用し
うる。
【００４７】また、本実施例ではバッファ層を二酸化シ
リコン層、金属層をアルミニウム層として使用したが、
これに限定されず多様な金属層、ならびにその金属層と
接触特性に優れた多様な物質層を組合わせて使用でき
る。一方、第１実施例及び第２実施例では基板の貫通エ
ッチングに焦点を合わせて簡略に説明したが、3次元MEM
S構造では、積層される各個別ウェーハ基板ごとにそのM
EMSの機能によって多様な構造を有するようにその表面
にパターンを有する。したがって、各個別ウェーハ基板
は上面と下面とを同じパターンで貫通させたものもあ
り、ウェーハ基板の上面と下面とが別のパターンを有す
ることもある。例えば、まず特定ウェーハの上面にのみ
浅いリセス領域を形成し、別のエッチング工程により第
１実施例または第２実施例のような基板貫通エッチング
を、これら浅いリセス領域を含むか、あるいは含まない
領域に適用して貫通ホールを形成させうる。
リコン層、金属層をアルミニウム層として使用したが、
これに限定されず多様な金属層、ならびにその金属層と
接触特性に優れた多様な物質層を組合わせて使用でき
る。一方、第１実施例及び第２実施例では基板の貫通エ
ッチングに焦点を合わせて簡略に説明したが、3次元MEM
S構造では、積層される各個別ウェーハ基板ごとにそのM
EMSの機能によって多様な構造を有するようにその表面
にパターンを有する。したがって、各個別ウェーハ基板
は上面と下面とを同じパターンで貫通させたものもあ
り、ウェーハ基板の上面と下面とが別のパターンを有す
ることもある。例えば、まず特定ウェーハの上面にのみ
浅いリセス領域を形成し、別のエッチング工程により第
１実施例または第２実施例のような基板貫通エッチング
を、これら浅いリセス領域を含むか、あるいは含まない
領域に適用して貫通ホールを形成させうる。
【００４８】このような3次元MEMS構造についての詳細
な説明は前述したMITに帰属された米国特許第５,932,94
0号公報に詳細に記載されており、その構造についての
開示内容は本明細書の一部としてここで共に引用する。
一方、前述した実施例では基板の一部についてのみ説明
したが、3次元MEMSを構成する各層の１枚のウェーハに
対して多様な単位体を集積させウェーハ単位で工程を行
った後、各層に該当するウェーハを直接ボンディング
し、各単位体別に切断すれば、複数個の3次元MEMSを形
成しうる。
な説明は前述したMITに帰属された米国特許第５,932,94
0号公報に詳細に記載されており、その構造についての
開示内容は本明細書の一部としてここで共に引用する。
一方、前述した実施例では基板の一部についてのみ説明
したが、3次元MEMSを構成する各層の１枚のウェーハに
対して多様な単位体を集積させウェーハ単位で工程を行
った後、各層に該当するウェーハを直接ボンディング
し、各単位体別に切断すれば、複数個の3次元MEMSを形
成しうる。
【００４９】本発明による基板貫通エッチング工程が行
われた3次元MEMSを構成する各層のウェーハは、前述し
たSPM洗浄液、ならびに米国RCA社により開発されたRCA
洗浄液(NH4OH:H2O2:D.I water=1:1:5)により十分に洗浄
した後、アライナーによりプレボンディングさせ、炉で
アニーリングすれば、接触面で直接ボンディングさせう
る。
われた3次元MEMSを構成する各層のウェーハは、前述し
たSPM洗浄液、ならびに米国RCA社により開発されたRCA
洗浄液(NH4OH:H2O2:D.I water=1:1:5)により十分に洗浄
した後、アライナーによりプレボンディングさせ、炉で
アニーリングすれば、接触面で直接ボンディングさせう
る。
【００５０】本発明の基板貫通エッチング方法は、多様
な形態の3次元MEMS、例えばマイクロミラーアレイプロ
ジェクター(Micro Mirror Array Projector)、マイクロ
加速度計(MicroAccelerometer)、マイクロジャイロスコ
ープ(Micro Gyroscope)、タイヤ圧力センサーなどの自
動車システム、LOC(Laboratory On Chip)、DNAチップ等
に多様に適用でき、マイクロガスタービンエンジン、マ
イクロタービン、マイクロ燃焼器等のマイクロパワーME
MSに適用できる。
な形態の3次元MEMS、例えばマイクロミラーアレイプロ
ジェクター(Micro Mirror Array Projector)、マイクロ
加速度計(MicroAccelerometer)、マイクロジャイロスコ
ープ(Micro Gyroscope)、タイヤ圧力センサーなどの自
動車システム、LOC(Laboratory On Chip)、DNAチップ等
に多様に適用でき、マイクロガスタービンエンジン、マ
イクロタービン、マイクロ燃焼器等のマイクロパワーME
MSに適用できる。
【００５１】
【発明の効果】前述したように本発明によれば、熱伝導
度及び電気伝導度の低い既存のハンドリングウェーハの
代りに金属物質を使用することによって、基板の冷却を
効率よく行うと共に、基板貫通時にプラズマイオンフラ
ックスがこの金属物質を通じて円滑に循環されるため
に、貫通ホールの周辺の基板のパターンが損傷されず良
好なプロファイルが得られる。
度及び電気伝導度の低い既存のハンドリングウェーハの
代りに金属物質を使用することによって、基板の冷却を
効率よく行うと共に、基板貫通時にプラズマイオンフラ
ックスがこの金属物質を通じて円滑に循環されるため
に、貫通ホールの周辺の基板のパターンが損傷されず良
好なプロファイルが得られる。
【００５２】また、本発明によれば、金属物質が有する
軟性によって、エッチング工程時に基板の下面に供給さ
れるヘリウム冷却ガスの圧力を適切に緩衝させ、金属物
質層による基板損傷をバッファ層を介して防止できる。
また、本発明によれば、アルミニウムは半導体工程で商
用化された物質であるために、その蒸着及び除去に対す
る技術を容易に適用することができ、工程時間が短縮さ
れて量産化に有利である。
軟性によって、エッチング工程時に基板の下面に供給さ
れるヘリウム冷却ガスの圧力を適切に緩衝させ、金属物
質層による基板損傷をバッファ層を介して防止できる。
また、本発明によれば、アルミニウムは半導体工程で商
用化された物質であるために、その蒸着及び除去に対す
る技術を容易に適用することができ、工程時間が短縮さ
れて量産化に有利である。
【図１】従来の基板貫通エッチング方法を説明するため
の工程断面図である。
の工程断面図である。
【図２】従来の基板貫通エッチング方法を説明するため
の工程断面図である。
の工程断面図である。
【図３】従来の基板貫通エッチング方法を説明するため
の工程断面図である。
の工程断面図である。
【図４】従来の基板貫通エッチング方法を説明するため
の工程断面図である。
の工程断面図である。
【図５】従来の基板貫通エッチング方法を説明するため
の工程断面図である。
の工程断面図である。
【図６】本発明の第１実施例による基板貫通エッチング
方法を説明するための工程断面図である。
方法を説明するための工程断面図である。
【図７】本発明の第１実施例による基板貫通エッチング
方法を説明するための工程断面図である。
方法を説明するための工程断面図である。
【図８】本発明の第１実施例による基板貫通エッチング
方法を説明するための工程断面図である。
方法を説明するための工程断面図である。
【図９】本発明の第１実施例による基板貫通エッチング
方法を説明するための工程断面図である。
方法を説明するための工程断面図である。
【図１０】本発明の第１実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
【図１１】本発明の第１実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
【図１２】本発明の第１実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
【図１３】本発明の第１実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
【図１４】本発明の第２実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
【図１５】本発明の第２実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
【図１６】本発明の第２実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
【図１７】本発明の第２実施例による基板貫通エッチン
グ方法を説明するための工程断面図である。
グ方法を説明するための工程断面図である。
１０、５０、９０ 基板
１２、１４、１６、５６、６６、９６ フォトレジスト
層 ５２、６２、７２、９２ バッファ層 ５４、６４、７４、９４ 金属層 ５６、６６、９６ エッチングマスクパターン
層 ５２、６２、７２、９２ バッファ層 ５４、６４、７４、９４ 金属層 ５６、６６、９６ エッチングマスクパターン
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 宋 晟▲湊▼
大韓民国ソウル特別市東大門区清涼里洞
235−11番地美洲アパート５棟505号
(72)発明者 金 世▲俊▼
大韓民国ソウル特別市冠岳区奉天洞1678−
９番地
(72)発明者 閔 泓錫
大韓民国光州広域市北区新安洞151−28番
地
(72)発明者 朴 建中
大韓民国ソウル特別市瑞草区盤浦２洞１−
19番地韓信23次アパート30棟908号
Ｆターム(参考） 4K057 DB05 DD01 DN01 WA11 WB05
WE03 WE04 WN01
Claims (21)
- 【請求項１】 基板の第１面の上にバッファ層を形成す
る段階と、 前記バッファ層の上に金属層を形成する段階と、 前記第１面と反対の前記基板の第２面上にエッチングマ
スクパターンを形成する段階と、 前記エッチングマスクパターンをエッチングマスクとし
て前記基板を貫通エッチングする段階と、 を含むことを特徴とする基板貫通エッチング方法。 - 【請求項２】 前記基板の第１面上に前記バッファ層を
形成する段階以前に、 前記第１面にリセス領域を形成する段階をさらに含むこ
とを特徴とする請求項１に記載の基板貫通エッチング方
法。 - 【請求項３】 前記基板を貫通エッチングする段階後
に、 前記エッチングマスクパターンを除去する段階と、 前記金属層を除去する段階と、 前記バッファ層を除去する段階と、 をさらに含むことを特徴とする請求項１に記載の基板貫
通エッチング方法。 - 【請求項４】 前記基板は、シリコン単結晶基板である
ことを特徴とする請求項１に記載の基板貫通エッチング
方法。 - 【請求項５】 前記バッファ層は、二酸化シリコン層で
あることを特徴とする請求項１に記載の基板貫通エッチ
ング方法。 - 【請求項６】 前記金属層は、アルミニウム層であるこ
とを特徴とする請求項１に記載の基板貫通エッチング方
法。 - 【請求項７】 前記基板を貫通エッチングする段階は、
DRIE法により行われることを特徴とする請求項１に記載
の基板貫通エッチング方法。 - 【請求項８】 基板の第１面に所定深さのリセス領域を
形成する段階と、 前記リセス領域が形成された前記基板の第１面上に第１
バッファ層を形成する段階と、 前記第１バッファ層の上に第１金属層を形成する段階
と、 前記第１面に形成された前記リセス領域に対応する領域
の少なくとも一部を開放する第１エッチングマスクパタ
ーンを前記第１面と反対の前記基板の第２面上に形成す
る段階と、 前記第１エッチングマスクパターンをエッチングマスク
として前記基板を貫通エッチングする段階と、 を含むことを特徴とする基板貫通エッチング方法。 - 【請求項９】 前記基板の第１面に前記リセス領域を形
成する段階は、 前記基板の第１面上に第２エッチングマスクパターンを
形成する段階と、 前記第２エッチングマスクパターンをエッチングマスク
として前記基板の一部をエッチングする段階と、 前記第２エッチングマスクパターンを除去する段階と、 を含むことを特徴とする請求項８に記載の基板貫通エッ
チング方法。 - 【請求項１０】 前記第２エッチングマスクパターン
は、フォトレジストパターンであることを特徴とする請
求項９に記載の基板貫通エッチング方法。 - 【請求項１１】 前記第２エッチングマスクパターン
は、第２バッファ層及び第２金属層が積層された構造よ
りなることを特徴とする請求項９に記載の基板貫通エッ
チング方法。 - 【請求項１２】 前記第１エッチングマスクパターン
は、フォトレジストパターンであることを特徴とする請
求項８に記載の基板貫通エッチング方法。 - 【請求項１３】 前記第１エッチングマスクパターン
は、第３バッファ層及び第３金属層が積層された構造よ
りなることを特徴とする請求項８に記載の基板貫通エッ
チング方法。 - 【請求項１４】 前記基板を貫通エッチングする段階後
に、 前記貫通エッチングにより露出する前記第１バッファ層
を湿式除去する段階をさらに含むことを特徴とする請求
項８に記載の基板貫通エッチング方法。 - 【請求項１５】 前記基板を貫通エッチングする段階後
に、 前記フォトレジストパターンよりなる第１エッチングマ
スクパターンを除去する段階と、 前記第１金属層を除去する段階と、 前記第１バッファ層を除去する段階と、 をさらに含むことを特徴とする請求項１２に記載の基板
貫通エッチング方法。 - 【請求項１６】 前記基板を貫通エッチングする段階後
に、 前記第１エッチングマスクパターンの第３金属層、なら
びに前記第１金属層を除去する段階と、 前記第１エッチングマスクパターンの第３バッファ層、
ならびに前記第１バッファ層を除去する段階と、 をさらに含むことを特徴とする請求項１３に記載の基板
貫通エッチング方法。 - 【請求項１７】 前記基板は、シリコン単結晶基板であ
ることを特徴とする請求項８に記載の基板貫通エッチン
グ方法。 - 【請求項１８】 前記バッファ層は、二酸化シリコン層
であることを特徴とする請求項８、１１または１３のい
ずれか１項に記載の基板貫通エッチング方法。 - 【請求項１９】 前記金属層は、アルミニウム層である
ことを特徴とする請求項８、１１または１３のいずれか
１項に記載の基板貫通エッチング方法。 - 【請求項２０】 前記基板を貫通エッチングする段階
は、DRIE法により行われることを特徴とする請求項８に
記載の基板貫通エッチング方法。 - 【請求項２１】 前記基板を貫通エッチングする段階に
おいて貫通される部分は、前記リセス領域に含まれるこ
とを特徴とする請求項８に記載の基板貫通エッチング方
法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/084,622 | 2002-02-28 | ||
| US10/084,622 US6821901B2 (en) | 2002-02-28 | 2002-02-28 | Method of through-etching substrate |
| KR10-2002-0018215A KR100471744B1 (ko) | 2002-02-28 | 2002-04-03 | 기판 관통 식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003251598A true JP2003251598A (ja) | 2003-09-09 |
Family
ID=29422500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002246856A Pending JP2003251598A (ja) | 2002-02-28 | 2002-08-27 | 基板貫通エッチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6821901B2 (ja) |
| JP (1) | JP2003251598A (ja) |
| KR (1) | KR100471744B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011098409A (ja) * | 2009-11-05 | 2011-05-19 | Ulvac Japan Ltd | Ｍｅｍｓデバイスの製造方法及びｍｅｍｓデバイスの製造装置 |
| WO2015180555A1 (zh) * | 2014-05-28 | 2015-12-03 | 无锡华润上华半导体有限公司 | 基于mems的传感器的制作方法 |
| KR101620405B1 (ko) | 2014-12-31 | 2016-05-12 | 국방과학연구소 | 초소형 터빈 부품의 제조방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183217B2 (en) * | 2001-06-22 | 2007-02-27 | Tokyo Electron Limited | Dry-etching method |
| US6752931B2 (en) * | 2001-12-21 | 2004-06-22 | Texas Instruments Incorporated | Method for using DRIE with reduced lateral etching |
| DE10237249B4 (de) * | 2002-08-14 | 2014-12-18 | Excelitas Technologies Singapore Pte Ltd | Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats |
| KR100444588B1 (ko) * | 2002-11-12 | 2004-08-16 | 삼성전자주식회사 | 글래스 웨이퍼의 비아홀 형성방법 |
| JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP5143382B2 (ja) * | 2006-07-27 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| KR100772918B1 (ko) * | 2006-12-11 | 2007-11-02 | 주식회사 고려반도체시스템 | 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 |
| DE102008044177A1 (de) * | 2008-11-28 | 2010-06-02 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements sowie mit dem Verfahren hergestelltes Bauelement bzw. dessen Verwendung |
| KR102090198B1 (ko) * | 2013-03-29 | 2020-03-18 | 삼성디스플레이 주식회사 | 파인 메탈 마스크 및 그 제조 방법 |
| KR20150031122A (ko) * | 2013-09-13 | 2015-03-23 | 현대자동차주식회사 | 반도체 소자의 제조 방법 |
| DE102016220248A1 (de) * | 2016-10-17 | 2018-04-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und verfahren zum anisotropen drie-ätzen mit fluorgasmischung |
| US10395940B1 (en) * | 2018-03-13 | 2019-08-27 | Toyota Motor Engineering & Manufacturing North America, Inc. | Method of etching microelectronic mechanical system features in a silicon wafer |
| US11342188B2 (en) * | 2019-09-17 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for doping high-k metal gates for tuning threshold voltages |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5131978A (en) * | 1990-06-07 | 1992-07-21 | Xerox Corporation | Low temperature, single side, multiple step etching process for fabrication of small and large structures |
| US5770076A (en) * | 1994-03-07 | 1998-06-23 | The Regents Of The University Of California | Micromachined capsules having porous membranes and bulk supports |
| US5798042A (en) * | 1994-03-07 | 1998-08-25 | Regents Of The University Of California | Microfabricated filter with specially constructed channel walls, and containment well and capsule constructed with such filters |
| JP3543470B2 (ja) * | 1996-02-08 | 2004-07-14 | 日産自動車株式会社 | マイクロマシンの梁構造及びその製造方法 |
| US6243474B1 (en) * | 1996-04-18 | 2001-06-05 | California Institute Of Technology | Thin film electret microphone |
| US5889872A (en) * | 1996-07-02 | 1999-03-30 | Motorola, Inc. | Capacitive microphone and method therefor |
| KR100370414B1 (ko) | 1996-07-23 | 2003-03-28 | 삼성에스디아이 주식회사 | 전계 효과 전자 방출 소자의 홀 식각 방법 |
| DE19732250A1 (de) * | 1997-07-26 | 1999-01-28 | Bosch Gmbh Robert | Verfahren zur Herstellung metallischer Mikrostrukturen |
| DE19911150C1 (de) * | 1999-03-12 | 2000-04-20 | Siemens Ag | Verfahren zur Herstellung einer mikroelektronischen Struktur |
| KR100499119B1 (ko) | 2000-02-24 | 2005-07-04 | 삼성전자주식회사 | 단결정 실리콘 웨이퍼를 이용한 일체형 잉크젯 프린트 헤드용 노즐 어셈블리 제작 방법 |
| US6448109B1 (en) * | 2000-11-15 | 2002-09-10 | Analog Devices, Inc. | Wafer level method of capping multiple MEMS elements |
| US20020115293A1 (en) * | 2001-01-03 | 2002-08-22 | Bahram Ghodsian | Device to rapidly and accurately sequence long DNA fragments |
| US6503847B2 (en) * | 2001-04-26 | 2003-01-07 | Institute Of Microelectronics | Room temperature wafer-to-wafer bonding by polydimethylsiloxane |
-
2002
- 2002-02-28 US US10/084,622 patent/US6821901B2/en not_active Expired - Fee Related
- 2002-04-03 KR KR10-2002-0018215A patent/KR100471744B1/ko not_active IP Right Cessation
- 2002-08-27 JP JP2002246856A patent/JP2003251598A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011098409A (ja) * | 2009-11-05 | 2011-05-19 | Ulvac Japan Ltd | Ｍｅｍｓデバイスの製造方法及びｍｅｍｓデバイスの製造装置 |
| WO2015180555A1 (zh) * | 2014-05-28 | 2015-12-03 | 无锡华润上华半导体有限公司 | 基于mems的传感器的制作方法 |
| US9975766B2 (en) | 2014-05-28 | 2018-05-22 | Csmc Technologies Fabi Co., Ltd. | MEMS-based method for manufacturing sensor |
| KR101620405B1 (ko) | 2014-12-31 | 2016-05-12 | 국방과학연구소 | 초소형 터빈 부품의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100471744B1 (ko) | 2005-03-16 |
| US20030162402A1 (en) | 2003-08-28 |
| KR20020041363A (ko) | 2002-06-01 |
| US6821901B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7361524B2 (en) | Method of manufacturing floating structure | |
| KR100444588B1 (ko) | 글래스 웨이퍼의 비아홀 형성방법 | |
| JP2003251598A (ja) | 基板貫通エッチング方法 | |
| JP5441371B2 (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
| TWI512817B (zh) | 半導體裝置及微機電系統裝置的形成方法 | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| CN103607687B (zh) | 一种mems麦克风缺陷监控结构及其制造方法 | |
| TW535264B (en) | Method for increase the trench capacitance | |
| JPH09205075A (ja) | マイクロメカニズムデバイスの製造方法 | |
| KR20040086679A (ko) | 다양한 단차 구조를 형성하기 위한 기판 식각 방법 및이를 이용한 3차원 마이크로시스템용 방열판 제조 방법 | |
| KR100836505B1 (ko) | 반도체 소자의 절연막을 식각하는 방법 | |
| RU2672033C1 (ru) | Способ формирования областей кремния в объеме кремниевой пластины | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JP2002246363A (ja) | 半導体装置の製造方法 | |
| JPH03108356A (ja) | 半導体基板の製造方法 | |
| TW559986B (en) | Method of fabricating shallow trench isolation | |
| KR100713343B1 (ko) | 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법 | |
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| USRE43765E1 (en) | Method for fabricating semiconductor device having trench isolation layer | |
| JP2003282414A (ja) | 転写マスクの製造方法及び転写マスク並びに露光方法 | |
| JPH11163119A (ja) | 半導体装置の製造方法 | |
| Li et al. | Microengine Fabrication | |
| Stevens | Fabrication of Macro Scale 3D Structures Using MEMS Technology | |
| JP2011159911A (ja) | 半導体装置の製造方法 | |
| JP2014067937A (ja) | マイクロ構造体加工用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |