KR100772918B1 - 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 - Google Patents
멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 Download PDFInfo
- Publication number
- KR100772918B1 KR100772918B1 KR1020060125547A KR20060125547A KR100772918B1 KR 100772918 B1 KR100772918 B1 KR 100772918B1 KR 1020060125547 A KR1020060125547 A KR 1020060125547A KR 20060125547 A KR20060125547 A KR 20060125547A KR 100772918 B1 KR100772918 B1 KR 100772918B1
- Authority
- KR
- South Korea
- Prior art keywords
- flux
- layer
- forming
- semiconductor device
- mems technology
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Abstract
본 발명은 멤스기술을 이용한 반도체 소자 제조설비용 플럭스핀홀 플레이트의 제조방법 및 그 플럭스 핀홀 플레이트에 관한 것으로, 자재(20)를 세척하는 단계와; 상기 세척된 자재(20)의 상하면에 식각 보호용 박막(22)을 형성하는 단계와; 상면에 형성된 상기 식각 보호용 박막(22)상에 감광물질을 도포하여 사진식각층(23)을 형성하는 단계와; 요구되는 패턴을 갖는 마스크(24)를 이용하여 상기 사진식각층(23)에 대한 노광공정을 실시하고, 현상하여 상기 사진식각층(23)에 상기 마스크(24)의 패턴을 형성하는 단계와; 사진식각층(23)의 패턴형성에 의해 노출된 식각 보호용 박막(22)상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 자재(20)상에 습식식각공정을 실시하여 관통공(21)을 형성하는 단계로 구성되어, 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 플럭스핀홀 플레이트를 제작할 수 있도록 하여 고집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기 및 집적도로 플럭스를 도팅할 수 있도록 하는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법을 제공한다.
멤스기술, 플럭스 핀홀 플레이트, 에칭, 노광, 본딩
Description
도 1 내지 도 22는 본 발명의 일 실시예에 따른 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 따른 플럭스 핀홀 플레이트를 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 플럭스 핀홀 플레이트 20: 자재
21: 관통공(핀홀) 22: 에칭 마스크용 박막
23: 사진식각층 24: 마스크
본 발명은 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 그 플럭스 핀홀 플레이트에 관한 것으로, 더욱 상세하게는 멤스기술을 이용하여 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 플럭스 핀홀 플레이트를 제작할 수 있도록 함으로써, 고집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기 및 집적도로 플럭스를 도팅할 수 있는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 플럭스 핀홀 플레이트에 관한 것이다.
일반적으로, 종래의 플럭스 핀홀 플레이트는 반도체 제조공정중 반도체 소자 제조용 기재에 대한 플럭스 공급 공정을 실시하는 플럭스공급툴에 핵심부품으로서, 하면부에 상면부에 요구되는 직경과 패턴을 갖도록 수직으로 관통형성된 핀홀을 구비하고, 상기 플럭스공급툴의 하면에 장착되며, 상기 핀홀에는 플럭스공급핀이 상하탄성력을 갖고 조립되어 있어 상기 플럭스공급핀의 하단부에 플럭스를 찍어 기재상에 도팅하는 것이며, 이러한 종래의 플럭스 핀홀 플레이트는 정밀 기계가공에 의해 제작되었다.
그러나, 상기와 같은 종래의 플럭스 핀홀 플레이트의 제조방법은 반도체 소자가 점차적으로 고집적화로 발전되어 감에 따라 플럭스 핀홀 플레이트도 이러한 반도체 소자를 제조하기 위해 보다 소형화 및 정밀화되어야 하지만 현재의 정밀 기계가공으로는 요구되는 크기와 정밀도를 갖도록 플럭스 핀홀 플레이트를 제작할 수 없다는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 고려하여 안출한 것으로서, 멤스기술을 이용하여 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 플럭스 핀홀 플레이트를 제작할 수 있도록 함으로써, 고집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기 및 집적도로 플럭스를 도팅 할 수 있는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명의 다른 목적은 상기 본 발명의 제조방법에 따라 제조된 플럭스 핀홀 플레이트를 제공하는 것이다.
이와 같은 본 발명의 목적은, 자재를 세척하는 단계와; 세척된 자재의 상하면에 식각 보호용 박막을 형성하는 단계와; 자재의 상면에 형성된 상기 식각 보호용 박막상에 감광물질을 도포하여 사진식각층을 형성하는 단계와; 요구되는 패턴을 갖는 마스크를 이용하여 노광공정을 실시하고, 현상하여 상기 사진식각층에 상기 마스크의 패턴을 형성하는 단계와; 사진식각층의 패턴형성에 의해 노출된 식각 보호용 박막상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 자재상에 습식식각공정을 실시하여 관통공을 형성하는 단계로 구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법에 의해 달성된다.
또한, 이와 같은 본 발명의 목적은 자재를 세척하는 단계와; 상기 세척된 자재의 상하면에 각각 식각 보호용 박막을 형성하는 단계와; 상기 각각의 식각 보호용 박막상에 감광물질을 도포하여 사진식각층을 각각 형성하는 단계와; 요구되는 패턴을 갖는 마스크를 이용하여 각각의 사진식각층에 대한 노광공정을 실시하고, 현상하여 상기 각각의 사진식각층에 상기 마스크의 패턴을 형성하는 단계와; 상기 사진식각층의 패턴형성에 의해 노출된 각각의 식각 보호용 박막상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 자재의 상하면 상에 습식식각공정을 실시하여 관통공을 형성하는 단계로 구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법에 의해 달성될 수 있다.
본 발명의 다른 목적은 평판으로서, 상면부상에 요구되는 직경 및 패턴을 갖고 수직으로 관통형성되는 다수개의 핀홀을 갖고 플럭스공급툴의 하면에 수평으로 장착되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트를 제공하는 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 그 플럭스 핀홀 플레이트에 대하여 구체적으로 설명한다.
도 1 내지 도 22는 본 발명의 일 실시예에 따른 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치 플레이트의 제조방법 및 이에 따른 볼납 어태치 플레이트를 설명하기 위한 공정 단면도이다.
도 1 내지 도 22를 참조하면, 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법의 일 실시예는
자재(20)를 세척하는 단계와; 상기 세척된 자재(20)의 상하면에 식각 보호용 박막(22)을 형성하는 단계와; 상면에 형성된 상기 식각 보호용 박막(22)상에 감광물질을 도포하여 사진식각층(23)을 형성하는 단계와; 요구되는 패턴을 갖는 마스크(24)를 이용하여 상기 사진식각층(23)에 대한 노광공정을 실시하고, 현상하여 상기 사진식각층(23)에 상기 마스크(24)의 패턴을 형성하는 단계와; 사진식각층(23) 의 패턴형성에 의해 노출된 식각 보호용 박막(22)상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 자재(20)상에 습식식각공정을 실시하여 관통공(21)을 형성하는 단계로 구성된다.
이러한 제조방법은 자재(20)에 대한 관통공(21)을 재(20)의 상면에서만 습식식각공정에 의해 형성시키기 때문에 관통공(21)의 형성이 다소 느릴 수 있다.
또한, 본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법의 다른 실시예는 자재(20)를 세척하는 단계와; 상기 세척된 자재(20)의 상하면에 각각 식각 보호용 박막(22)(32)을 형성하는 단계와; 상기 각각의 식각 보호용 박막(22)상에 감광물질을 도포하여 사진식각층(23)을 각각 형성하는 단계와; 요구되는 패턴을 갖는 마스크(24)를 이용하여 각각의 사진식각층(23)에 대한 노광공정을 실시하고, 현상하여 상기 각각의 사진식각층(23)에 상기 마스크(24)의 패턴을 형성하는 단계와; 상기 사진식각층(23)의 패턴형성에 의해 노출된 각각의 식각 보호용 박막(22)상에 건식식각을 실시하는 단계와; 건식식각에 의해 노출된 자재(20)의 상하면 상에 습식식각공정을 실시하여 관통공(21)을 형성하는 단계로 구성된다.
이러한 제조방법은 자재(20)에 대한 관통공(21)을 자재(20)의 상면 및 하면세서 동시에 습식식각공정에 의해 형성시키기 때문에 관통공(21)의 형성이 상기 일 실시예의 제조방법에 비하여 빠르다는 장점이 있다.
본 발명에 따른 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트(10)는 평판으로서, 상면부상에 요구되는 직경 및 패턴을 갖고 수직으로 관 통형성되는 다수개의 핀홀을 갖고 플럭스공급툴의 하면에 수평으로 장착된다.
상기와 같은 구성된 본 발명은 기계적인 가공으로 제작할 수 없는 초소형 및 초정밀도를 갖으면서도 성능이 우수한 플럭스 핀홀 플레이트를 제작할 수 있도록 함으로써, 고집적화 되어가는 반도체 소자를 제조하기 위한 기재상에 요구되는 크기 및 집적도로 플럭스를 도팅할 수 있는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 그 플럭스 핀홀 플레이트를 제공한다.
Claims (3)
- 자재(20)를 세척하는 단계와;상기 세척된 자재(20)의 상하면에 식각 보호용 박막(22)을 형성하는 단계와;상면에 형성된 상기 식각 보호용 박막(22)상에 감광물질을 도포하여 사진식각층(23)을 형성하는 단계와;요구되는 패턴을 갖는 마스크(24)를 이용하여 상기 사진식각층(23)에 대한 노광공정을 실시하고, 현상하여 상기 사진식각층(23)에 상기 마스크(24)의 패턴을 형성하는 단계와;사진식각층(23)의 패턴형성에 의해 노출된 식각 보호용 박막(22)상에 건식식각을 실시하는 단계와;건식식각에 의해 노출된 자재(20)상에 습식식각공정을 실시하여 관통공(21)을 형성하는 단계로;구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법.
- 자재(20)를 세척하는 단계와;상기 세척된 자재(20)의 상하면에 각각 식각 보호용 박막(22)(32)을 형성하는 단계와;상기 각각의 식각 보호용 박막(22)상에 감광물질을 도포하여 사진식각층(23)을 각각 형성하는 단계와;요구되는 패턴을 갖는 마스크(24)를 이용하여 각각의 사진식각층(23)에 대한 노광공정을 실시하고, 현상하여 상기 각각의 사진식각층(23)에 상기 마스크(24)의 패턴을 형성하는 단계와;상기 사진식각층(23)의 패턴형성에 의해 노출된 각각의 식각 보호용 박막(22)상에 건식식각을 실시하는 단계와;건식식각에 의해 노출된 자재(20)의 상하면 상에 습식식각공정을 실시하여 관통공(21)을 형성하는 단계로;구성되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법.
- 제1항 또는 제2항에 따른 제조 방법에 의하여 제조되는 반도체 소자 제조설비용 플럭스 핀홀 플레이트로서,평판을 구비하고, 상기 평판에는 일정한 직경과 패턴을 갖고 수직으로 관통형성되는 다수개의 핀홀을 구비하여, 플럭스공급툴의 하면에 수평으로 장착되는 것을 특징으로 하는 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060125547A KR100772918B1 (ko) | 2006-12-11 | 2006-12-11 | 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060125547A KR100772918B1 (ko) | 2006-12-11 | 2006-12-11 | 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100772918B1 true KR100772918B1 (ko) | 2007-11-02 |
Family
ID=39060669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060125547A KR100772918B1 (ko) | 2006-12-11 | 2006-12-11 | 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100772918B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010112688A (ko) * | 2000-06-10 | 2001-12-21 | 황인길 | 메탈 배선 형성 방법 |
| KR20020041363A (ko) * | 2002-02-28 | 2002-06-01 | 이기준 | 기판 관통 식각방법 |
| KR20050032171A (ko) * | 2003-10-01 | 2005-04-07 | 삼성전자주식회사 | 소자간 연결라인으로 사용되는 ｍｅｍｓ구조물 및 그 제조방법 |
| JP2005271085A (ja) * | 2004-01-30 | 2005-10-06 | Anelva Corp | 基板上にｍｅｍｓとｉｃを組付ける方法およびｍｅｍｓ装置 |
| JP2006247833A (ja) * | 2005-03-07 | 2006-09-21 | Samsung Electronics Co Ltd | Ｍｅｍｓ素子パッケージ及びその製造方法 |
-
2006
- 2006-12-11 KR KR1020060125547A patent/KR100772918B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010112688A (ko) * | 2000-06-10 | 2001-12-21 | 황인길 | 메탈 배선 형성 방법 |
| KR20020041363A (ko) * | 2002-02-28 | 2002-06-01 | 이기준 | 기판 관통 식각방법 |
| KR20050032171A (ko) * | 2003-10-01 | 2005-04-07 | 삼성전자주식회사 | 소자간 연결라인으로 사용되는 ｍｅｍｓ구조물 및 그 제조방법 |
| JP2005271085A (ja) * | 2004-01-30 | 2005-10-06 | Anelva Corp | 基板上にｍｅｍｓとｉｃを組付ける方法およびｍｅｍｓ装置 |
| JP2006247833A (ja) * | 2005-03-07 | 2006-09-21 | Samsung Electronics Co Ltd | Ｍｅｍｓ素子パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100822581B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100772918B1 (ko) | 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 | |
| KR20090068082A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
| JP2013165238A (ja) | ステンシルマスクの製造方法およびステンシルマスク | |
| KR100861169B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100917820B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20090070686A (ko) | 반도체 소자의 형성 방법 | |
| CN104425216A (zh) | 具有沟槽的半导体衬底的光刻方法 | |
| KR20060104397A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20090067997A (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
| KR20200027759A (ko) | 진공 흡착패널 제조방법 | |
| KR100684500B1 (ko) | 멤스기술을 이용한 반도체 소자 제조설비용 볼납어태치플레이트의 제조방법 및 그 볼납어태치 플레이트 | |
| KR100518083B1 (ko) | 리가 공정을 이용한 금속 구조물 제조방법 | |
| KR20150025060A (ko) | 고분자 박막의 패터닝 방법 | |
| KR100511890B1 (ko) | 반도체소자 제조방법 | |
| KR100300073B1 (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 | |
| KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100734664B1 (ko) | 랭뮤어 블로젯막의 배향 원리를 이용한 미세 패턴 형성방법 | |
| KR100372816B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100370159B1 (ko) | 반도체 소자의 제조방법 | |
| CN115692192A (zh) | 非光敏胶图形化加工工艺 | |
| KR20020066588A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100660278B1 (ko) | 게이트 전극 형성 방법 | |
| KR20050009571A (ko) | 반도체 소자의 인덕터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |