JP2005271085A - 基板上にmemsとicを組付ける方法およびmems装置 - Google Patents
基板上にmemsとicを組付ける方法およびmems装置 Download PDFInfo
- Publication number
- JP2005271085A JP2005271085A JP2004024095A JP2004024095A JP2005271085A JP 2005271085 A JP2005271085 A JP 2005271085A JP 2004024095 A JP2004024095 A JP 2004024095A JP 2004024095 A JP2004024095 A JP 2004024095A JP 2005271085 A JP2005271085 A JP 2005271085A
- Authority
- JP
- Japan
- Prior art keywords
- mems
- substrate
- hole
- assembling
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 22
- 239000000126 substance Substances 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Micromachines (AREA)
Abstract
【解決手段】基板11上にMEMS12とIC13を組付ける方法は、基板11に貫通孔15を形成するステップと、所定の高温プロセスによって少なくとも貫通孔の内部表面に誘電体膜16を堆積するステップと、基板の前面11a上にMEMSを組立てるステップと、基板の背面11b上にICを接着するステップと、そして貫通孔を経由してMEMSとICを電気的に接続する金属ワイヤ14を形成するステップと、から構成される。
【選択図】図1A
Description
さらに基板上にMEMSとICを組付ける上記の方法において、誘電体膜の堆積ステップはMEMSの組立てステップとICの接着ステップの前に実行される。すなわち誘電体膜はMEMSとICの組立てまたは接着の前に堆積させられる。
[実施形態1]
図1Aに示されるこのステップ(1)において、Si基板11の上にプラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いることで貫通孔15が作られる。貫通孔15は前面11aから背面11bの方向に形成される。基板11はSiウェハーの一部を示している。貫通孔15は基板11に組付けられるMEMSとICの間において金属による相互接続が必要とされる場所に形成される。
図1Bに示されるこのステップ(2)において、誘電体膜16、例えばSiO2またはSi3N4が、基板11の表面11a,11bおよび貫通孔15の内部表面(側壁)の上に堆積する。誘電体膜16は、好ましくは、400℃またはそれ以上の温度で、さらに最も好ましくは700℃またはそれ以上の温度(高温プロセス)で熱的に成長させられる。基板11の前面11a上の誘電体の層または膜は、それから、適当な方法、例えば化学機械的研磨(CMP)またはドライエッチングプロセスによって取り除かれる。
図1Cに示されるこのステップ(3)において、MEMS12は基板11の前面11a上に組立てられ、または組付けられる。
図1Dに示されるこのステップ(4)において、IC13は基板11の背面11b上に接着されまたは組付けられ、そして基板11の貫通孔15に金属ワイヤ15が設けられ、それはMEMS12とIC13を相互に接続する。金属ワイヤ15は例えば貫通孔15の内部に金属物質を堆積することによって作られる。
[実施形態2]
このステップ(1)は、プラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いて、基板11に貫通孔15を作るためのものである。
このステップ(2)は、高温プロセスを用いて誘電体膜16を堆積させるためのものである。
このステップ(3)は、貫通孔15の各々においてダミー物質21を堆積するためのものである。
このステップ(4)は、基板11の前面11aから誘電体膜16を除去するためのものである。
このステップ(5)はMEMS12を組立てるためのものである。
このステップ(6)は貫通孔15からダミー物質21を取り除くためのものである。
このステップ(7)は、基板11の背面11bにIC13を接着し、そして金属による配線接続(ワイヤ)16を形成するためのものである。
[実施形態3]
このステップ(1)は、プラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いてSi基板11に貫通孔15を作るためのものである。
このステップ(2)は、高温プロセスを用いて誘電体膜16を堆積するためのものである。
このステップ(3)は、貫通孔15の各々にダミー物質21を堆積させるためのものである。
このステップ(4)は、基板11の前面11aから誘電体膜16を取り除くためのものである。
このステップ(5)はIC13を組立てるためのものである。
このステップ(6)は貫通孔15からダミー物質21を取り除くためのものである。
このステップ(7)は、基板11の背面11bにMEMS12を接着するためのものであり、金属ワイヤ16を形成するためのものである。
[実施形態4]
このステップ(1)は、基板11の前面11aの上にMEMS12を組立てるためのものである。
このステップ(2)はSi基板11に貫通孔15を作るためのものである。
このステップ(3)は、基板11の表面11a,11bの上に誘電体膜16を堆積させるためのものであり、そして貫通孔15の内部表面に誘電体膜16を堆積させ、それから表面11a,11b上の誘電体膜16を取り除くためのものである。
このステップ(4)は、基板11の背面11bにIC13を接着し、基板11の貫通孔15でMEMS12をIC13との間に金属ワイヤ15を設けるためのものである。
11 Si基板
12 MEMS
13 IC
14 金属ワイヤ
15 貫通孔
16 誘電体膜
Claims (8)
- 基板上にMEMSとICを組付ける方法であり、
前記基板で貫通孔の形成するステップと、
所定の高温プロセスによって少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記基板の前面上に前記MEMSを組立てるステップと、
前記基板の背面上に前記ICを接着するステップと、そして
前記貫通孔を経由して前記MEMSと前記ICを電気的に接続するための金属ワイヤを形成するステップと、
から成る基板上にMEMSとICを組付ける方法。 - さらに、前記MEMSが組立てられる前に前記貫通孔をダミー物質で埋めるステップと、MEMSの組立てが完了した後に前記ダミー物質を取り除くステップとを含む請求項1記載の基板上にMEMSとICを組付ける方法。
- 基板上にMEMSとICを組付ける方法であり、
前記基板に貫通孔を形成するステップと、
所定の高温プロセスによって少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記基板の前面上に前記ICを接着するステップと、
前記基板の背面上に前記MEMSを組立てるステップと、そして
前記貫通孔を経由して前記ICを前記MEMSに電気的に接続するための金属ワイヤを形成するステップと、
から成る基板上にMEMSとICを組付ける方法。 - さらに、前記ICが接着される前に前記貫通孔にダミー物質を埋めるステップと、前記ICの接着が完了した後に前記ダミー物質を取り除くステップとを含む請求項3記載の基板上にMEMSとICを組付ける方法。
- 前記貫通孔の内部表面上の前記誘電体物質は400 SYMBOL 176 \f "Symbol" \s 12Cを超える高温プロセスによって堆積する請求項1記載の基板上にMEMSとICを組付ける方法。
- 前記堆積ステップは、前記MEMSの前記組立てステップと前記ICの前記接着ステップの前に実行される請求項1または3記載の基板上にMEMSとICを組付ける方法。
- 基板上にMEMSとICを組付ける方法であり、
前記基板の前面上に前記MEMSと前記ICのいずれか一方を組立てるステップと、
前記基板に貫通孔を形成するステップと、
所定の温度プロセスによって少なくとも前記貫通孔の内部表面に誘電体膜を堆積するステップと、
前記基板の背面上に前記MEMSと前記ICの残された一方を接着するステップと、そして
前記貫通孔を経由して前記MEMSと前記ICを電気的に接続する金属ワイヤを形成するステップと、
から成る基板上にMEMSとICを組付ける方法。 - 基板と、
前記基板に形成された貫通孔と、
少なくとも前記貫通孔の内部表面上に堆積される誘電体膜と、
前記基板の一方の側の表面上に組立てられたMEMSと、
前記基板の他方の側の表面上に接着されたICと、そして
前記貫通孔を経由して前記MEMSと前記ICを電気的に接続する金属ワイヤと、
から成るMEMS装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024095A JP4471673B2 (ja) | 2004-01-30 | 2004-01-30 | 基板にmemsとicを組付ける方法およびmemsデバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024095A JP4471673B2 (ja) | 2004-01-30 | 2004-01-30 | 基板にmemsとicを組付ける方法およびmemsデバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005271085A true JP2005271085A (ja) | 2005-10-06 |
JP4471673B2 JP4471673B2 (ja) | 2010-06-02 |
Family
ID=35171272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004024095A Expired - Lifetime JP4471673B2 (ja) | 2004-01-30 | 2004-01-30 | 基板にmemsとicを組付ける方法およびmemsデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471673B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100772918B1 (ko) * | 2006-12-11 | 2007-11-02 | 주식회사 고려반도체시스템 | 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 |
CN102050418A (zh) * | 2010-09-30 | 2011-05-11 | 北京大学 | 一种三维集成结构及其生产方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102730619B (zh) * | 2011-04-07 | 2015-03-04 | 欣兴电子股份有限公司 | 微机电装置的覆盖构件及其制法 |
-
2004
- 2004-01-30 JP JP2004024095A patent/JP4471673B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100772918B1 (ko) * | 2006-12-11 | 2007-11-02 | 주식회사 고려반도체시스템 | 멤스기술을 이용한 반도체 소자 제조설비용 플럭스 핀홀 플레이트의 제조방법 및 이에 의하여 제조된 플럭스 핀홀 플레이트 |
CN102050418A (zh) * | 2010-09-30 | 2011-05-11 | 北京大学 | 一种三维集成结构及其生产方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4471673B2 (ja) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9731962B2 (en) | MEMS device and fabrication method | |
JP5313903B2 (ja) | 誘電体薄膜を用いたウエハ貫通電気相互接続及びその他構造の形成 | |
US7645701B2 (en) | Silicon-on-insulator structures for through via in silicon carriers | |
US7935571B2 (en) | Through substrate vias for back-side interconnections on very thin semiconductor wafers | |
KR100907514B1 (ko) | 센서 장치, 센서 시스템 및 그것의 제조 방법 | |
US9472504B2 (en) | Semiconductor having a high aspect ratio via | |
TW201230221A (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
TW201036104A (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
EP2005467A1 (en) | Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
US20080128868A1 (en) | Method of Transferring a Circuit Onto a Ground Plane | |
JP2009160728A (ja) | 単結晶シリコンで作製されるmems又はnems構造の機械部品の製造方法 | |
US8138006B2 (en) | Method for producing a micromechanical component having a trench structure for backside contact | |
US20140231938A1 (en) | Micro-electro-mechanical device with buried conductive regions, and manufacturing process thereof | |
US6720238B2 (en) | Method for manufacturing buried areas | |
US20050112843A1 (en) | Method for anodic bonding of wafers and device | |
US10283582B2 (en) | Microelectronic circuits and integrated circuits including a non-silicon substrate | |
JP4471673B2 (ja) | 基板にmemsとicを組付ける方法およびmemsデバイスの製造方法 | |
JP2006201158A (ja) | センサ装置 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
CN113336187B (zh) | Mems器件封装方法及封装结构 | |
JPH0234957A (ja) | 半導体装置の製造方法 | |
JP3189320B2 (ja) | 半導体装置の製造方法 | |
JPH03280545A (ja) | 半導体装置の配線形成方法 | |
JPH04127425A (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4471673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |