CN102050418A - 一种三维集成结构及其生产方法 - Google Patents
一种三维集成结构及其生产方法 Download PDFInfo
- Publication number
- CN102050418A CN102050418A CN2010105006129A CN201010500612A CN102050418A CN 102050418 A CN102050418 A CN 102050418A CN 2010105006129 A CN2010105006129 A CN 2010105006129A CN 201010500612 A CN201010500612 A CN 201010500612A CN 102050418 A CN102050418 A CN 102050418A
- Authority
- CN
- China
- Prior art keywords
- wafer bonding
- dimensional integrated
- wafer
- integrated morphology
- mems device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本发明公开了一种三维集成结构及其生产方法,属于微机械电子系统与集成电路加工领域。所述三维集成结构包括:由两个晶圆形成的晶圆键合对,贯穿所述晶圆键合对的至少一个TSV通孔和微铜柱,位于所述晶圆键合对的键合界面处的一个空穴,位于所述晶圆键合对的第一表面,和所述微铜柱电连接的MEMS器件,和位于所述晶圆键合对的第二表面,和所述TSV通孔电连接的芯片。本发明还公开了三维集成结构的两种生产方法。本发明可用于制造集成电路。该集成结构及其生产方法可以有效解决MEMS器件与其处理集成电路的兼容性问题。
Description
技术领域
本发明属于微机械电子系统(MEMS)与集成电路加工领域,具体涉及一种实现MEMS器件与其处理集成电路的三维集成结构及其生产方法。
背景技术
微机械电子系统(MEMS)是特征尺寸在亚微米至毫米范围内的电子和机械元件组成的微器件或微系统,它将传感器、处理与执行器融为一体,以提供一种或多种特定功能的微器件或微系统。MEMS发展及技术优势的发挥在很大程度上取决于MEMS集成化技术的水平,即需要把MEMS器件的制作与其处理集成电路IC的制作很好的融合到一起,实现微系统整体性能提高。然而,MEMS器件种类较多(如微压力计、微机械加速度计、微机械陀螺、RF MEMS开关等),它们的制作都需要各自专门化的工艺流程;这一点不像集成电路IC的标准化制作流程,这亦是MEMS发展相对集成电路发展缓慢的一个原因。目前,MEMS与IC的集成化技术主要有表面集成化、体硅集成化,其中表面集成化有Pre-CMOS、Post-CMOS、Intermediate-CMOS。无论是表面集成、还是体硅集成化都会对MEMS器件的制作、集成电路的制作提出更多的限制、技术束缚;必须进行折中,但对MEMS器件以及集成电路IC性能都会造成影响。因此,实现MEMS的快速发展和产业化,需要一种通用的技术平台,克服由于MEMS器件多样化在集成化过程中对集成电路IC性能的影响,解决MEMS器件与集成电路IC制作工艺兼容性问题。
发明内容
本发明旨在克服现有MEMS与IC集成制造中存在的兼容性问题,提出一种三维集成结构及其生产方法。本发明提出的三维集成结构及其生产方法很好的分割了MEMS器件和集成电路IC的制作,减少了集成过程中MEMS器件制作和集成电路制作彼此之间的影响,提高了MEMS器件和集成电路IC的整体性能。
本发明提供了一种三维集成结构,所述三维集成结构包括:由两个晶圆形成的晶圆键合对,贯穿所述晶圆键合对的至少一个TSV通孔和微铜柱,位于所述晶圆键合对的键合界面处的一个空穴,位于所述晶圆键合对的第一表面,和所述微铜柱电连接的MEMS器件,和位于所述晶圆键合对的第二表面,和所述微铜柱电连接的芯片。
所述晶圆键合对可以是硅-硅晶圆键合对或玻璃-硅晶圆键合对。
所述三维集成结构优选包括两个所述TSV通孔和微铜柱,则在此情况下,每个微铜柱各自在晶圆键合对的一个表面和一个MEMS器件和一个芯片电连接。
所述MEMS器件可以是硅压阻式压力传感器、硅压阻式加速度计、或硅微机械陀螺,以及其它MEMS器件。
所述三维集成结构还可包括位于所述第一表面的封盖层,所述封盖层和所述晶圆键合对键合,使所述MEMS器件形成气密性封装。
所述三维集成结构还可包括位于所述第二表面的布线层,则所述芯片通过所述布线层和所述微铜柱电连接。
本发明还提供了三维集成结构的两种生产方法,第一种生产方法包括:
a)在第一晶圆和第二晶圆上制作位置相对应的TSV深孔,在所述两个晶圆的至少一个上制作位置相对应的凹槽,然后将所述两个晶圆键合,得到一晶圆键合对;
所述“位置相对应”指的是两者在键合后不会错开,其含义包括TSV深孔本身的直径相同,多个TSV深孔之间的间距相同,以及凹槽的尺寸相同(当然深度可以不同);需要说明的是,TSV深孔在键合后最终形成所述TSV通孔,凹槽在键合后形成所述空穴;所述凹槽既可以在第一晶圆上,也可以在第二晶圆上,或者第一晶圆和第二晶圆上各有一个,在键合后整体形成所述空穴;
b)减薄所述晶圆键合对的第一表面,在所述第一表面上制作MEMS器件,并在TSV通孔中制作微铜柱,所述微铜柱和所述MEMS器件电连接;
c)减薄所述晶圆键合对的第二表面,在所述第二表面上制作布线层;布线层包括导电层和介质层,其中导电层可以使用铝、铜、金、银等导电材料,介质层可以使用聚酰亚胺、BCB,环氧树脂、二氧化硅等材料;
d)在所述布线层上装载芯片,所述芯片通过所述布线层和所述微铜柱电连接;所述芯片可以采用倒焊或压焊的方式,实现芯片与晶圆键合对的电互连。
所述方法还可包括e)在所述第一表面上键合一封盖层,使所述MEMS器件形成气密性封装。
此外,第二种生产方法包括:
a)在第一晶圆和第二晶圆的至少一个上制作位置相对应的凹槽,然后将所述两个晶圆键合,得到一晶圆键合对;
b)减薄所述晶圆键合对的第一和第二表面,在所述晶圆键合对上制作TSV通孔;
c)在所述第一表面上制作MEMS器件,并在所述TSV通孔中制作微铜柱,所述微铜柱和所述MEMS器件电连接;
d)在所述第二表面上制作布线层;
e)在所述布线层上装载芯片,所述芯片通过所述布线层和所述TSV通孔电连接。
所述方法还可包括f)在所述第一表面上键合一封盖层,使所述MEMS器件形成气密性封装。
在本发明的三维集成结构及其生产方法中,TSV深孔(通孔)的侧壁可以通过常用技术进行绝缘。深孔侧壁绝缘可以采用二氧化硅,可以用氧化,低压化学气相淀积LPCVD,等离子增强化学气相淀积PECVD等技术。
在本发明的方法中,深孔制作可以采取Deep reactive ion etching(DRIE)RIE等技术实现,亦可使用激光打孔、机械打孔等技术实现。凹槽的刻蚀可以采用RIE、DRIE等干法刻蚀技术,亦可使用TMAH、KOH等湿法腐蚀技术。
TSV微铜柱的制作可以采取电镀铜填充方法制作。
在本发明的方法中,在进行键合时可以采用硅玻璃阳极键合技术,也可以采用硅硅熔融键合技术。
在本发明的方法中,在进行晶圆表面减薄时可以采用化学机械抛光技术,也可以采用TMAH、KOH等湿法腐蚀技术。
和现有技术相比,本发明的优势在于:
本发明公开的三维集成结构有效的分割了微系统中MEMS器件的制作,以及其信号处理集成电路的制作,这样既保障了三维集成结构高密度的优势,也为MEMS工艺的开发提供更多灵活性,进而提高MEMS器件性能;而微系统中信号处理的集成电路的制作仍采用成熟的技术,避免了微系统集成过程对集成电路性能的影响;有效的解决了MEMS器件制作工艺与集成电路工艺的兼容性问题。而且,此结构可以提供MEMS所需的封装保护。
附图说明
图1-1至图1-3说明实施例1在第一晶圆上制作TSV深孔,并实现TSV深孔侧壁绝缘;
图2-1至图2-4说明实施例1在第二晶圆上制作TSV深孔和凹陷区域,并实现TSV深孔侧壁绝缘;
图3说明实施例1的晶圆键合;
图4-1至图4-3说明实施例1减薄晶圆键合对的第一表面,填充TSV深孔制作微铜柱,制作MEMS器件的结构区图形;
图5-1至图5-3说明实施例1减薄晶圆键合对的第二表面,制作布线层,释放MEMS结构层;
图6-1至图6-2说明实施例1在晶圆键合对的第二表面装载集成电路芯片,实现电互联;
图7说明实施例2在第一晶圆上制作凹陷区域;
图8-1至8-4说明实施例2键合晶圆,制作TSV通孔,实现绝缘;
图9-1至图9-3说明实施例2填充TSV制作微铜柱,制作布线层,释放MEMS结构层;
图10-1至图10-2说明实施例2在晶圆键合对第二表面装载集成电路芯片,实现电互联。
其中:
W01第一晶圆 W02第二晶圆
100第一晶圆上的TSV深孔 200第二晶圆上的TSV深孔
101第一晶圆上的TSV深孔的侧壁绝缘层
201第二晶圆上的TSV深孔的侧壁绝缘层
110布线层 210MEMS结构底部空腔
111金属互连线 211MEMS结构制作掩膜
112焊盘 212MEMS器件
120外部引出焊盘 220TSV与MEMS器件互连结构
W03封盖层 C1集成电路芯片
300封盖层空腔 400IC芯片表面钝化层
BW01晶圆键合对 401IC芯片表面多层互连金属
500微铜柱 402IC芯片正面焊盘
具体实施方式
下面结合具体实施例和附图对本发明作进一步的描述。
实施例1
步骤1-1、在第一硅晶圆W01上制作TSV深孔100,进行氧化处理,然后去除硅晶圆W01表面的二氧化硅,使得TSV深孔100侧壁获得氧化层101覆盖(如图1-1至图1-3所示)。TSV深孔100的刻蚀可以采用RIE、DRIE等刻蚀技术,亦可采用激光打孔、机械打孔等技术。氧化可以采用低压化学气相沉积(LPCVD),等离子体增强化学气相沉积(PECVD),干氧,或湿氧等技术。
步骤1-2、在第二硅晶圆W02上刻蚀凹陷区域210,并刻蚀TSV深孔200;进行氧化处理,然后去除硅晶圆W02表面的二氧化硅,使得TSV深孔200侧壁获得氧化层201覆盖(如图2-1至图2-4所示)。凹陷区域210、TSV深孔200的刻蚀可以采用RIE、DRIE等刻蚀技术,亦可采用其他技术。氧化可以采用低压化学气相沉积(LPCVD),等离子体增强化学气相沉积(PECVD),干氧,或湿氧等技术。
步骤2、将第一晶圆W01和第二晶圆W02的TSV深孔对准,熔融键合,得到晶圆键合对BW01,如图3所示。
步骤3、减薄BW01中第二晶圆W02暴露出的一面(定义为晶圆键合对的第一表面),减薄至MEMS器件结构层所需的厚度。减薄可以采用化学机械抛光(CMP),亦可采用TMAH,KOH等腐蚀技术。在减薄后的第一表面上制作MEMS器件(制作过程在MEMS器件结构释放之前停止)。沉积阻挡层TiW、种子层金Au或铜Cu,电镀铜填充TSV深孔,形成TSV微铜柱500与MEMS的电互联。如图4-1至图4-3所示。
步骤4、减薄BW01中第一晶圆暴露的一面,减薄至30微米-250微米。制作重新布局的布线层110,其包括,导电层111、介质层。制作用于装载芯片的微焊球,或微焊垫112以及用于外部互联的焊盘120。刻蚀、释放MEMS结构。如图5-1至图5-3所示。
其中导电层111可以使用铝,铜,金,银等导电材料,介质材料可以使用聚酰亚胺、BCB,环氧树脂、二氧化硅等。
其中微焊球或微焊垫的材料可以是铜、钨、金、银、锡、铟、镍、钯、铜锡合金、锡银铜合金、锡银合金、金锡合金、铟金合金、铅锡合金、镍钯合金、镍金合金或镍钯金合金等。
步骤5、把集成电路芯片C1倒装焊接在微焊球或微焊垫112。如图6-1所示。在该步骤中,集成电路芯片C1也可以通过压焊方式装载。如果晶圆键合对上制作了多个TSV通孔,则也可以装载更多的集成电路芯片。
此后,可以把封盖层W03(玻璃圆片)与第一表面上的阳极键合,形成气密性封装,如图6-2所示。
其中,封盖层W03的键合面区域可以在键合前制作空腔,凹腔面也可以制作电极。
封盖层W03与晶圆键合对的键合也可以使用金属焊料键合,如铜、钨、金、银、锡、铟、镍、钯、铜锡合金、锡银铜合金、锡银合金、金锡合金、铟金合金、铅锡合金、镍钯合金、镍金合金或镍钯金合金等,或使用有机物聚酰亚胺、BCB、环氧树脂等粘接。
实施例2
步骤1、取第一硅晶圆和第二硅晶圆备用。在第二硅晶圆W02上刻蚀凹陷区域210,如图7所示。凹陷区域210的刻蚀可以采用RIE、DRIE等刻蚀技术,亦可采用其他技术。
步骤2、将凹陷区域210所在的表面面与第一硅晶圆键合,然后制作TSV通孔,对TSV侧壁作绝缘处理,如图8-1至图8-4所示。键合时可以采用硅硅熔融键合。
本步骤中可以包括对键合晶圆对进行减薄的步骤。减薄技术可以采用化学机械抛光(CMP)技术,亦可使用TMAH,KOH等湿法腐蚀技术。
TSV通孔制作可以采用RIE,DRIE刻蚀技术,也可以使用激光打孔,机械打孔等技术。
TSV侧壁的绝缘可以通过沉积二氧化硅覆盖侧壁实现。二氧化硅的沉积可以采用低压化学汽沉积LPCVD,等离子体增强化学气相沉积PECVD,干氧,或湿氧等技术。
步骤3、在第二晶圆暴露的表面上制作MEMS器件(制作过程在MEMS器件结构释放之前停止)。电镀阻挡层TiW、种子层金Au或铜Cu、电镀铜填充TSV通孔,形成TSV微铜柱500与MEMS的电互联。在第一晶圆暴露的一面制作重新布局的布线层110,其包括,导电层111、介质层。制作用于装载芯片的微焊球,或微焊垫112以及用于外部互联的焊盘120。刻蚀第二晶圆暴露的一面的硅结构层,释放MEMS器件结构。如图9-1至图9-3所示。
步骤4、把集成电路芯片C1倒装焊接在布线层的微焊球或微焊垫112。如图10-1所示。其中,集成电路芯片C1也可通过压焊方式装载。
此后,可以把封盖层W03(玻璃圆片)与第一表面上的阳极键合,形成气密性封装,如图10-2所示。
其中,封盖层W03的键合面区域可以在键合前制作空腔,凹腔面也可以制作电极。
封盖层W03与晶圆键合对的键合也可以使用金属焊料键合,如铜、钨、金、银、锡、铟、镍、钯、铜锡合金、锡银铜合金、锡银合金、金锡合金、铟金合金、铅锡合金、镍钯合金、镍金合金或镍钯金合金等,或使用有机物聚酰亚胺、BCB、环氧树脂等粘接。
Claims (10)
1.一种三维集成结构,其特征在于,所述三维集成结构包括:
由两个晶圆形成的晶圆键合对,
贯穿所述晶圆键合对的至少一个TSV通孔和微铜柱,
位于所述晶圆键合对的键合界面处的一个空穴,
位于所述晶圆键合对的第一表面,和所述微铜柱电连接的MEMS器件,和
位于所述晶圆键合对的第二表面,和所述微铜柱电连接的芯片。
2.如权利要求1所述的三维集成结构,其特征在于,所述晶圆键合对是硅-硅晶圆键合对或玻璃-硅晶圆键合对。
3.如权利要求1所述的三维集成结构,其特征在于,所述三维集成结构包括两个所述TSV通孔和微铜柱。
4.如权利要求1所述的三维集成结构,其特征在于,所述MEMS器件是硅压阻式压力传感器、硅压阻式加速度计、或硅微机械陀螺。
5.如权利要求1所述的三维集成结构,其特征在于,所述三维集成结构包括位于所述第一表面的封盖层,所述封盖层和所述晶圆键合对键合,使所述MEMS器件形成气密性封装。
6.如权利要求1所述的三维集成结构,其特征在于,所述三维集成结构包括位于所述第二表面的布线层,所述芯片通过所述布线层和所述微铜柱电连接。
7.一种三维集成结构的生产方法,其包括:
a)在第一晶圆和第二晶圆上制作位置相对应的TSV深孔,在所述两个晶圆的至少一个上制作位置相对应的凹槽,然后将所述两个晶圆键合,得到一晶圆键合对;
b)减薄所述晶圆键合对的第一表面,在所述第一表面上制作MEMS器件,并在TSV通孔中制作微铜柱,所述微铜柱和所述MEMS器件电连接;
c)减薄所述晶圆键合对的第二表面,在所述第二表面上制作布线层;
d)在所述布线层上装载芯片,所述芯片通过所述布线层和所述微铜柱电连接。
8.如权利要求7所述的三维集成结构的生产方法,其特征在于,所述步骤d)之后还包括:
e)在所述第一表面上键合一封盖层,使所述MEMS器件形成气密性封装。
9.一种三维集成结构的生产方法,其包括:
a)在第一晶圆和第二晶圆的至少一个上制作位置相对应的凹槽,然后将所述两个晶圆键合,得到一晶圆键合对;
b)减薄所述晶圆键合对的第一和第二表面,在所述晶圆键合对上制作TSV通孔;
c)在所述第一表面上制作MEMS器件,并在所述TSV通孔中制作微铜柱,所述微铜柱和所述MEMS器件电连接;
d)在所述第二表面上制作布线层;
e)在所述布线层上装载芯片,所述芯片通过所述布线层和所述微铜柱电连接。
10.如权利要求9所述的三维集成结构的生产方法,其特征在于,所述步骤e)之后还包括:
f)在所述第一表面上键合一封盖层,使所述MEMS器件形成气密性封装。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010500612 CN102050418B (zh) | 2010-09-30 | 2010-09-30 | 一种三维集成结构及其生产方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010500612 CN102050418B (zh) | 2010-09-30 | 2010-09-30 | 一种三维集成结构及其生产方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102050418A true CN102050418A (zh) | 2011-05-11 |
CN102050418B CN102050418B (zh) | 2013-01-09 |
Family
ID=43955291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010500612 Expired - Fee Related CN102050418B (zh) | 2010-09-30 | 2010-09-30 | 一种三维集成结构及其生产方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102050418B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102583219A (zh) * | 2012-03-29 | 2012-07-18 | 江苏物联网研究发展中心 | 一种晶圆级mems器件的真空封装结构及封装方法 |
CN103172014A (zh) * | 2013-03-21 | 2013-06-26 | 江苏物联网研究发展中心 | 热电堆探测器与信号处理电路封装结构 |
CN104370271A (zh) * | 2014-09-29 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种mems器件集成工艺 |
CN105241455A (zh) * | 2015-10-29 | 2016-01-13 | 中北大学 | 基于TSV技术的μPNT微尺度立体堆叠方法 |
CN105984830A (zh) * | 2015-02-15 | 2016-10-05 | 水木智芯科技(北京)有限公司 | 集成电路融和mems传感器制造方法 |
CN107731783A (zh) * | 2017-11-15 | 2018-02-23 | 武汉新芯集成电路制造有限公司 | 一种键合晶圆及其工艺 |
CN109835870A (zh) * | 2019-02-19 | 2019-06-04 | 厦门大学 | 一种mems器件与asic处理电路ic的集成封装方法和结构 |
CN111653488A (zh) * | 2020-06-15 | 2020-09-11 | 上海先方半导体有限公司 | 微流道散热系统及其制造方法 |
CN113223999A (zh) * | 2021-04-01 | 2021-08-06 | 光华临港工程应用技术研发(上海)有限公司 | 晶圆键合方法及晶圆键合结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040147055A1 (en) * | 1997-06-13 | 2004-07-29 | Timothy J. Brosnihan | Photoelectric conversion device and manufacturing mehtod therefor |
JP2005271085A (ja) * | 2004-01-30 | 2005-10-06 | Anelva Corp | 基板上にmemsとicを組付ける方法およびmems装置 |
CN1817784A (zh) * | 2006-03-10 | 2006-08-16 | 中国科学院上海微系统与信息技术研究所 | 凸点连接气密封装微机械系统器件的结构及制作方法 |
US20060216856A1 (en) * | 2005-03-24 | 2006-09-28 | Memsic, Inc. | Wafer-level package for integrated circuits |
CN101048868A (zh) * | 2004-08-20 | 2007-10-03 | 佐伊科比株式会社 | 具有三维层叠结构的半导体器件的制造方法 |
WO2009115449A1 (en) * | 2008-03-19 | 2009-09-24 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method for fabricating through-substrate vias |
-
2010
- 2010-09-30 CN CN 201010500612 patent/CN102050418B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040147055A1 (en) * | 1997-06-13 | 2004-07-29 | Timothy J. Brosnihan | Photoelectric conversion device and manufacturing mehtod therefor |
JP2005271085A (ja) * | 2004-01-30 | 2005-10-06 | Anelva Corp | 基板上にmemsとicを組付ける方法およびmems装置 |
CN101048868A (zh) * | 2004-08-20 | 2007-10-03 | 佐伊科比株式会社 | 具有三维层叠结构的半导体器件的制造方法 |
US20060216856A1 (en) * | 2005-03-24 | 2006-09-28 | Memsic, Inc. | Wafer-level package for integrated circuits |
CN1817784A (zh) * | 2006-03-10 | 2006-08-16 | 中国科学院上海微系统与信息技术研究所 | 凸点连接气密封装微机械系统器件的结构及制作方法 |
WO2009115449A1 (en) * | 2008-03-19 | 2009-09-24 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method for fabricating through-substrate vias |
Non-Patent Citations (2)
Title |
---|
MIN MIAO等: "Research on Deep RIE-based Through-Si-Via Micromachining for 3-D System-in-package Integration", 《PROCEEDINGS OF THE 2009. 4TH IEEE INTERNATIONAL CONFERENCE ON NANO/MICRO ENGINEERED AND MOLECULAR SYSTEMS》 * |
PREMACHANDRAN, C.S.等: "A novel, wafer-level stacking method for low-chip yield and non-uniform, chip-size wafers for MEMS and 3D SIP applications", 《2008 ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE》 * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102583219A (zh) * | 2012-03-29 | 2012-07-18 | 江苏物联网研究发展中心 | 一种晶圆级mems器件的真空封装结构及封装方法 |
CN103172014A (zh) * | 2013-03-21 | 2013-06-26 | 江苏物联网研究发展中心 | 热电堆探测器与信号处理电路封装结构 |
CN103172014B (zh) * | 2013-03-21 | 2016-01-06 | 江苏物联网研究发展中心 | 热电堆探测器与信号处理电路封装结构 |
CN104370271B (zh) * | 2014-09-29 | 2016-08-31 | 武汉新芯集成电路制造有限公司 | 一种mems器件集成工艺 |
CN104370271A (zh) * | 2014-09-29 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种mems器件集成工艺 |
CN105984830A (zh) * | 2015-02-15 | 2016-10-05 | 水木智芯科技(北京)有限公司 | 集成电路融和mems传感器制造方法 |
CN105241455A (zh) * | 2015-10-29 | 2016-01-13 | 中北大学 | 基于TSV技术的μPNT微尺度立体堆叠方法 |
CN105241455B (zh) * | 2015-10-29 | 2017-12-29 | 中北大学 | 基于TSV技术的μPNT微尺度立体堆叠方法 |
CN107731783A (zh) * | 2017-11-15 | 2018-02-23 | 武汉新芯集成电路制造有限公司 | 一种键合晶圆及其工艺 |
CN109835870A (zh) * | 2019-02-19 | 2019-06-04 | 厦门大学 | 一种mems器件与asic处理电路ic的集成封装方法和结构 |
CN109835870B (zh) * | 2019-02-19 | 2020-12-11 | 厦门大学 | 一种mems器件与asic处理电路ic的集成封装方法和结构 |
CN111653488A (zh) * | 2020-06-15 | 2020-09-11 | 上海先方半导体有限公司 | 微流道散热系统及其制造方法 |
CN113223999A (zh) * | 2021-04-01 | 2021-08-06 | 光华临港工程应用技术研发(上海)有限公司 | 晶圆键合方法及晶圆键合结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102050418B (zh) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102050418B (zh) | 一种三维集成结构及其生产方法 | |
CN107032290B (zh) | 半导体器件及其形成方法 | |
US8569090B2 (en) | Wafer level structures and methods for fabricating and packaging MEMS | |
US10017378B2 (en) | MEMS pressure sensor and microphone devices having through-vias and methods of forming same | |
US7419853B2 (en) | Method of fabrication for chip scale package for a micro component | |
US9586811B2 (en) | Semiconductor devices with moving members and methods for making the same | |
JP5133867B2 (ja) | マイクロコンポーネント用のパッケージ | |
US9452924B2 (en) | MEMS devices and fabrication methods thereof | |
US8710599B2 (en) | Micromachined devices and fabricating the same | |
US8836053B2 (en) | Hybrid integrated component and method for the manufacture thereof | |
US7989248B2 (en) | Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures | |
US20170073217A1 (en) | Mems-cmos device that minimizes outgassing and methods of manufacture | |
US9450109B2 (en) | MEMS devices and fabrication methods thereof | |
JP5968483B2 (ja) | ビアコンタクトを備える構成素子およびその製造方法 | |
KR20160106754A (ko) | 마이크로 기계 압력 센서 장치 및 그 제조 방법 | |
CN111115550A (zh) | 集成互补金属氧化物半导体-微机电系统器件及其制法 | |
US9919915B2 (en) | Method and system for MEMS devices with dual damascene formed electrodes | |
CN104326435A (zh) | 具有流体通道的装置以及用于制造该装置的方法 | |
US8461656B2 (en) | Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS) | |
CN104051385B (zh) | 堆叠式半导体结构及其形成方法 | |
CN107697882B (zh) | 用于制造半导体器件的工艺以及相应半导体器件 | |
US20140264647A1 (en) | Method of forming monolithic cmos-mems hybrid integrated, packaged structures | |
US20100320595A1 (en) | Hybrid hermetic interface chip | |
CN114455537A (zh) | Mems器件及其制备方法 | |
CN113072032A (zh) | 硅柱垂直互连的微机械晶圆级封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130109 Termination date: 20200930 |
|
CF01 | Termination of patent right due to non-payment of annual fee |