KR100660278B1 - 게이트 전극 형성 방법 - Google Patents

게이트 전극 형성 방법 Download PDF

Info

Publication number
KR100660278B1
KR100660278B1 KR1020050134842A KR20050134842A KR100660278B1 KR 100660278 B1 KR100660278 B1 KR 100660278B1 KR 1020050134842 A KR1020050134842 A KR 1020050134842A KR 20050134842 A KR20050134842 A KR 20050134842A KR 100660278 B1 KR100660278 B1 KR 100660278B1
Authority
KR
South Korea
Prior art keywords
gate
gate electrode
forming
photoresist pattern
poly
Prior art date
Application number
KR1020050134842A
Other languages
English (en)
Inventor
윤여조
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134842A priority Critical patent/KR100660278B1/ko
Application granted granted Critical
Publication of KR100660278B1 publication Critical patent/KR100660278B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 게이트 전극 형성 방법에 관한 것이다.
본 발명의 실시예에 의해 게이트 전극을 형성하기 위해서 먼저 실리콘 기판 위에 게이트 산화물, 게이트 전극 및 스페이서를 형성한다. 그리고 게이트 전극 및 스페이서를 덮도록 게이트 폴리를 형성하고, 게이트 폴리 위에는 포토레지스트 물질을 도포한다. 이어서 포토레지스트 물질을 패터닝하여 상기 게이트 전극 위에 위치하는 포토레지스트 패턴을 형성한다. 이러한 포토레지스트 패턴을 형성하는 과정은 게이트 전극 형성을 위한 포토레지스트 패턴을 형성하는 과정에서 사용한 패턴 마스크를 이용한다. 이어서 F계열의 가스를 이용하여 식각함으로써 포토레지스트 패턴 주위에 폴리머를 형성하고, 포토레지스트 패턴 및 폴리머를 마스크로 게이트 폴리를 선택적으로 식각하여 게이트 확장부를 형성한다.
이처럼 본 발명의 실시예에 의하면 게이트 전극의 표면적을 넓혀서 게이트 저항을 줄일 수 있다.
게이트 전극. 폴리머

Description

게이트 전극 형성 방법{Method for Forming of Gate Electrode}
도 1a 내지 도 1f는 본 발명에 따른 게이트 전극 형성 방법을 나타내는 단면도.
<주요 도면 부호에 대한 설명>
2: 실리콘 기판 4: 게이트 산화막
6: 게이트 전극 8: 스페이서
10: 게이트 폴리 12: 포토레지스트 물질
14: 포토레지스트 패턴 16: 폴리머
17: 게이트 확장부
본 발명은 반도체 기술에 관한 것으로, 특히 게이트 저항을 줄일 수 있는 게이트 전극의 형성 방법에 관한 것이다.
반도체 집적화 기술의 발달로 단위 트랜지스터의 크기가 소형화 되고 있다. 트랜지스터의 크기가 소형화 됨에 따라 게이트의 크기도 작아지면서 게이트 저항값은 커진다.
즉, 반도체 소자의 고집적화를 위해서는 트랜지스터의 크기를 소형화하면서 게이트 저항값을 작게 할 수 있는 개선안이 요구된다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 반도체 소자의 고집적화에 적합한 게이트 전극의 형성 방법을 제공하는 것이 목적이다.
이러한 목적을 달성하기 위하여, 본 발명의 실시예에 의해 게이트 전극을 형성하기 위해서 먼저 실리콘 기판 위에 게이트 산화물, 게이트 전극 및 스페이서를 형성한다. 그리고 게이트 전극 및 스페이서를 덮도록 게이트 폴리를 형성하고, 게이트 폴리 위에는 포토레지스트 물질을 도포한다. 이어서 포토레지스트 물질을 패터닝하여 상기 게이트 전극 위에 위치하는 포토레지스트 패턴을 형성한다. 이러한 포토레지스트 패턴을 형성하는 과정은 게이트 전극 형성을 위한 포토레지스트 패턴을 형성하는 과정에서 사용한 패턴 마스크를 이용한다. 이어서 F계열의 가스를 이용하여 식각함으로써 포토레지스트 패턴 주위에 폴리머를 형성하고, 포토레지스트 패턴 및 폴리머를 마스크로 게이트 폴리를 선택적으로 식각하여 게이트 확장부를 형성한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
도 1a 내지 도 1f는 본 발명에 따른 게이트 전극 형성 방법을 나타내는 단면도이다.
본 발명에 따른 모스 트랜지스터의 게이트 전극을 형성하는 방법은 먼저 도 1a와 같이 반도체 기판(2) 위에 게이트 산화막(4)을 형성하고 게이트 전극(6) 및 스페이서(8)를 형성한다.
이어서 도 1b와 같이 게이트 폴리(10)를 형성한다. 게이트 폴리(10)는 게이트 전극(10)과 같은 물질을 사용하여 형성하는 것이 바람직하다. 또한, 게이트 폴리(10) 위에는 도 1c와 같이 포토레지스트 물질(12)을 도포한다.
그리고, 포토레지스트 물질(12)에 노광/현상 공정을 함으로써 도 1d와 같은 포토레지스트 패턴(14)을 형성한다. 이 때 포토레지스트 패턴(14)은 게이트 전극(6)을 형성하는 과정에서 사용한 마스크를 이용하여 형성한다. 이에 따라, 별도의 패턴 마스크를 요구하지 않는다.
이러한 포토레지스트 패턴(14)을 형성한 후에는 게이트 폴리(10)를 식각하기 위한 마스크의 사이즈를 크게 하기 위해 포토레지스트 패턴(14)의 주위에 도 1e와 같은 폴리머(16)를 형성한다. 이러한 폴리머(16)는 식각 공정의 공정 조건에 따라서 자연적으로 생성된다. 이를 위해 식각제로는 F계열의 가스를 이용한다. 즉, Cxfy계열의 가스를 이용한다. 이러한 F계열의 가스는 폴리 식각뿐만 아니라 일반적인 박막을 식각하는 데에 사용되는 것으로, F계열의 가스를 이용하여 식각을 하는 과정에서는 탄소(C)원자가 반응물을 생성하고, 이 때 발생한 폴리머(16)들은 자연스럽게 포토레지스트 패턴(14)의 주위에 흡착되면서 도면과 같이 버섯 모양으로 형성된다.
이상 살펴본 바와 같이 포토레지스트 패턴(14)과 폴리머(16)는 기존의 레티클(reticle)을 사용하여 형성된다. 즉, 새로운 광학 마스크나 다른 공정 조건을 요구하지 않고 하나의 공정실에서 사용하는 기존의 공정 조건으로 형성할 수 있기 때문에 별도의 추가 장비를 요구하지 않는다.
이와 같이 형성된 포토레지스트 패턴(14)과 폴리머(16)를 마스크로 하여 게이트 폴리(10)를 식각함으로써 도 1f와 같은 게이트 확장부(17)를 형성한다. 즉, 배선과 접촉하는 게이트 전극의 표면적을 넓혀서 저항을 줄일 수 있다.
지금까지 실시예를 통하여 설명한 바와 같이, 본 발명에 따른 게이트 전극 형성 방법에 의하면 별도의 추가 장비 없이도 게이트 전극보다 큰 마스크를 형성하고, 이를 이용하여 게이트 전극 확장부를 형성함으로써 게이트 전극의 저항을 줄일 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 이를 위해 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (3)

  1. 실리콘 기판 위에 게이트 산화물, 게이트 전극 및 스페이서를 형성하는 제1 단계와,
    상기 게이트 전극 및 스페이서를 덮도록 게이트 폴리를 형성하는 제2 단계와,
    상기 게이트 폴리상에 포토레지스트 물질을 도포하는 제3 단계와,
    상기 포토레지스트 물질을 패터닝하여 상기 게이트 전극 위에 위치하는 포토레지스트 패턴을 형성하는 제4 단계와,
    상기 포토레지스트 패턴 주위에 폴리머를 형성하는 제5 단계와,
    상기 포토레지스트 패턴 및 폴리머를 마스크로 상기 게이트 폴리를 선택적으로 식각하여 게이트 확장부를 형성하는 제6 단계를 포함하는 게이트 전극 형성 방법.
  2. 제1항에서,
    상기 제4 단계는 상기 게이트 전극을 형성을 위한 포토레지스트 패턴을 형성하는 과정에서 사용한 패턴 마스크를 이용하는 것을 특징으로 하는 게이트 전극 형성 방법.
  3. 제1항에서,
    상기 제5 단계는 F계열의 가스를 이용하여 식각하는 것을 특징으로 하는 게이트 전극 형성 방법.
KR1020050134842A 2005-12-30 2005-12-30 게이트 전극 형성 방법 KR100660278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134842A KR100660278B1 (ko) 2005-12-30 2005-12-30 게이트 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134842A KR100660278B1 (ko) 2005-12-30 2005-12-30 게이트 전극 형성 방법

Publications (1)

Publication Number Publication Date
KR100660278B1 true KR100660278B1 (ko) 2006-12-20

Family

ID=37815206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134842A KR100660278B1 (ko) 2005-12-30 2005-12-30 게이트 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100660278B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252009A (ja) * 1996-03-14 1997-09-22 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR20000055595A (ko) * 1999-02-08 2000-09-15 윤종용 스페이서 폭 조절 방법
US20010038123A1 (en) * 1999-08-11 2001-11-08 Bin Yu Transistor with dynamic source/drain extensions
KR20030002313A (ko) * 2001-06-28 2003-01-09 주식회사 하이닉스반도체 트랜지스터 및 그의 제조 방법
KR20040077284A (ko) * 2003-02-28 2004-09-04 삼성전자주식회사 상부면적이 확장된 확장형 게이트 및 이를 구비하는반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252009A (ja) * 1996-03-14 1997-09-22 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR20000055595A (ko) * 1999-02-08 2000-09-15 윤종용 스페이서 폭 조절 방법
US20010038123A1 (en) * 1999-08-11 2001-11-08 Bin Yu Transistor with dynamic source/drain extensions
KR20030002313A (ko) * 2001-06-28 2003-01-09 주식회사 하이닉스반도체 트랜지스터 및 그의 제조 방법
KR20040077284A (ko) * 2003-02-28 2004-09-04 삼성전자주식회사 상부면적이 확장된 확장형 게이트 및 이를 구비하는반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
KR101344980B1 (ko) 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크
TW200715561A (en) Thin film transistor array panel and fabrication
TW200500707A (en) Thin film transistor array panel and manufacturing method thereof
US10204802B2 (en) Method of forming via hole, array substrate and method of forming the same and display device
US5942787A (en) Small gate electrode MOSFET
CN109742089B (zh) 显示基板、显示装置和显示基板的制造方法
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
US7678626B2 (en) Method and system for forming a thin film device
US20170012065A1 (en) Array substrate, a method for manufacturing the same, and display device
KR100660278B1 (ko) 게이트 전극 형성 방법
KR20040005472A (ko) 듀얼 다마신 패턴 형성방법
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
US20040157168A1 (en) Method of improving pattern profile of thin photoresist layer
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100265361B1 (ko) 포토레지스트의 식각 선택비 개선방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR100547241B1 (ko) 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR970054506A (ko) 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법
KR100587391B1 (ko) 고전압 소자의 게이트 절연막 식각방법
KR20000018720A (ko) 반도체소자 제조용 패턴 형성방법
KR20100001814A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee