JP5441371B2 - 微小電気機械システムに使用するためのウェーハを製造する方法 - Google Patents
微小電気機械システムに使用するためのウェーハを製造する方法 Download PDFInfo
- Publication number
- JP5441371B2 JP5441371B2 JP2008190016A JP2008190016A JP5441371B2 JP 5441371 B2 JP5441371 B2 JP 5441371B2 JP 2008190016 A JP2008190016 A JP 2008190016A JP 2008190016 A JP2008190016 A JP 2008190016A JP 5441371 B2 JP5441371 B2 JP 5441371B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- doped
- doped silicon
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims description 163
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 138
- 229910052710 silicon Inorganic materials 0.000 claims description 113
- 239000010703 silicon Substances 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011521 glass Substances 0.000 claims description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 24
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000012792 core layer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 134
- 239000013078 crystal Substances 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00595—Control etch selectivity
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/0136—Controlling etch progression by doping limited material regions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0161—Controlling physical properties of the material
- B81C2201/0163—Controlling internal stress of deposited layers
- B81C2201/0167—Controlling internal stress of deposited layers by adding further layers of materials having complementary strains, i.e. compressive or tensile strain
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/031—Anodic bondings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
図6に示すように、ガラスウェーハ407がウェーハ201に接合される。ガラスウェーハ407は、陽極接合によって上部ドープシリコン層105に接合できる。陽極接合では、ガラスウェーハ407を上部ドープシリコン層109に固定するために圧縮力がガラスウェーハ407に加えられ、熱および電圧がガラスウェーハ407に加えられる。これは、ガラスウェーハ407を上部ドープシリコン層109に保持する静電的接合を作り出す。ガラスウェーハ407は他の従来の手段で接合してもよい。
図12に示すように、ガラスウェーハ407がウェーハ801に接合される。ガラスウェーハ407は、図6に関して説明したように陽極接合によって上面ドープシリコン層109に接合できる。
105 底面ドープシリコン層
106 気体
107 非ドープシリコンコア層
108 気体
109 上面ドープシリコン層
111 酸化物層
113 エピタキシャル層
115 フォトレジスト
117 酸化物パターン
201 ウェーハ
203 トレンチ側壁
205 トレンチ底壁
207 トレンチ
303 ドープトレンチ側壁
305 ドープトレンチ底壁
403 トレンチ底壁エッチング
405 ドープスタブ
407 ガラスウェーハ
409 凹部
701 ウェーハ
801 ウェーハ
803 トレンチ側壁
805 トレンチ底壁
807 トレンチ
903 ドープトレンチ側壁
1401 ホウ素シェルシリコン構造体
Claims (4)
- シリコン基板を用意するステップと、
第1ドープシリコン層を前記シリコン基板の上に堆積させるステップと、
非ドープシリコンコア層を前記第1ドープシリコン層の上に堆積させるステップと、
第2ドープシリコン層を前記非ドープシリコンコア層の上に堆積させるステップと、
酸化物層を前記第2ドープシリコン層の上に堆積させるステップと、
フォトレジスト層を前記酸化物層の上にパターン状に堆積させるステップと、
前記フォトレジスト層によって保護されていない前記酸化物層をエッチングするステップと、
前記エッチングされた酸化物層を使用して深堀反応性イオンエッチングをパターン形成するステップとを含み、
前記深堀反応性イオンエッチングにより、前記ウェーハ内に少なくとも1つのトレンチが生成され、
前記少なくとも1つのトレンチは、前記第1ドープシリコン層と、前記非ドープシリコンコア層と、前記第2ドープシリコン層とを貫通して延在するか、または、
前記少なくとも1つのトレンチは、前記非ドープシリコンコア層と、前記第2ドープシリコン層とを貫通して延在して、前記第1ドープシリコン層で終端している、
微小電気機械システムに使用するためのウェーハを製造する方法。 - 請求項1において、前記少なくとも1つのトレンチの側壁および底壁の少なくとも一方をドーピングするステップを更に含み、第2の深堀反応性イオンエッチングが前記少なくとも1つのトレンチの底壁から離れてエッチングされている、ドーピングするステップと、
前記第2ドープシリコン層から前記エッチングされた酸化物層を除去するステップと、
残っている前記第2ドープシリコン層の少なくとも1つの面に第1のガラスウェーハを接合するステップと、
前記シリコン基板を前記第1ドープシリコン層から除去するステップとを備え、
前記第1ドープシリコン層、非ドープシリコンコア層および第2ドープシリコン層がウェーハのエピタキシャル層を形成する、微小電気機械システムに使用するためのウェーハを製造する方法。 - 請求項1において、残りの前記第1ドープシリコン層の少なくとも1つの面に第2ガラスウェーハを接合するステップを有する、微小電気機械システムに使用するためのウェーハを製造する方法。
- 請求項1において、前記第1ドープシリコン層と第2ドープシリコン層が各々ホウ素でドープされている、微小電気機械システムに使用するためのウェーハを製造する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/781,470 US7563720B2 (en) | 2007-07-23 | 2007-07-23 | Boron doped shell for MEMS device |
US11/781,470 | 2007-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027176A JP2009027176A (ja) | 2009-02-05 |
JP5441371B2 true JP5441371B2 (ja) | 2014-03-12 |
Family
ID=39823685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008190016A Expired - Fee Related JP5441371B2 (ja) | 2007-07-23 | 2008-07-23 | 微小電気機械システムに使用するためのウェーハを製造する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7563720B2 (ja) |
EP (1) | EP2019081B1 (ja) |
JP (1) | JP5441371B2 (ja) |
KR (1) | KR101462389B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2932789B1 (fr) | 2008-06-23 | 2011-04-15 | Commissariat Energie Atomique | Procede de fabrication d'une structure electromecanique comportant au moins un pilier de renfort mecanique. |
WO2011096353A1 (ja) * | 2010-02-05 | 2011-08-11 | 株式会社フジクラ | 微細構造の形成方法および微細構造を有する基体 |
JP6034367B2 (ja) * | 2011-04-20 | 2016-11-30 | キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. | 後続の熱拡散放出のために中間誘電体層に形成される空洞へのガス状化学物質の注入 |
JP2012252138A (ja) * | 2011-06-02 | 2012-12-20 | Japan Display East Co Ltd | 表示装置および表示装置の製造方法 |
CN103545257A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
US9543208B2 (en) * | 2014-02-24 | 2017-01-10 | Infineon Technologies Ag | Method of singulating semiconductor devices using isolation trenches |
US9601624B2 (en) | 2014-12-30 | 2017-03-21 | Globalfoundries Inc | SOI based FINFET with strained source-drain regions |
CN111916347B (zh) * | 2020-08-13 | 2023-03-21 | 中国电子科技集团公司第四十四研究所 | 一种用于soi片的磷扩散掺杂方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5129983A (en) * | 1991-02-25 | 1992-07-14 | The Charles Stark Draper Laboratory, Inc. | Method of fabrication of large area micromechanical devices |
JP3393956B2 (ja) * | 1995-06-08 | 2003-04-07 | 松下電器産業株式会社 | 縦型電界効果トランジスタ及びその製造方法、並びに相補型の縦型電界効果トランジスタ |
US5451809A (en) * | 1994-09-07 | 1995-09-19 | Kabushiki Kaisha Toshiba | Smooth surface doped silicon film formation |
KR100442824B1 (ko) * | 1997-05-12 | 2004-09-18 | 삼성전자주식회사 | 마이크로구조물소자및그제조방법 |
US6521041B2 (en) | 1998-04-10 | 2003-02-18 | Massachusetts Institute Of Technology | Etch stop layer system |
US6143583A (en) | 1998-06-08 | 2000-11-07 | Honeywell, Inc. | Dissolved wafer fabrication process and associated microelectromechanical device having a support substrate with spacing mesas |
US5977579A (en) * | 1998-12-03 | 1999-11-02 | Micron Technology, Inc. | Trench dram cell with vertical device and buried word lines |
EP1173893A4 (en) | 1999-01-15 | 2007-08-01 | Univ California | POLYCRYSTALLINE SILICON GERMANIUM FILMS FOR THE MANUFACTURE OF MICROELECTROCHEMICAL SYSTEMS |
US6277666B1 (en) | 1999-06-24 | 2001-08-21 | Honeywell Inc. | Precisely defined microelectromechanical structures and associated fabrication methods |
US6544655B1 (en) * | 2000-08-08 | 2003-04-08 | Honeywell International Inc. | Methods for reducing the curvature in boron-doped silicon micromachined structures |
US7033910B2 (en) | 2001-09-12 | 2006-04-25 | Reveo, Inc. | Method of fabricating multi layer MEMS and microfluidic devices |
US6730615B2 (en) | 2002-02-19 | 2004-05-04 | Intel Corporation | High reflector tunable stress coating, such as for a MEMS mirror |
US6770504B2 (en) * | 2003-01-06 | 2004-08-03 | Honeywell International Inc. | Methods and structure for improving wafer bow control |
US7365385B2 (en) * | 2004-08-30 | 2008-04-29 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
EP2495212A3 (en) | 2005-07-22 | 2012-10-31 | QUALCOMM MEMS Technologies, Inc. | Mems devices having support structures and methods of fabricating the same |
US7514285B2 (en) | 2006-01-17 | 2009-04-07 | Honeywell International Inc. | Isolation scheme for reducing film stress in a MEMS device |
-
2007
- 2007-07-23 US US11/781,470 patent/US7563720B2/en active Active
-
2008
- 2008-07-22 EP EP08160924.0A patent/EP2019081B1/en not_active Expired - Fee Related
- 2008-07-23 KR KR1020080071856A patent/KR101462389B1/ko not_active IP Right Cessation
- 2008-07-23 JP JP2008190016A patent/JP5441371B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20090010930A (ko) | 2009-01-30 |
US7563720B2 (en) | 2009-07-21 |
EP2019081A2 (en) | 2009-01-28 |
JP2009027176A (ja) | 2009-02-05 |
EP2019081A3 (en) | 2012-09-19 |
EP2019081B1 (en) | 2014-08-20 |
KR101462389B1 (ko) | 2014-11-17 |
US20090026559A1 (en) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5441371B2 (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
KR100599124B1 (ko) | 부유 구조체 제조방법 | |
KR100763538B1 (ko) | 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 | |
JP4688600B2 (ja) | 半導体センサの製造方法 | |
JP4915440B2 (ja) | 半導体装置の製造方法 | |
JP5160302B2 (ja) | 半導体装置の製造方法 | |
KR101001666B1 (ko) | 마이크로 수직 구조체의 제조 방법 | |
JP2003251598A (ja) | 基板貫通エッチング方法 | |
JP2007015101A (ja) | 隠れヒンジmemsデバイス | |
TWI606007B (zh) | 採用複合基材的微機電元件以及其製作方法 | |
US20140322918A1 (en) | Micro-posts having improved uniformity and a method of manufacture thereof | |
US20230192480A1 (en) | Method for structural layer fabrication in micromechanical devices | |
JP2004186662A (ja) | マスク、マスクブランクスおよびそれらの製造方法 | |
US7256128B2 (en) | Method of double-sided etching | |
JP2008166576A (ja) | 半導体装置の製造方法 | |
JP2006095632A (ja) | Mems素子の製造方法およびmems素子 | |
CN109429157B (zh) | 麦克风及其制造方法 | |
KR101386004B1 (ko) | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
JP2002214548A (ja) | 三次元構造体およびその製造方法 | |
JP2005153062A (ja) | 半導体構造の製造方法 | |
JP2011137683A (ja) | 加速度センサの製造方法、1軸加速度センサ | |
JP2018151341A (ja) | 加速度センサおよびその製造方法 | |
JP2010078327A (ja) | 半導体力学量検出素子及びその製造方法 | |
JP2006030209A (ja) | 半導体力学量センサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5441371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |