JP2002246363A

JP2002246363A - 半導体装置の製造方法

Info

Publication number: JP2002246363A
Application number: JP2001045805A
Authority: JP
Inventors: Tamotsu Shinohara; 保篠原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-02-21
Filing date: 2001-02-21
Publication date: 2002-08-30

Abstract

(57)【要約】【課題】加工精度良く、しかも下地部材の損傷を最小限
に抑えて、所定の下地部材上の膜に開口部を再現性よく
形成できるようにする。【解決手段】半導体基板１上の酸化シリコン膜３に開口
部１７を形成する方法において、半導体基板１上に酸化
シリコン膜３を形成した後、開口部１７を画定するため
の半導体基板１に至る溝部９を酸化シリコン膜３に形成
し、溝部９によって画定された内側の酸化シリコン膜３
以外かつ、溝部９内にレジストパターン１３を形成し、
その後、レジストパターン１３をマスクにして開口部１
７を画定された半導体基板１上の酸化シリコン膜３をウ
エットエッチングにより除去するものである。開口部１
７を画定する溝部９の外側壁部１５をレジストパターン
１３で保護できるので、ウエットエッチングによる、開
口部１７の側壁部へのサイドエッチングを阻止でき、加
工精度良く、しかも半導体基板１の損傷を最小限に抑え
て、開口部１７を再現性良く形成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光信号を電気信号
に変換する受光素子と、他の素子とが同一基板上に形成
されて成る受光素子混載半導体チップの製造に適用して
好適な半導体装置の製造方法に関するものである。

【０００２】

【従来の技術】近年、光信号を電気信号に変換する受光
素子の動作領域はますます短波長化が進みつつあり、こ
れに伴って、受光素子と他の素子とを混載した半導体装
置の製造プロセスにおいては、ドライエッチングによる
受光素子の損傷と、この損傷による受光素子特性の悪化
が問題視されつつある。

【０００３】受光素子の受光部には、入射光の反射を防
ぐ反射防止膜を形成するが、この反射防止膜上に形成し
た膜をドライエッチングによって除去すると、反射防止
膜が損傷してしまい、受光部への入射光は反射防止膜に
反射し、吸収され、屈折してしまう。この場合、受光素
子の受光感度は低下し、受光素子混載半導体装置は、こ
の受光感度の低下が原因で誤作動してしまうおそれがあ
る。そこで、受光素子の製造プロセスにおいては、反射
防止膜の損傷を最小限に抑えるウエットエッチングが必
須の技術となりつつある。

【０００４】図１０Ａ〜Ｄは、従来例に係る半導体装置
９０の製造方法を示す工程図である。図１０Ａにおい
て、まず半導体基板９１に酸化シリコン膜９２を形成す
る。この酸化シリコン膜９２は常圧ＣＶＤ装置を用いて
形成する。酸化シリコン膜９２の厚さは、例えば３００
０Å程度である。

【０００５】次に、図１０Ｂに示すように、所望の開口
部を形成する領域を露出するようにして、酸化シリコン
膜９２上にレジストパターン９３を形成する。そして、
図１０Ｃに示すように、レジストパターン９３から露出
した酸化シリコン膜９２をウエットエッチングによって
除去する。

【０００６】その後、レジストパターン９３をアッシン
グ装置等を用いて除去すると、図１０Ｄに示すように、
所望の開口部９４を酸化シリコン膜９２に備えた半導体
装置９０を得ることができる。ウエットエッチングによ
り開口部９４を形成したので、開口部９４下の半導体基
板９１の損傷は、ドライエッチングと比べて極めて小さ
い。

【０００７】この開口部９４は、図１１おいて、実線で
囲まれる領域９７以外にレジストパターンを形成し、領
域９７の酸化シリコン膜９２をウエットエッチングによ
って除去することにより、領域９７の外側の破線で囲ま
れる領域９９に形成されたものである。

【０００８】

【発明が解決しようとする課題】ところで、従来方式の
半導体装置９０の製造方法によれば、開口部９４をウエ
ットエッチングによって形成しているので、図１１に示
したように、開口部９４の側壁部９５はサイドエッチン
グされて傾斜を有する。この開口部９４の形成方法を、
そのまま受光素子混載半導体装置の製造方法に適用する
と、以下のような問題がある。

【０００９】すなわち、受光素子の製造プロセスにおい
ては、受光部の反射防止膜上に形成した配線層間絶縁膜
をウエットエッチングによって除去すると、この配線層
間絶縁膜からなる、受光部の側壁部はサイドエッチング
されて傾斜を生じてしまう。受光部の側壁部が傾斜を有
すると、受光部の側壁部近傍では入射光の入射角度がず
れてしまい、同一セル内で受光感度がばらついてしま
う。受光素子混載半導体装置においては、この受光感度
のばらつきが原因で誤作動してしまうおそれがある。

【００１０】そこで、この発明はこのような従来の課題
を解決したものであって、加工精度良く、しかも下地部
材の損傷を最小限に抑えて、所定の下地部材上の膜に開
口部を再現性よく形成できるようにした半導体装置の製
造方法の提供を目的とする。

【００１１】

【課題を解決するための手段】上述した課題は、所定の
下地部材上の膜に開口部を形成する方法において、下地
部材上に所望の膜を形成した後、開口部を画定するため
の下地部材に至る溝部をこの膜に形成し、溝部によって
画定された内側のこの膜以外かつ、溝部内に非エッチン
グ部材を形成し、その後、非エッチング部材をマスクに
して開口部を画定された下地部材上の膜を等方性エッチ
ングにより除去することを特徴とする半導体装置の製造
方法によって解決される。

【００１２】本発明に係る半導体装置の製造方法によれ
ば、下地部材上の所望の膜に開口部を画定するための下
地部材に至る溝部が形成され、この溝部によって画定さ
れた内側の膜以外かつ、溝部内に非エッチング部材が形
成される。従って、開口部を画定する溝部の外側壁部を
非エッチング部材で保護でき、等方性エッチングによ
る、開口部の側壁部へのサイドエッチングを阻止でき
る。

【００１３】

【発明の実施の形態】以下、図面を参照しながら、本発
明の各実施形態に係る半導体装置の製造方法について説
明する。（１）第１の実施形態図１は本発明の第１の実施形態に係る半導体装置１００
の構成例を示す平面図及びＸ１−Ｘ２矢視断面図であ
る。この実施形態では、開口部を画定するための下地部
材に至る溝部を所望の膜に形成し、溝部によって画定さ
れた内側の膜以外かつ、溝部内に非エッチング部材を形
成し、この非エッチング部材をマスクにして、開口部を
画定された膜を等方性エッチングにより除去して、溝部
の外側壁部を非エッチング部材で保護できると共に、開
口部の側壁部へのサイドエッチングを阻止できるように
して、加工精度良く、しかも下地部材の損傷を最小限に
抑えて、所定の下地部材上の膜に開口部を再現性よく形
成できるようにしたものである。

【００１４】ここでは、図１に示す半導体装置１００の
実線で囲まれる領域２２と、領域２２の内側の２点鎖線
で囲まれる領域２０との間の、所望の膜の一例となる酸
化シリコン膜３を除去して、下地部材の一例となる半導
体基板１に至る溝部９を形成し、この溝部９を埋め込む
ようにして、領域２０以外の領域の酸化シリコン膜３上
に非エッチング部材を形成し、その後、領域２０の酸化
シリコン膜を除去して、領域２２に開口部１７を形成す
ることを前提とする。

【００１５】図２及び図３は本発明の第１の実施形態に
係る半導体装置１００の製造方法（その１、２）を示す
工程図である。図２Ａに示すように、まず、半導体基板
１上に酸化シリコン膜３を形成する。半導体基板１は、
例えば直径１５０ｍｍ、厚さは５００μｍ程度のシリコ
ンウェハーである。酸化シリコン膜３は、常圧ＣＶＤ装
置を用いて、約３０００Å程度の厚さに形成する。使用
する反応ガスは、ＳｉＨ４及びＯ２の混合ガスであり、
反応温度は約４００℃である。

【００１６】次に、図２Ｂに示すように、酸化シリコン
膜３上にフォトリソグラフィによって選択的にレジスト
パターン５を形成する。このレジストパターン５は、開
口部を画定する溝部形成用のマスク部材である。フォト
リソグラフィによるレジストパターン５の形成は、以下
のようにして行う。

【００１７】まず、酸化シリコン膜３の上にレジスト部
材を塗布する。レジスト部材にはポジ型、或いはネガ型
のいずれを使用しても良いが、微細加工の点で優れてい
るポジ型のレジスト部材を使用する。レジスト部材の塗
布装置には、半導体製造工程で一般的に使用されている
レジストスピンコータを用いる。

【００１８】次に、溝部形成領域７上のレジスト部材を
露光する。この露光は、塗布したレジスト部材の上方
に、溝部形成領域７に光線を透過するようなレチクルを
設け、このマスク部材の上方から紫外線等を照射して行
う。使用する装置は縮小投影露光装置である。

【００１９】そして、コータデベロッパを用いて、露光
したレジスト部材に現像液を施して、現像する。このよ
うにして、溝部形成領域７を露出するようなレジストパ
ターン５を酸化シリコン膜３上に形成する。形成したレ
ジストパターン５の膜厚は、例えば１０μｍ程度であ
る。

【００２０】次に、図２Ｃに示すように、レジストパタ
ーン５から露出した溝部形成領域７の酸化シリコン膜３
を除去して、半導体基板１に至る溝部９を形成する。こ
の溝部９は半導体基板１に至る開口部を画定するための
ものである。溝部９の大きさは、例えば、縦２μｍ×横
２μｍ×深さ０．３μｍ程度である。

【００２１】溝部９の形成には、ドライエッチングの一
方式である反応性イオンエッチング（ＲＩＥ）を用い
る。反応性イオンエッチングは、異方性エッチングに分
類され、溝部９をサイドエッチング少なく形成できる。
反応性イオンエッチングの処理条件は、例えば、エッチ
ングガスをＣＦ₄及びＨ₂の混合ガスとし、半導体基板１
に印加する高周波出力を８０Ｗ、エッチングチャンバ内
の圧力を５×１０^-2ｔｏｒｒ程度とする。

【００２２】もちろん、酸化シリコン膜３と半導体基板
１とのエッチング選択比が良好に得られるような他の処
理条件を用いて溝部９を形成しても良い。また、反応性
イオンエッチングに限らず、例えば、スパッタエッチン
グや、イオンビームエッチング等を用いても良い。図２
Ｃにおいて、溝部９により挟まれて画定された領域１１
を開口部形成領域１１と称する。

【００２３】溝部形成領域７に溝部９を形成後、図３Ａ
に示すようにレジストパターンを除去する。レジストパ
ターンの除去には、半導体装置の製造工程で一般的に用
いられているアッシング装置を用いる。

【００２４】次に、図３Ｂに示すように、レジスト部材
を開口部形成領域１１以外の酸化シリコン膜３上に塗布
し、かつ溝部９内に埋め込むようにして、レジストパタ
ーン１３を形成する。これにより、溝部９の外側壁部１
５は、レジストパターン１３に覆われて、保護される。
レジストパターン１３は、レジストパターン５と同様に
フォトリソグラフィによって形成する。レジストパター
ン１３の膜厚は、例えば１０μｍ程度である。

【００２５】そして、図３Ｃに示すように、レジストパ
ターン１３から露出した酸化シリコン膜３を、等方性エ
ッチングの一例となるウエットエッチングによって除去
する。これにより、開口部形成領域１１に、半導体基板
１に至る開口部１７を形成できる。

【００２６】このとき、開口部１７の側壁部となる外側
壁部（以下で、開口部の側壁部ともいう）１５は、レジ
ストパターン１３によって保護されているので、外側壁
部１５へのサイドエッチングを阻止できる。また、ウエ
ットエッチングを用いることによって、開口部１７の下
地である半導体基板１の損傷を最小限に抑えることがで
きる。

【００２７】ウエットエッチングに使用する薬液は、酸
化シリコン膜３と半導体基板１のエッチングの選択比が
良好な、例えば５％に希釈したＨＦ溶液を用いる。ま
た、使用する装置は、半導体装置の製造工程で一般的に
使用されている、ウエットフードや、スプレー式薬液噴
霧装置等を用いる。

【００２８】上述したように、開口部形成領域１１に開
口部１７を形成したのち、アッシング装置によりレジス
トパターン１３を除去して、図１に示したような半導体
装置１００が完成する。

【００２９】このように、本発明の第１の実施形態に係
る半導体装置の製造方法によれば、半導体基板１上に酸
化シリコン膜３を形成した後、開口部１７を画定するた
めの半導体基板１に至る溝部９を酸化シリコン膜３に形
成し、溝部９によって画定された内側の酸化シリコン膜
３以外かつ、溝部９内にレジストパターン１３を形成
し、その後、このレジストパターン１３をマスクにし
て、開口部１７を画定された半導体基板１上の酸化シリ
コン膜３をウエットエッチングにより除去するものであ
る。

【００３０】従って、開口部１７を画定する溝部９の外
側壁部１５を非エッチング部材で保護できるので、等方
性エッチングによる、開口部の側壁部へのサイドエッチ
ングを阻止できる。これにより、加工精度良く、しかも
半導体基板１の損傷を最小限に抑えて、半導体基板１上
の酸化シリコン膜３に開口部１７を再現性よく形成でき
る。従来と比べて、開口部１７の側壁部形状をコントロ
ールすることができ、半導体装置の歩留まりや信頼性を
より向上することができる。

【００３１】（２）第２の実施形態図４は本発明の実施形態に係る半導体装置２００の構成
例を示す平面図及びＸ３−Ｘ４矢視断面図である。この
実施形態は、図４に示す開口部１７を形成する酸化シリ
コン膜３を半導体基板１上に形成する前に、この半導体
基板１上に溝部９の底部となる所定のエッチングストッ
パ部材を形成するものである。

【００３２】つまり、図４に示す実線で囲まれる領域８
２と２点鎖線で囲まれる領域８０との間の酸化シリコン
膜を除去して、エッチングストッパ部材に至る溝部９を
形成し、この溝部９を埋め込むようにして、領域８０以
外の領域の酸化シリコン膜３上にレジストパターンを形
成し、その後、領域８０の酸化シリコン膜を除去して、
領域８２に開口部１７を形成することを前提とする。

【００３３】そして、エッチングストッパ部材を形成し
た後は、第１の実施形態で説明した半導体装置の製造方
法と同様である。従って、第１の実施形態と同じ符号の
ものは、同じ製造条件によって形成するため、その説明
を省略する。

【００３４】図５及び図６は本発明の第２の実施形態に
係る半導体装置２００の製造方法（その１、２）を示す
工程図である。図５Ａに示すように、まず、半導体基板
１上に窒化シリコン膜３０を形成する。窒化シリコン膜
３０は、ＬＰＣＶＤ装置を用いて、約１２００Å程度の
厚さに形成する。使用する反応ガスは、ＳｉＨ₂Ｃｌ₂及
びＮＨ₃の混合ガスであり、反応温度は約８００℃であ
る。

【００３５】次に、窒化シリコン膜３０上に酸化シリコ
ン膜３２を形成する。この酸化シリコン膜３２は、窒化
シリコン膜３０を所定形状に加工して、エッチングスト
ッパ部材を形成するためのマスク部材となるものであ
る。酸化シリコン膜３２の形成には、半導体装置１００
の酸化シリコン膜３と同様に、常圧ＣＶＤ装置を用い
る。酸化シリコン膜３２の厚さは、例えば２０００Å程
度にする。さらに、図５Ｂに示すように、この酸化シリ
コン膜３２上に、溝部形成領域を覆うようにして、レジ
ストパターン３４を形成する。レジストパターン３４の
形成は、フォトリソグラフィによって行う。

【００３６】次に、このレジストパターン３４をマスク
部材にして、溝部形成領域以外の酸化シリコン膜３２を
ウエットエッチングによって除去する。ウエットエッチ
ングに使用する薬液は、例えば５％程度に希釈したＨＦ
溶液である。希釈したＨＦ溶液は、酸化シリコン膜３２
と窒化シリコン膜３０のエッチングの選択比が良好なの
で、多少オーバーエッチ気味に酸化シリコン膜３２をエ
ッチングしても、下地の窒化シリコン膜３０が大きく削
られるようなことはない。このように、溝部形成領域以
外の酸化シリコン膜３２を除去した後、レジストパター
ン３４をアッシャーで除去する。

【００３７】そして、図５Ｃにおいて、酸化シリコン膜
３２をマスク部材にして、溝部形成領域以外の窒化シリ
コン膜３０を除去する。この窒化シリコン膜３０の除去
は、例えば８０℃に熱したＨ₃ＰＯ₄溶液に半導体基板１
を浸漬して行う。Ｈ₃ＰＯ₄溶液は、窒化シリコン膜のみ
をエッチングするので、酸化シリコン膜３２から露出し
た窒化シリコン膜のみを除去することができる。溝部形
成領域以外の窒化シリコン膜３０を除去した後、マスク
部材である酸化シリコン膜３２を５％程度に希釈したＨ
Ｆ溶液を用いて除去し、図５Ｄに示すエッチングストッ
パ部材３６を半導体基板１上に形成する。

【００３８】上述のように、図５Ｃに示す酸化シリコン
膜３２をマスク部材として半導体基板１上にエッチング
ストッパ部材を形成したが、Ｈ₃ＰＯ₄溶液のようなレジ
スト部材を侵す薬液を使用せずに、窒化シリコン膜３０
をエッチングするならば、酸化シリコン膜３２の形成工
程を省くことができる。この場合、窒化シリコン膜３０
上に直接レジスト部材を塗布してマスク部材を形成し、
このマスク部材から露出した窒化シリコン膜を、所望の
ウエットエッチングによって除去すれば良い。

【００３９】図５Ｄに示すエッチングストッパ部材３６
を形成した後、半導体装置２００の製造方法は、図６Ａ
〜Ｃに示すように、第１の実施形態に係る半導体装置の
製造方法と同様である。まず、図６Ａに示すように、エ
ッチングストッパ部材３６を形成した半導体基板１上に
酸化シリコン膜３を形成する。

【００４０】次に、図６Ｂに示すように、酸化シリコン
膜３上に、溝部形成領域を露出するようなレジストパタ
ーン５をフォトリソグラフィによって形成する。そし
て、溝部形成領域の酸化シリコン膜３を、反応性イオン
エッチングによって除去し、エッチングストッパ部材３
６に至る溝部９を形成する。この溝部９を形成した後
に、レジストパターン５をアッシングして除去する。

【００４１】レジストパターン５を除去した後、図６Ｃ
に示すように、レジスト部材を開口部形成領域１１以外
の酸化シリコン膜３上に塗布し、かつ溝部９内に埋め込
んで、レジストパターン１３を形成する。これによっ
て、溝部９の外側壁部１５をレジストパターン１３及び
エッチングストッパ部材３６で覆い、保護できる。

【００４２】そして、レジストパターン１３から露出し
た、開口部形成領域１１上の酸化シリコン膜３を、等方
性エッチングの一例となるウエットエッチングによって
除去する。これにより、開口部形成領域１１に、半導体
基板１に至る開口部を形成できる。また、開口部の側壁
部となる外側壁部（以下で、開口部の側壁部ともいう）
１５は、レジストパターン１３とエッチングストッパ部
材３６によって保護されるので、外側壁部１５へのサイ
ドエッチングは阻止できる。開口部形成領域１１に開口
部を形成したのち、レジストパターン１３を除去して、
図４に示したような半導体装置２００が完成する。

【００４３】このように、本発明の第２の実施形態に係
る半導体装置２００の製造方法によれば、半導体基板１
上に酸化シリコン膜３を形成する前に、半導体基板１上
に溝部９の底部となるエッチングストッパ部材３６を形
成するものである。

【００４４】従って、半導体基板１と酸化シリコン膜３
が、所定のドライエッチング及びウエットエッチングに
対して、良好なエッチングの選択比を同時に取れない場
合でも、酸化シリコン膜３と良好なエッチングの選択比
を有するエッチングストッパ部材３６を半導体基板１上
の溝部形成領域７に形成することで、加工精度良く、し
かも半導体基板１の損傷を最小限に抑えて、半導体基板
１に至る開口部１７を酸化シリコン膜３に形成できる。

【００４５】（３）実施例図７〜図９は本発明の実施例に係る受光素子混載半導体
装置３００の製造方法（その１〜３）を示す工程図であ
る。この実施例では、開口部を画定するために、所定の
下地部材の一例となる反射防止膜５５に至る溝部７１
を、所望の膜の一例となる配線層間絶縁膜６１に形成
し、この溝部７１によって画定された内側の配線層間絶
縁膜６１以外かつ、溝部７１内に非エッチング部材の一
例となるレジストパターン７３を形成し、このレジスト
パターン７３をマスクにして、開口部を画定された反射
防止膜５５上の配線層間絶縁膜６１を、等方性エッチン
グの一例であるウエットエッチングにより除去すること
を想定する。

【００４６】まず、図７Ａに示すように、シリコン基板
５１上に酸化シリコン膜５３を形成する。この酸化シリ
コン膜５３は、シリコン基板５１を熱酸化して形成す
る。使用する反応ガスはＨＣｌ及びＯ₂の混合ガスであ
り、反応温度は約９００℃である。また、酸化シリコン
膜５３の膜厚は、約８００Å程度にする。

【００４７】次に、酸化シリコン膜５３上に、窒化シリ
コンからなる反射防止膜５５を形成する。この反射防止
膜５５は、受光部に入射する光の反射を防ぐものであ
る。また、溝部や開口部を形成するときに、エッチング
ストッパとして働くエッチングガイド膜でもある。この
反射防止膜５５は、ＬＰＣＶＤ装置を用いて形成する。
使用する反応ガスはＳｉＨ₂Ｃｌ₂及びＮＨ₃の混合ガス
であり、反応温度は約８００℃である。反射防止膜５５
の膜厚は約５００Å程度にする。

【００４８】さらに、アノード電極５７及びカソード電
極５９をシリコン基板５１に接するよう形成する。この
アノード電極５７及びカソード電極５９の形成方法は以
下の通りである。まず、アノード電極５７及びカソード
電極５９の形成領域（以下、電極形成領域という）６３
を露出するようなレジストパターンを、フォトリソグラ
フィによって反射防止膜５５上に形成する。次に、反射
防止膜５５及び酸化シリコン膜５３をドライエッチング
して除去し、電極形成領域６３のシリコン基板５１を露
出させる。エッチングガスは、例えばＣＦ₄及びＨ₂の混
合ガスである。

【００４９】電極形成領域６３のシリコン基板５１を露
出させた後、シリコン基板５１の表面にアルミニウム化
合物をスパッタし、アルミニウム化合物の膜を形成す
る。これにより、電極形成領域６３では、シリコン基板
５１とアルミニウム化合物の膜が接するようなされる。
このアルミニウム化合物の組成は、例えばアルミニウム
と微量のシリコンである。

【００５０】アルミニウム化合物の膜を形成した後、こ
のアルミニウム化合物の膜上に、アノード電極５７及び
カソード電極５９を成すようなレジストパターンをフォ
トリソグラフィによって形成する。そして、このレジス
トパターンから露出したアルミニウム化合物の膜をドラ
イエッチングする。エッチングガスは、例えばＢＣｌ ₃
である。このようにして、図７Ａに示すアノード電極５
７及びカソード電極５９をシリコン基板５１上に形成す
る。

【００５１】次に、図７Ｂに示すように、シリコン基板
５１の全面に酸化シリコンからなる配線層間絶縁膜６１
を形成する。この配線層間絶縁膜６１は、アノード電極
５７及びカソード電極５９と、他の導電部材とを隔てる
ものである。配線層間絶縁膜６１の形成には、常圧ＣＶ
Ｄ装置を用いて、例えば、約６０００Åの厚さに形成す
る。使用する反応ガスは、ＳｉＨ₄及びＯ₂の混合ガスで
あり、反応温度は約４００℃である。

【００５２】さらに、図７Ｃに示すように、アノード電
極５７及びカソード電極５９上以外、並びに、アノード
電極５７及びカソード電極５９に挟まれて開口部を形成
する領域（以下、開口部形成領域という）６５以外にア
ルミニウム化合物からなる遮光帯７９を形成する。この
遮光帯７９は、受光部以外の領域を遮光してノイズの発
生を阻止するものである。遮光帯７９は、スパッタ装置
を用いてシリコン基板全面にアルミニウム化合物を堆積
し、堆積したアルミニウム化合物上に選択的にレジスト
パターンを形成し、その後、このレジストパターンから
露出したアルミニウム化合物をドライエッチングするこ
とにより形成する。ドライエッチングに使用する反応ガ
スは、例えば、ＢＣｌ₃である。

【００５３】次に、図８Ａに示すように、開口部形成領
域６５以外の領域に窒化シリコンからなる保護膜６７を
形成する。この保護膜６７は、外部から受光素子混載半
導体装置３００への水分等の侵入を防ぐものである。こ
の保護膜６７は、ＰＥＣＶＤ装置を用いてシリコン基板
５１の全面に窒化シリコン膜を堆積し、堆積した窒化シ
リコン膜上に選択的にレジストパターンを形成し、その
後、このレジストパターンから露出した窒化シリコン膜
をドライエッチングして形成する。ＰＥＣＶＤ装置によ
る保護膜６７の形成には、反応ガスとして、例えばＳｉ
Ｈ₄及びＮＨ₃の混合ガスを使用する。ＰＥＣＶＤ装置に
おける反応温度は約４００℃であり、形成する保護膜６
７の厚さは、約９０００Åである。

【００５４】保護膜６７を形成した後、開口部を画定す
るための溝部を配線層間絶縁膜６１に形成するため、図
８Ｂに示すように、アノード電極５７及びカソード電極
５９の内側に、加工可能な最小幅で矩形若しくは環状の
溝部を有するレジストパターン６９を形成する。図８Ｂ
において、レジストパターン６９の溝部の幅Ｌ１は、例
えば１μｍである。

【００５５】そして、レジストパターン６９を形成した
後、このレジストパターン６９から露出した配線層間絶
縁膜６１をドライエッチングによって除去する。エッチ
ングガスは、配線層間絶縁膜６１と、その下方にある反
射防止膜５５とのエッチングの選択比が取れるものであ
れば、特に制限は無いが、例えばＣＨＦ₃を用いる。レ
ジストパターン６９から露出した配線層間絶縁膜６１を
エッチングした後、このレジストパターン６９を除去
し、図８Ｃに示す溝部７１を形成する。

【００５６】次に、図９Ａに示すように、この溝部７１
を埋めるようにしてレジストパターン７３を形成する。
これにより、開口部の側壁部となる溝部７１の外側壁部
７５はレジストパターン７３によって覆われ、保護され
る。そして、図９Ｂに示すように、このレジストパター
ン７３をマスクにして開口部を画定された反射防止膜５
５上の配線層間絶縁膜６１をウエットエッチングにより
除去する。使用する薬液には、例えば５％程度に希釈し
たＨＦ溶液を用いる。５％程度に希釈したＨＦ溶液は、
配線層間絶縁膜６１と反射防止膜５５とのエッチングの
選択比が良好なので、配線層間絶縁膜６１を多少オーバ
エッチしたとしても、下地の反射防止膜５５が削られる
ことはない。

【００５７】また、開口部の側壁部となる外側壁部７５
はレジストパターン７３によって覆われ、保護されてい
る。それゆえ、外側壁部７５がこのＨＦ溶液によって、
サイドエッチングされることはない。

【００５８】配線層間絶縁膜６１をウエットエッチング
した後、レジストパターン７３を除去することにより、
図９Ｃに示すような、受光部に開口部７７を備えた受光
素子混載半導体装置３００を形成することができる。

【００５９】このように、本発明に係る実施例である、
受光素子混載半導体装置３００の製造方法によれば、開
口部７７を画定する溝部７１の外側壁部７５をレジスト
パターンで保護できるので、ウエットエッチングによ
る、開口部の側壁部へのサイドエッチングを阻止でき
る。

【００６０】従って、加工精度良く、しかも反射防止膜
５５の損傷を最小限に抑えて、反射防止膜５５上の配線
層間絶縁膜６１に開口部７７を再現性良く形成できる。
従来と比べて、開口部の側壁部形状をコントロールする
ことができ、受光素子混載半導体装置３００の歩留まり
や信頼性をより向上することができる。

【００６１】尚、この実施例では、受光素子混載半導体
装置について説明したが、これに限られることはなく、
例えば、微細化プロセスのノンダメージエッチング加工
を必要とする、ＥＥＰＲＯＭを搭載した半導体装置等に
ついて広く適用することができる。

【００６２】

【発明の効果】本発明に係る半導体装置の製造方法によ
れば、下地部材上に所望の膜を形成した後、開口部を画
定するための下地部材に至る溝部をこの膜に形成し、溝
部によって画定された内側の膜以外かつ、溝部内に非エ
ッチング部材を形成し、その後、この非エッチング部材
をマスクにして、開口部を画定された下地部材上の膜を
等方性エッチングにより除去するものである。

【００６３】この構成によって、開口部を画定する溝部
の外側壁部を非エッチング部材で保護できるので、等方
性エッチングによる、開口部の側壁部へのサイドエッチ
ングを阻止できる。

【００６４】従って、加工精度良く、しかも下地部材の
損傷を最小限に抑えて、所定の下地部材上の膜に開口部
を再現性よく形成できる。従来と比べて、開口部の側壁
部形状をコントロールすることができ、半導体装置の歩
留まりや信頼性をより向上することができる。この発明
は、受光素子と他の素子とが同一基板上に形成されて成
る受光素子混載半導体装置等の製造方法に適用して好適
である。

【図面の簡単な説明】

【図１】半導体装置１００の構成例を示す平面図及びＸ
１−Ｘ２矢視断面図である。

【図２】Ａ〜Ｃは本発明の第１の実施形態に係る半導体
装置１００の製造方法（その１）を示す工程図である。

【図３】Ａ〜Ｃは本発明の第１の実施形態に係る半導体
装置１００の製造方法（その２）を示す工程図である。

【図４】半導体装置２００の構成例を示す平面図及びＸ
３−Ｘ４矢視断面図である。

【図５】Ａ〜Ｄは本発明の第２の実施形態に係る半導体
装置２００の製造方法（その１）を示す工程図である。

【図６】Ａ〜Ｃは本発明の第２の実施形態に係る半導体
装置２００の製造方法（その２）を示す工程図である。

【図７】Ａ〜Ｃは本発明の実施例に係る受光素子混載半
導体装置３００の製造方法（その１）を示す工程図であ
る。

【図８】Ａ〜Ｃは本発明の実施例に係る受光素子混載半
導体装置３００の製造方法（その２）を示す工程図であ
る。

【図９】Ａ〜Ｃは本発明の実施例に係る受光素子混載半
導体装置３００の製造方法（その３）を示す工程図であ
る。

【図１０】Ａ〜Ｄは従来例に係る半導体装置９０の製造
方法を示す工程図である。

【図１１】半導体装置９０の構成例を示す平面図及びＸ
５−Ｘ６矢視断面図である。

【符号の説明】

１・・・半導体基板、３・・・酸化シリコン膜、５，１
３・・・レジストパターン、７・・・溝部形成領域、９
・・・溝部、１１・・・開口部形成領域、１５・・・外
側壁部、１７・・・開口部、１００・・・半導体装置

Claims

【特許請求の範囲】

【請求項１】所定の下地部材上の膜に開口部を形成す
る方法において、前記下地部材上に所望の膜を形成した後、前記開口部を
画定するための前記下地部材に至る溝部を前記膜に形成
し、前記溝部によって画定された内側の前記膜以外かつ、前
記溝部内に非エッチング部材を形成し、その後、前記非エッチング部材をマスクにして前記開口部を画定
された下地部材上の膜を等方性エッチングにより除去す
ることを特徴とする半導体装置の製造方法。
【請求項２】前記下地部材に至る溝部を形成する際
に、前記膜上に所定のレジスト膜を選択的に形成し、前記レジスト膜をマスクにして前記下地部材上の膜を異
方性エッチングにより除去することを特徴とする請求項
１に記載の半導体装置の製造方法。
【請求項３】前記下地部材上に所望の膜を形成する前
に、前記下地部材上に前記溝部の底部となる所定のエッチン
グストッパ部材を形成することを特徴とする請求項１に
記載の半導体装置の製造方法。