JP2009540539A - Siに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造 - Google Patents

Siに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造 Download PDF

Info

Publication number
JP2009540539A
JP2009540539A JP2009513289A JP2009513289A JP2009540539A JP 2009540539 A JP2009540539 A JP 2009540539A JP 2009513289 A JP2009513289 A JP 2009513289A JP 2009513289 A JP2009513289 A JP 2009513289A JP 2009540539 A JP2009540539 A JP 2009540539A
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
silicon
fluoride
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009513289A
Other languages
English (en)
Other versions
JP5278768B2 (ja
Inventor
リー,フォンチー
フクスコ,ジャノス
エイチ. ウェルズ,デイビッド
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2009540539A publication Critical patent/JP2009540539A/ja
Application granted granted Critical
Publication of JP5278768B2 publication Critical patent/JP5278768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/10Etching in solutions or melts
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0323Grooves
    • B81B2203/033Trenches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0323Grooves
    • B81B2203/0338Channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

単結晶ケイ素のエッチング方法は、少なくとも一つのトレンチを中に持つ単結晶ケイ素基板を提供するステップを含む。基板は緩衝フッ化物エッチング溶液に晒され、これは<100> 方向にパターニングされる際にケイ素をアンダーカットして側方棚をもたらす。結果として得られる構造は、<100> 方向にパターニングされる際にアンダーカットフィーチャを含む。

Description

本発明は概して、ウェットエッチャントを用いて単結晶ケイ素をアンダーカットするための方法に関する。より具体的には、本発明は単結晶ケイ素に直角のアンダーカットを作製するための方法に関する。
現在の技術水準: 高性能、低コスト、半導体部品の小型化の増進、および集積回路のパッケージ密度の増加は、コンピュータ産業の持続的な目標である。半導体部品の総コストを削減する一つの方法は、その部品の製造コストを削減することである。製造コストの削減は、生産の高速化だけでなく、半導体部品の加工で使用される材料の量の削減を通して実現できる。近年、半導体産業は、例えば電荷結合素子(CCD)や、最近ではCMOSイメージャなどといった、電気光学部品の開発と生産における重要性を大きく拡大している。他の半導体部品と同様、さらに低いコストで高性能パラメータと高い歩留りを得ようとする傾向が続いている。
微小電気機械システム(“MEMS”)は、電子産業を含む多くの産業で大きな注目を集めている別の技術である。MEMSは、極めて小さな装置を作るために、微細加工技術を用いて、超小型の電気部品および機械部品を、例えばケイ素基板などの同じ基板上に集積する。電気部品は、集積回路加工(“IC”)プロセスを用いて加工され、一方機械部品は、集積回路加工プロセスと両立し得るマイクロマシニングプロセスを用いて加工され得る。この方法の組み合わせにより、多くの場合において、従来の製造プロセスを用いてチップ上に完全な超小型システムを加工することが可能になる。しかしながら、現在の加工技術には、加工され得るMEMS部品および組立品の種類とサイズを制限する、多くの欠点が残っている。
DRAM、マイクロプロセッサなどのための従来のIC処理は、一般に (100) ケイ素上で行われる。(110) 基板ウェハを用いることにより、あるいは、 (110) 結晶配向を持つように基板ウェハの表面の再結晶化を引き起こすことにより、(110) ケイ素に垂直エッチングを施すために、水酸化カリウムとTMAHが使用され得る。しかしながら、結果として得られる構造は必ずしも好ましいとは限らず、コストのかかる追加処理ステップや手順を加工プロセスに導入したり、性能の低いデバイスを作ってしまう可能性がある。
ケイ素をエッチングするために様々な従来の化学物質が使用されてきた。例えば、単結晶ケイ素と多結晶ケイ素の両方は、典型的には硝酸(HNO3)とフッ化水素酸(HF)の混合物中でウェットエッチングされる。そのようなエッチャントを用いると、エッチングは概ね等方性である。反応はHNO3によって開始され、ケイ素上に二酸化ケイ素の層を形成し、HFは酸化ケイ素を溶解して除去する。ある場合では、エッチャントを希釈するために水が使用され、酢酸(CH3COOH)が好ましい緩衝剤である。
ある用途では、一つ以上の結晶面に沿って、他の面よりも速くケイ素をエッチングすることが有用である。例えば、ケイ素のダイヤモンド格子において、概して(111) 面は (100) 面よりも密になっているため、 (111) 配向面のエッチング速度は (100) 配向のエッチング速度よりも遅いと推定される。異なる面の結合配向性も、晒される面へのエッチャント選択性の一因となる。そのような配向依存性のエッチング特性を示すエッチャントの一つは、KOHとイソプロピルアルコールの混合物から成る。例えば、そのような混合物は、(111) 面に沿った場合よりも約100倍の速さで (100) 面に沿ってエッチングし得る。
水酸化物エッチャントとTMAHは (100) ケイ素に垂直なアンダーカットを作るために使用され得る。図1および2は、標準的なケイ素配向(図1Aおよび図2A)と45度回転(図1Bおよび図2B)の両方において、異なるエッチャント溶液で行ったケイ素エッチングを示す。標準配向では、マスクは<110> 方向に沿って整列させる。{111} 面は、 (100) 面から傾斜する側壁を画定する。45度回転では、マスクは <100> 方向に沿って整列させる。図1では、エッチャントは希釈NH4OHを26℃で適用し、図2では、エッチャントは希釈TMAHを26℃で適用した。二つのエッチャントは異なる選択性を示すが、共にケイ素10をアンダーカットし、ベベルエッジ(beveled edge)またはチャンファー(chamfer)12を作る。ベベルエッジはいくつかの用途では好ましくないことがあり、集積回路上の構成部品の間隔を制限することがある。
従って、 (100) ケイ素にベベルエッジもしくはチャンファーのない直角のアンダーカットを作製すること、および/またはアンダーカットの形状を操作することが好ましい。さらに、ウェットエッチングケミストリを用いて(100) ケイ素に側方棚(lateral shelf)を作製することが好ましい。
図面では、目下、本発明を実施するための最良の形態と考えられるものを図示する。
<110> 方向に沿ってマスクされ、26℃でNH4OHを適用してアンダーカットされた単結晶ケイ素の断面図である。 <100> 方向に沿ってマスクされ、26℃でNH4OHを適用してアンダーカットされた単結晶ケイ素を示す。 <110> 方向に沿ってマスクされ、26℃でTMAHを適用してアンダーカットされた単結晶ケイ素の断面図である。 <100> 方向に沿ってマスクされ、26℃でTMAHを適用してアンダーカットされた単結晶ケイ素を示す。 <110> 方向に沿ってマスクされ、23℃で本発明の緩衝フッ化物エッチング溶液を適用してアンダーカットされた単結晶ケイ素の断面図である。 <100> 方向に沿ってマスクされ、23℃で本発明の緩衝フッ化物エッチング溶液を適用してアンダーカットされた単結晶ケイ素を示す。 図4−11は本発明の一実施形態に従う加工プロセスの様々な段階における単結晶ケイ素ウェハを示す。図4Aは本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図4Aの線−4B−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図5Aの線−5B−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図6Aの線−6B−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図7Aの線−7B−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図8Aの線−8B−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図9Aの線−9B−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図10Aの線−10B−に沿った同じ単結晶ケイ素ウェハの断面図である。 図10Aの線−10C−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の実施形態に従う単結晶ケイ素ウェハの平面図である。 図11Aの線−11B−に沿った同じ単結晶ケイ素ウェハの断面図である。 図11Aの線−11C−に沿った同じ単結晶ケイ素ウェハの断面図である。 図11Aの線−11D−に沿った同じ単結晶ケイ素ウェハの断面図である。 本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは(100) ケイ素上で <100> 方向にある。 本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは(100) ケイ素上で <100> 方向にある。 本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは(100) ケイ素上で <100> 方向にある。 本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは(100) ケイ素上で <100> 方向にある。 本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは(100) ケイ素上で <100> 方向にある。 NH4OHに晒した後、本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは (100) ケイ素上で <100> 方向にある。 NH4OHに晒した後、本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは (100) ケイ素上で <100> 方向にある。 NH4OHに晒した後、本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは (100) ケイ素上で <100> 方向にある。 NH4OHに晒した後、本発明の緩衝フッ化物エッチング溶液を用いる単結晶ケイ素の進行性アンダーカットエッチングを示す。トレンチは (100) ケイ素上で <100> 方向にある。 集積化PSOI DRAMアクセス構造の透過電子顕微鏡写真(TEM)を示す。 集積化PSOI DRAMアクセス構造の透過電子顕微鏡写真(TEM)を示す。
以下の本発明の詳細な記述では、本明細書の一部を成す添付の図面を参照し、その図面においては、例示を目的として本発明が実施され得る特定の実施形態が示される。図面では、類似する数字はいくつかの図面を通して実質的に類似する構成要素をあらわす。これらの実施形態は、当業者が本発明を実施することができるように十分詳細に記載される。他の実施形態が利用されてもよく、本発明の範囲から逸脱することなく、構造的、論理的、および電気的な変更がなされてもよい。
以下の記述で使用される“ウェハ”および“基板"という用語は、本発明の集積回路(IC)構造を形成するための露出面を持つ任意の構造を含む。基板という用語は半導体ウェハを含むと理解される。また、基板という用語は、処理中の半導体構造のことを言うためにも使用され、その上に加工されている他の層を含んでもよい。ウェハと基板の両方は、ドープされた半導体とドープされていない半導体、基盤半導体または絶縁体によって支持されたエピタキシャル半導体層、および当業者に周知の他の半導体構造を含む。“導体”という用語は、半導体を含むと理解され、“絶縁体”という用語は、導体と言われる材料よりも電気伝導性の低い任意の材料を含むと定義される。従って以下の詳細な記述は、限定的な意味でとられるものではなく、本発明の範囲は、添付の請求項のみによって、その請求項が権利を付与される均等物の全範囲と共に規定される。
本明細書で使用される“水平”という用語は、ウェハもしくは基板の方向に関わらず、ウェハもしくは基板の従来の平面もしくは表面に平行な面と定義される。“垂直”という用語は、上述の水平と垂直な方向をあらわす。“on”、“side”(“側壁:sidewall”な
ど)、“higher”、“lower”、“over”および“under”などの前置詞は、ウェハもしくは基板の方向に関わらず、ウェハもしくは基板の上面にある従来の平面もしくは表面について定義される。
本明細書で発明者らによって認められるように、産業においてはウェットエッチングケミストリを用いて(100) ケイ素をアンダーカットする必要性がある。初期パターンが <100> 方向に沿って配向する際、水酸化物エッチングでよく見られる典型的なベベルを作ることなく、(100) ケイ素に直角の角と側方棚を作るために、緩衝フッ化物エッチング溶液が使用され得る。本発明のウェットエッチングケミストリは、以前は非常に高価で、複雑で、および/または歩留りの悪かったデバイスを加工するために使用され得る。
本発明の実施形態は、単結晶ケイ素の下にあるトレンチの空洞形状を操作するためにエッチャント液を利用する方法をさらに含む。エッチングケミストリは、(100) 結晶面配向を用いて <100> 方向にパターニングする際に、結晶配向に非常に選択的であり、ベベル角のない、側方棚を含む空洞形状が得られる。
本発明の実施形態は、 (110) および (111) のケイ素面よりも2〜3倍遅く (100) 単結晶ケイ素面をエッチングする方法を含む。(100) ケイ素のエッチング速度は、低温の希釈エッチャントにおいておよそ5〜10,000Å/min、好ましくは10〜500Å/minとなり得る。本方法は、本発明の緩衝フッ化物エッチング溶液にケイ素を晒すことを含み得る。本方法はさらに、(100) ケイ素と比較して速度の遅い酸化物および/または窒化物上の同時エッチングを含み得る。
本発明の実施形態では、少なくとも一つのトレンチを中に含む単結晶ケイ素を提供し、単結晶ケイ素を<100> 方向にパターニングし、フッ化物成分、酸化剤、および無機酸を含む溶液に単結晶ケイ素を晒すことによって、単結晶ケイ素に直角のアンダーカットが作られ得る。
本発明の実施形態では、単結晶ケイ素を異方性エッチャントに晒した後、緩衝フッ化物エッチング溶液に晒すことによって、側方棚が作られ得る。あるいは、側方棚は単結晶ケイ素を第一の等方性エッチャントに晒してトレンチを作り出すことによって作られ得る。異方性エッチャントはケイ素をアンダーカットするために適用され、緩衝フッ化物エッチング溶液はアンダーカット空洞の角を直角にするために適用され得る。当然のことながら、異なる露出面において異なる速度でケイ素をエッチングする緩衝フッ化物エッチング溶液は、第一の異方性エッチャントを用いずにトレンチで使用されてもよい。
本発明の実施形態は、直角のアンダーカットフィーチャを持つ単結晶ケイ素を含む半導体デバイスを含む。このアンダーカットフィーチャは平滑な表面を有する。本発明の実施形態は側方棚を持つ単結晶ケイ素を含む半導体デバイスを含む。
本発明に従って所望の構造を作るために、ケイ素を酸化し、二酸化ケイ素をエッチングするためのエッチング用組成物は、概して以下に記載されるものとする。以下の記載から、本明細書に記載の緩衝フッ化物エッチング組成が様々な用途で使用され得ることが当業者に容易に明らかとなるだろう。言い換えれば、ケイ素エッチングが行われ、直角のアンダーカットもしくは側方棚が望まれる時はいつでも、緩衝フッ化物エッチング組成が使用され得る。例えば、本発明は集積回路の加工で使用するための分離構造の形成で使用されてもよい。さらに、例えば本発明は、疑似SOI(pseudo-silicon-on-insulator)デバイス(DRAM、SRAM、フラッシュ、イメージャ、PCRAM、MRAM、CAMなど)、FinFets、サラウンドゲートトランジスタなどのトランジスタ構造、および微小電気機械システム(“MEMS”)や電気光学部品の加工で有用となり得る。
一実施形態では、側方棚を形成するために単結晶ケイ素のアンダーカットで使用される緩衝フッ化物エッチング組成は、概してフッ化物成分と、無機酸と、酸化剤を含む。フッ化物成分は、制限なく、HF、HF2 -、NH4F、もしくはフッ化テトラメチルアンモニウム(TMAF)であってよい。フッ化アンモニウムは、水酸化アンモニウムとHFの混合で形成され得る。フッ化物成分もしくは溶液は、エッチング組成物とケイ素の反応が二酸化ケイ素を形成する際に、フッ化物成分もしくは溶液がその結果形成された二酸化ケイ素を溶解して除去するようなものである。フッ化物成分は重量で0.5〜50%の量で存在し得る。
緩衝フッ化物エッチング組成の酸化剤は、例えば過酸化水素もしくはオゾンなどの任意の酸化剤であってよい。一般に好ましい酸化剤の一つは過酸化水素である。
無機酸成分は、フッ化水素酸(HF)、リン酸(H3PO4)、硫酸(H2SO4)、硝酸(HNO3)、塩酸(HCl)、炭酸(H2CO3)、もしくは任意の他の適切な無機酸から選択される少なくとも一つの酸を含んでよい。無機酸はH3PO4もしくはH2CO3であることが一般に好ましい。無機酸は濃縮溶液(X)として市販されており、通常はその後所望の濃度に希釈される(H2O:X)。例えば、得られる市販の濃酸は次のようなものである。HClは脱イオン水に重量で37%、HNO3は脱イオン水に重量で70%、H2SO4は脱イオン水に重量で96%、H3PO4は脱イオン水に重量で85%である。本明細書に記載のエッチング組成の濃度は、市販の溶液に基づいて定められる。例えば、エッチング組成が30%の濃度のHClを含む場合、溶液は市販のHCl溶液を重量で30%含む。過酸化水素(H2O2)も、脱イオン水に重量でおよそ29%の濃縮溶液として市販されている。さらに、フッ化アンモニウムも脱イオン水に重量でおよそ40%の濃縮溶液として市販されている。さらに、溶液の複数の成分が市販の溶液から得られてもよいということがわかるだろう。例えば、Olin Microelectronics Materials(Newalk, Conn.)から購入可能なQEIIは、NH4F(〜39.4 w%)と、溶液のpHを調節するために使用され得る無機酸(すなわちH3PO4 〜0.6w%)の両方を提供する。
他の適切なエッチャントの例は、U.S. Patent No. 7,166,539およびU.S. Patent No.6,391,793に開示されている。緩衝フッ化物エッチング溶液のpHは、約5.0から約9.0の範囲であることが好ましい。緩衝フッ化物エッチング組成のpHは約7.8であることがより好ましい。緩衝フッ化物エッチング組成は、緩衝フッ化物エッチング組成の重量で約0.5%から約50%の範囲のフッ化物成分と、緩衝フッ化物エッチング組成の重量で約0.5%から約30%の範囲の酸化剤と、重量で約0.1〜2%の範囲の無機酸を含むことが好ましい。例えば、緩衝フッ化物エッチング組成は、約4:2:3のNH4F:QEII:H2O2の体積比を含むことが好ましい。
さらに、緩衝フッ化物エッチング組成のイオン強度は1より大きいことが好ましく、イオン強度は約5〜約20の範囲であることがより好ましい。本明細書で使用されるイオン強度とは、組成中のイオン間の平均静電相互作用の尺度をあらわし、各イオンの重量モル濃度に原子価の二乗をかけて得られる項の和の1/2に等しい。なおもさらに、エッチング組成の酸化還元電位は(標準水素電極(SHE)に対して)約-0.5から約+0.7以上の範囲であることが好ましい。本明細書で使用される酸化還元電位とは、酸化剤としてのエッチング組成の有効性の尺度であり、すなわち、エッチング組成のHF成分による除去のためにケイ素を酸化するエッチング組成の能力のことである。
緩衝フッ化物エッチング溶液の上記の範囲は、フッ化アンモニウムと過酸化水素の使用に特に当てはまるが、フッ化アンモニウムが水酸化アンモニウムとフッ化水素酸によって得られる場合など、上述のように他の成分の組み合わせを持つ緩衝フッ化物エッチング組成にも同様に当てはまると思われる。言い換えれば、適切な量のフッ化アンモニウムを得るために、適切な量の水酸化アンモニウムとフッ化水素酸が混合されてもよい。オゾンが酸化剤として使用される際は、オゾンは約1ppmから約50ppmの範囲で存在することが好ま
しい。
緩衝フッ化物エッチング溶液は、同じエッチング組成に晒される酸化物のエッチング速度の3倍よりも大きいケイ素のエッチング速度を示し得る。すなわち、ケイ素と酸化物との間の選択性は3よりも大きい。エッチング組成を用いるケイ素と酸化物との間の選択性は、<100>ケイ素のエッチング速度と比較して6よりも大きいことがより好ましい。
さらに、所望のウェハのスループットを実現するために、エッチング組成を用いるケイ素のエッチング速度は約5Å/minよりも大きいことが好ましい。ケイ素のエッチング速度は18Å/minよりも大きいことがより好ましい。ケイ素のエッチング速度は30〜50Å/minよりも大きいことがさらにより好ましい。
エッチング組成は、エッチング組成を用いるケイ素の除去後に、ケイ素表面がその後の処理に適した所望の表面粗度を持つようなものであることが好ましい。エッチング後のケイ素表面の粗度は、約1.25Å RMS〜約1.30Å RMSの範囲内であることが好ましい。ケイ素表面は、180Åより多くのケイ素が除去された後、粗度がそのような範囲内に入ることが望ましい。一般的に、例えば粗度は原子間力顕微鏡法(AFM)によって測定され得る。これは約1μm2の表面積を走査し、この1μm2の表面積にわたっての平均peak-to-valley測定値、すなわちrmsを与える。
上述のような酸化物に対する高選択性とは、熱酸化物に対する高選択性であることが好ましい。例えば、そのような熱酸化物は、湿式もしくは乾式の炉酸化などを用いる熱酸化によって形成され得る。しかしながら、そのような選択性は、浅いトレンチの分離などの分離プロセスで典型的に使用される高密度プラズマ酸化物など、化学気相堆積(CVD)によって形成される酸化物にも当てはまる。
通常は、ケイ素を緩衝フッ化物エッチング溶液に晒すために任意の既知の方法が使用され得る。例えば、ケイ素は緩衝フッ化物エッチング溶液のタンクに浸漬されてもよい。また、溶液は、エッチングされるウェハ上に噴霧されてもよいし、あるいは、任意の他の方法(例えばドリップ、吹き付け、蒸気など)でウェハに接触するように導入されてもよい。エッチングプロセスは、約10℃〜約90℃の範囲の温度で行われ得る。エッチングプロセスは21℃〜約30℃の間の温度で起こることが好ましく、約22℃と25℃の間の温度で起こることがより好ましい。
本明細書で前述したように、図1および2は、ケイ素をアンダーカットするためにNH4OHもしくはTMAHが使用される際に、実質的に側方棚が全く形成されないことを示す。45度回転で行われると(すなわち <100> 方向に沿ってパターニングされる)、アンダーカット構造の角はチャンファー12を持つ(図1Bおよび図2B)。結果として得られるこれらの構造は、多くの製造プロセスにとって好ましくない。図3を参照すると、本発明に従って、26℃で緩衝フッ化物エッチング溶液(10L NH4F + 5L QEII + 7.5L H2O2)を用いて、ケイ素10のアンダーカットが、(100) ケイ素において、標準ケイ素配向(すなわち <110> 方向に沿ってパターニングされる配向のこと)および45度回転の両方で行われた。図3で使用された緩衝フッ化物エッチング溶液は、パターンが<100> 方向に沿って整列している場合、(100) ケイ素面が、直角のアンダーカットの作製を可能にする遅いエッチング面であることを示す。典型的な水酸化物ベースのエッチングでは、(111) 面が遅いエッチングである。それ故、 (100) ケイ素において遅い平面エッチングを伴うウェットエッチングを発見することは驚くべきことであった。
緩衝フッ化物エッチング溶液は、非常に有用な選択性と、平滑な表面と、 (100) ケイ素の制御可能なエッチングをもたらす。図3Bを参照すると、側方棚14、および、ベベル
角の欠如により、 (100) ケイ素上に製造される標準CMOSウェハにおいて、FinFET、疑似SOI、もしくはRADボウルなどの電気デバイスをその上に形成することが容易になる。また、緩衝フッ化物エッチング溶液の使用は、側方スペーサー無しにくぼんだ直角の角を作り、これは、エッチングされる材料を持たない付近の材料と非常に異なる特性を持つ、シートのケイ素フィンガの電子特性にとって好ましい。図3Bに図示されるくぼんだ直角の角は、MEMSの加工の際、デバイスの機械的特性と光学的特性において個別に変化をもたせるうえでも有用である。また、(100) ケイ素のくぼんだ角は、CMOSデバイスにおいて単純な集積化を可能にし、MEMSの機械的構造と光学的構造をより容易にCMOS処理に統合することを可能にする。
緩衝フッ化物エッチング溶液のエッチング速度と選択性は、ケイ素の酸化と酸化物のエッチング速度という、二つの競合機構に依存する。これは次の簡易化した反応で示される。
Si + 2H2O2= H2SiO3 + H2O = SiO2 + 2H2O (1)
半電池還元/酸化反応:
H2O2+ 2H+ + 2e- ⇔ 2H2O E0= + 1.77V (2)
SiS + 2OH-⇔ = Si(OH)2 + 2e- (3)
H2SiO3+ 6HF ⇔ H2SiF6+ 3H2O (4)
(100) ケイ素の結晶配向と熱酸化物との間の典型的な選択性は、およそ6である。 (110) 方向のエッチングは(100) ケイ素のエッチングよりもおよそ2.5倍高い。
緩衝フッ化物エッチング溶液は様々な用途で使用され得るが、図4−11は、本発明の方法に従って疑似SOI構造を作るための部分的プロセスを図示する。図4−11の各々において、パートAは構造の平面図を示し、パートBは−B−に沿った対応する構造の断面図を示す。図4AとBは単結晶ケイ素基板100を図示する。窒化ケイ素ライナー112がその上に形成される。当該技術分野で既知のように、例えばフォトレジストなどのマスキング層128が窒化ケイ素ライナー112の上に形成される。マスキング層128は、少なくとも一つのトレンチマスク開口部132を形成するためにパターニングされてもよい。マスキング層128の存在に関わらず、従来のフォトリソグラフィーや、他のリソグラフィー法もしくは非リソグラフィー法も検討される。
図5Aと5Bを参照すると、窒化ケイ素ライナー112および単結晶ケイ素基板100がマスク開口部132を通してエッチングされ、単結晶ケイ素基板100内に少なくとも一つのトレンチ116が形成される。エッチングは、プラズマの有無に関わらず、例えばアンモニアと少なくとも一種のフッ化炭素を含む、乾式異方性エッチングケミストリを利用して行われてもよい。マスキング層128は、単結晶ケイ素基板100へのエッチングの際に、残っていてもよいし、もしくは除去されてもよい。トレンチ116を形成する特定の方法が開示されるが、トレンチ116を形成する任意の方法が利用されてもよいことが当業者に理解される。
図6Aと6Bを参照すると、窒化物層が窒化ケイ素ライナー112とトレンチ116の上に堆積され、その後エッチングを行い、トレンチ116の底部126から窒化物を除去するが、トレンチ116の側壁130に接して窒化物スペーサー118を作る。Si3N4ライナーの作製は従来の技術によって行われてもよい。
その後、単結晶ケイ素基板10をアンダーカットするために本発明の緩衝フッ化物エッチング溶液が適用され得る。緩衝フッ化物エッチング溶液は、側方棚114の所望のサイズに応じて、およそ23℃でおよそ5分間適用されることが好ましい。図7Aと7Bに示されるように、緩衝フッ化物エッチング溶液は、トレンチ116の底部126を通す垂直なエッチング
と比較して、単結晶ケイ素基板100に対して平行な方向により速くエッチングする。およそ450Å〜550Åの厚みを持つ側方棚114が、図7Bに示すように作られ得る。
必要であれば、窒化物ライナー120がトレンチ116の底部126と側壁130に接して堆積されてもよく、その後トレンチ116が、例えば図8Aと8Bに示すように、例えばSOD(spin-on-dielectric)など、酸化物材料122で充填されてもよい。
マスク124は、窒化ケイ素ライナー112と酸化物材料122の上に堆積され、パターニングされる。酸化物にある程度の選択性を持つ従来のケイ素エッチングが、図9A、B、および図10A、B、Cに示されるように行われてもよい。
任意の窒化物ライナー136が堆積されてもよく、SOD充填が図11A、B、C、およびDに示されるように行われてもよい。図11に図示されるSOD充填の後、構造150は、疑似SOI構造を完成させるために、例えばトランジスタ、キャパシタ、およびその上のディジット線を形成するようにさらなる処理にかけてもよい。構造150は、約500Å(+/- 10%)の厚みを持つ側方棚114を含む。
得られる構造は、構造150を覆う、アレイトランジスタもしくはアクセストランジスタなどの任意のトランジスタを含み、ケイ素の下にある酸化物材料122の存在のため、漏出が著しく低下する(例えば図11Bを参照)。当然のことながら、構造150は中間疑似SOI構造であることに限定されない。任意の所望のデバイスを作るために、任意の数の追加加工ステップが本発明と併せて行われてもよい。
図12A−Eは、NH4F、QEII、およびH2O2の溶液(4:2:3の比率で提供される)を用いるケイ素酸化とエッチングを図示する。基板は、23℃でNH4F、QEII、およびH2O2の溶液の停滞浴(stagnant bath)に浸漬させた。図12Aは、本発明の緩衝フッ化物エッチング溶液を加える前の、窒化物ライナー320を持つ単結晶ケイ素300中のトレンチ310を図示する。単結晶ケイ素の上面312は、 (100) 面をあらわす。トレンチ310は(100) 面上で <110> である。緩衝フッ化物エッチング溶液におよそ23℃で16分間晒した後、側方棚314を持つアンダーカットの輪郭が明らかとなる(図12B)。エッチングは、それぞれ22分、25分、および28分間晒した後、図12C、D、およびEに示されるように、(100) 方向(すなわちウェハ表面に垂直)よりも、 (100) 方向に垂直に(すなわちSTI側壁に垂直)速く進行する。図12A−Eに示されるように、下にあるケイ素の脚もしくは支柱350の幅は、緩衝フッ化物エッチング溶液への露出が増すにつれて減少する。
緩衝フッ化物エッチング溶液は、様々な方法で垂直壁を製造するために、パターン角度と組み合わせて、他の成分と併用されてもよい。図13A−Dは、23℃で5分間の異方性NH4OHエッチングの後、NH4F、QEII、およびH2O2の溶液(緩衝フッ化物エッチング溶液)に晒してから、0分(図13A)、3分(図13B)、6分(図13C)、および9分(図13D)における単結晶ケイ素400のエッチング行程を図示する。停滞浴を用いて晒した。単結晶ケイ素の上面412は (100) 面をあらわす。トレンチ410は(100) 面上で <110> である。緩衝フッ化物エッチング溶液のエッチング時間が増加すると、トレンチの深さを著しく増すことなく、ケイ素のアクティブ領域の棚状アンダーカットが形成される。さらに、単結晶ケイ素400の下のケイ素の脚もしくは支柱450は、エッチングが進行するにつれてますます細くなることが見てとれる。従って、本発明のエッチング溶液と組み合わせて適当なパターン角度を用いることで、様々な特徴を持つデバイスが製造され得ることが理解される。エッチング時間とエッチャントの組み合わせと操作することにより、異なるアンダーカットの輪郭が実現され得る。例えば、緩衝フッ化物エッチング溶液は、過酸化物、NH4OH、NH4F、TMAH、もしくはそれらの組み合わせと併せてもよい。
本発明は以下の限定されない実施例によってさらに理解され得る。
[実施例1]
図14AおよびBは、集積化PSOI DRAMアクセス構造の二つのTEMを図示する。この輪郭は、25℃で4分36秒のTMAH(100:1)エッチングの組み合わせによって作製された。緩衝フッ化物エッチング溶液(NH4F、QEII、およびH2O2(4:2:3の比率で提供される)を用いる第二のエッチングは、25℃で6分間行った。二回のウェットエッチングに対して従来の酸化物スペーサーが使用され、空洞の作製後に除去した。アクセストランジスタとビット線が、トランジスタゲート間の多結晶ケイ素プラグと共に集積化された後の画像が<100>方向で示される。
本明細書で引用された全文献は、各々が別々に組み込まれるかのように、その全体が組み込まれる。本発明は例示的な実施形態を参照して記載され、限定的な意味で解釈されることを意味するものではない。前述のように、様々な他の例示的な用途が、本明細書に記載のエッチング組成を利用してもよいことを、当業者は理解するだろう。例示的な実施形態の様々な変更、および本発明の追加の実施形態が、この記載を参照することで当業者に明らかとなるだろう。本発明の好ましい実施形態が本明細書に記載されているが、本明細書で請求項によって規定された本発明は、上述の記載で述べた特定の詳細によって限定されず、本発明の多くの明らかな変更が、その本質もしくは範囲から逸脱することなく可能である。

Claims (17)

  1. 少なくとも一つのトレンチを中に持つ単結晶ケイ素を <100> 方向にパターニングするステップと、
    前記単結晶ケイ素を、フッ化物成分、酸化剤、および無機酸を含む溶液に導入するステップと、
    を含む、単結晶ケイ素に直角のアンダーカットを作製する方法。
  2. 前記フッ化物成分が、アンモニウムとフッ化水素酸から形成されるフッ化アンモニウムであるように選択するステップをさらに含む、請求項1の方法。
  3. 前記単結晶ケイ素を、約10℃から約90℃の温度で前記溶液に導入するステップをさらに含む、請求項1の方法。
  4. 前記単結晶ケイ素を、フッ化物成分、酸化剤、および無機酸を含む溶液に導入するステップをさらに含み、前記溶液は約5.8から約9.8のpHを含む、請求項1の方法。
  5. 少なくとも一つのトレンチを中に持つ単結晶ケイ素をパターニングするステップが、少なくとも一つのトレンチを中に形成するために、前記単結晶ケイ素を異方性エッチャントに晒すステップを含む、請求項1の方法。
  6. フッ化テトラメチルアンモニウム、フッ化アンモニウム、および水酸化アンモニウムからなる群から前記異方性エッチャントを選択するステップをさらに含む、請求項5の方法。
  7. フッ化水素、フッ化アンモニウム、およびフッ化テトラメチルアンモニウムからなる群から前記フッ化物成分を選択するステップをさらに含む、請求項1の方法。
  8. フッ化水素酸、リン酸、硫酸、硝酸、塩酸、および炭酸からなる群から前記無機酸を選択するステップをさらに含む、請求項1の方法。
  9. 過酸化水素、オゾン、および過フッ素酸アンモニウムからなる群から前記酸化剤を選択するステップをさらに含む、請求項1の方法。
  10. 導入するステップは、約4:2:3の体積比でNH4F、H2O2、およびQEIIを含む浴槽に前記単結晶ケイ素を浸漬するステップを含む、請求項1の方法。
  11. 導入するステップは、およそ10-35 w%のNH4F、およそ3-20 w%のH2O2、およそ0.1-2 w%のH3PO4、もしくは他の酸、ならびにおよそ43-86.9 w%の脱イオン水を含む浴槽に前記単結晶ケイ素を浸漬するステップを含む、請求項1の方法。
  12. 前記単結晶ケイ素を溶液に導入するステップが、前記単結晶ケイ素の (100) 面を、前記単結晶ケイ素の (110) もしくは (111) 面のいずれかよりも遅くエッチングするステップを含む、請求項1の方法。
  13. 直角のアンダーカットフィーチャを含む単結晶ケイ素を含む半導体素子構造。
  14. 前記単結晶ケイ素基板の上面の少なくとも一部分上にあり、前記直角のアンダーカットフィーチャに少なくとも部分的にのびる窒化物スペーサーをさらに含む、請求項13の半導体素子構造。
  15. 前記単結晶ケイ素が側方棚を含む、請求項13の半導体素子構造。
  16. 前記単結晶ケイ素が (100) ケイ素を含む上面を持つ、請求項13の半導体素子構造。
  17. 前記直角のアンダーカットフィーチャが、前記単結晶基板に形成され、かつ、前記単結晶ケイ素基板の表面にほぼ垂直な第一のトレンチ壁と、前記単結晶ケイ素基板の前記表面にほぼ平行な第二のトレンチ壁とを含む、少なくとも一つのアンダーカットトレンチを含む、請求項13の半導体素子構造。
JP2009513289A 2006-06-02 2007-05-31 単結晶ケイ素中に直角のアンダーカットを作製する方法 Expired - Fee Related JP5278768B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/445,718 2006-06-02
US11/445,718 US7628932B2 (en) 2006-06-02 2006-06-02 Wet etch suitable for creating square cuts in si
PCT/US2007/012904 WO2007143072A2 (en) 2006-06-02 2007-05-31 Wet etch suitable for creating square cuts in si and resulting structures

Publications (2)

Publication Number Publication Date
JP2009540539A true JP2009540539A (ja) 2009-11-19
JP5278768B2 JP5278768B2 (ja) 2013-09-04

Family

ID=38663107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513289A Expired - Fee Related JP5278768B2 (ja) 2006-06-02 2007-05-31 単結晶ケイ素中に直角のアンダーカットを作製する方法

Country Status (7)

Country Link
US (4) US7628932B2 (ja)
EP (1) EP2030225A2 (ja)
JP (1) JP5278768B2 (ja)
KR (1) KR101072760B1 (ja)
CN (2) CN101461040A (ja)
TW (1) TWI356451B (ja)
WO (1) WO2007143072A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015515113A (ja) * 2012-01-10 2015-05-21 インヴェンサス・コーポレイション 光学用途及び他の用途のための、単結晶シリコン及び/または他の材料を用いて形成された構造体
JP2016509262A (ja) * 2013-02-26 2016-03-24 マイクロン テクノロジー, インク. フォトニックデバイスの構造及び製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251095A (ja) * 2006-03-20 2007-09-27 Toshiba Corp 半導体製造方法
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US7816216B2 (en) 2007-07-09 2010-10-19 Micron Technology, Inc. Semiconductor device comprising transistor structures and methods for forming same
US8226840B2 (en) 2008-05-02 2012-07-24 Micron Technology, Inc. Methods of removing silicon dioxide
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
DE102008040597A1 (de) * 2008-07-22 2010-01-28 Robert Bosch Gmbh Mikromechanisches Bauelement mit Rückvolumen
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8329046B2 (en) * 2009-02-05 2012-12-11 Asia Union Electronic Chemical Corporation Methods for damage etch and texturing of silicon single crystal substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US7994062B2 (en) * 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
GB201005979D0 (en) * 2010-04-09 2010-05-26 Nexeon Ltd A method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries
TWI404136B (zh) * 2010-04-13 2013-08-01 Univ Nat Taipei Technology 製作底切蝕刻微結構的製程方法
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8512588B2 (en) * 2010-08-13 2013-08-20 Lawrence Livermore National Security, Llc Method of fabricating a scalable nanoporous membrane filter
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN103035709B (zh) * 2011-09-30 2015-11-25 中国科学院微电子研究所 一种半导体结构及其制造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
GB2497120A (en) * 2011-12-01 2013-06-05 Rec Wafer Norway As Production of mono-crystalline silicon
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8772902B2 (en) 2012-04-19 2014-07-08 International Business Machines Corporation Fabrication of a localized thick box with planar oxide/SOI interface on bulk silicon substrate for silicon photonics integration
WO2013166481A1 (en) * 2012-05-04 2013-11-07 Akrion Systems Llc Method for consistently texturizing silicon wafers during solar cell wet chemical processing
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9396984B2 (en) * 2012-09-05 2016-07-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of producing a microelectronic device in a monocrystalline semiconductor substrate with isolation trenches partially formed under an active region
US9437474B2 (en) * 2012-09-05 2016-09-06 Commissariat à l'énergie atomique et aux énergies alternative Method for fabricating microelectronic devices with isolation trenches partially formed under active regions
US9287178B2 (en) 2012-10-01 2016-03-15 Globalfoundries Inc. Multi-gate field effect transistor (FET) including isolated fin body
US9006066B2 (en) 2013-04-26 2015-04-14 Globalfoundries Inc. FinFET with active region shaped structures and channel separation
FR3009887B1 (fr) * 2013-08-20 2015-09-25 Commissariat Energie Atomique Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere
CN103730487B (zh) * 2013-12-16 2017-07-18 启东吉莱电子有限公司 一种提高正向耐压的可控硅台面结构及其制造工艺
TWI694770B (zh) 2014-09-15 2020-06-01 美商陶氏農業科學公司 包含吡啶羧酸除草劑之安全的除草組成物(二)
CN105274626B (zh) * 2015-10-10 2017-12-01 浙江晶科能源有限公司 一种用于优化黑硅表面结构的处理液及处理方法
CN106990461B (zh) * 2016-01-20 2020-05-15 安徽中科米微电子技术有限公司 一种直角顶角硅阶梯光栅及其制造方法
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
CN106531683B (zh) * 2016-12-29 2019-05-31 中国科学院微电子研究所 一种绝缘体上半导体材料衬底结构及其制备方法
DE102017217713B4 (de) 2017-10-05 2022-12-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung elektrischer Kontakte auf einer Solarzelle und Solarzelle
US11712766B2 (en) * 2020-05-28 2023-08-01 Toyota Motor Engineering And Manufacturing North America, Inc. Method of fabricating a microscale canopy wick structure having enhanced capillary pressure and permeability
EP3916760B1 (en) * 2020-05-28 2024-07-03 Imec VZW A method for producing an undercut in a 300 mm silicon-on-insulator platform
DE102021206956A1 (de) * 2021-07-02 2023-01-05 Q.ant GmbH Verfahren zum Bilden von freistehenden Mikrostrukturen an einem Diamant-Kristall und Diamant-Kristall
WO2023119230A1 (en) 2021-12-22 2023-06-29 L'oreal Coagulation pathway and nicotinamide-adenine dinucleotide pathway modulating compositions and methods of their use

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US20020001968A1 (en) * 1999-08-30 2002-01-03 Whonchee Lee Compositions for etching silicon with high selectivity to oxides and methods of using same
US20030003759A1 (en) * 2001-06-27 2003-01-02 Infineon Technologies North America Corp Etch selectivity inversion for etching along crystallographic directions in silicon
JP2003501834A (ja) * 1999-06-09 2003-01-14 インフィニオン テクノロジーズ ノース アメリカ コーポレイション 異方性ウェットエッチングによってトレンチを拡張する方法
JP2005019994A (ja) * 2003-06-25 2005-01-20 Internatl Business Mach Corp <Ibm> トレンチ・キャパシタの埋込プレートを形成する方法
US20050208727A1 (en) * 2004-03-18 2005-09-22 Nanya Technology Corporation Method of etching bottle trench and fabricating capacitor with same

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US4407058A (en) * 1981-05-22 1983-10-04 International Business Machines Corporation Method of making dense vertical FET's
US4891255A (en) * 1988-09-29 1990-01-02 The United States Of America As Represented By The United States Department Of Energy (110) Oriented silicon wafer latch accelerometer and process for forming the same
KR970000533B1 (ko) 1990-12-20 1997-01-13 후지쓰 가부시끼가이샤 Eprom 및 그 제조방법
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US6465865B1 (en) * 1996-01-05 2002-10-15 Micron Technology, Inc. Isolated structure and method of fabricating such a structure on a substrate
US6211039B1 (en) * 1996-11-12 2001-04-03 Micron Technology, Inc. Silicon-on-insulator islands and method for their formation
JP3919921B2 (ja) 1997-09-26 2007-05-30 三菱電機株式会社 半導体装置
US6528837B2 (en) 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6297531B2 (en) * 1998-01-05 2001-10-02 International Business Machines Corporation High performance, low power vertical integrated CMOS devices
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US6104068A (en) * 1998-09-01 2000-08-15 Micron Technology, Inc. Structure and method for improved signal processing
EP1063688A1 (en) * 1999-01-13 2000-12-27 Mitsubishi Denki Kabushiki Kaisha Method of producing silicon device
US7045468B2 (en) * 1999-04-09 2006-05-16 Intel Corporation Isolated junction structure and method of manufacture
US6100162A (en) * 1999-05-14 2000-08-08 Micron Technology, Inc. Method of forming a circuitry isolation region within a semiconductive wafer
US6290863B1 (en) * 1999-07-31 2001-09-18 Micron Technology, Inc. Method and apparatus for etch of a specific subarea of a semiconductor work object
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6376286B1 (en) * 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
JP2001173734A (ja) * 1999-12-15 2001-06-26 Honda Motor Co Ltd 車両用自動変速装置
US6737356B1 (en) * 2000-02-07 2004-05-18 Micron Technology, Inc. Method of fabricating a semiconductor work object
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6422969B1 (en) * 2000-08-14 2002-07-23 General Motors Corporation Powertrain with a six speed planetary transmission having three planetary gear sets
US6425841B1 (en) * 2000-08-28 2002-07-30 General Motors Corporation Multi-speed power transmission
WO2002023624A2 (en) * 2000-09-14 2002-03-21 Infineon Technologies North America Corp. Field effect transistor and method of fabrication
GB2369928A (en) * 2000-12-08 2002-06-12 Mitel Corp A method of aligning a mask to a specific crystal plane in a wafer
US6767614B1 (en) * 2000-12-19 2004-07-27 Wolfgang M. J. Hofmann Multiple-level actuators and clamping devices
TW499729B (en) * 2001-03-16 2002-08-21 Nanya Technology Corp Method of improving uniformity of oxide layer around trench sidewall and manufacture method of deep trench capacitor
JP4438247B2 (ja) * 2001-03-29 2010-03-24 アイシン・エィ・ダブリュ株式会社 車両用自動変速機
US6825127B2 (en) * 2001-07-24 2004-11-30 Zarlink Semiconductor Inc. Micro-fluidic devices
US20030057438A1 (en) * 2001-09-24 2003-03-27 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing lateral epitaxial overgrowth
TWI291736B (en) * 2002-02-05 2007-12-21 Nanya Technology Corp Method for forming bottle-shaped trench in semiconductor substrate
US6784076B2 (en) * 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source
US6623397B1 (en) * 2002-04-17 2003-09-23 General Motors Corporation Family of multi-speed transmission mechanisms with three non-continuously interconnected planetary gear sets
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
KR100444068B1 (ko) * 2002-06-27 2004-08-12 현대자동차주식회사 차량용 6속 자동 변속기의 유압 제어 시스템
US6734063B2 (en) 2002-07-22 2004-05-11 Infineon Technologies Ag Non-volatile memory cell and fabrication method
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6774000B2 (en) * 2002-11-20 2004-08-10 International Business Machines Corporation Method of manufacture of MOSFET device with in-situ doped, raised source and drain structures
US7045073B2 (en) * 2002-12-18 2006-05-16 Intel Corporation Pre-etch implantation damage for the removal of thin film layers
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
KR100745275B1 (ko) * 2003-04-21 2007-08-01 시옵티컬 인코포레이티드 전자 디바이스들을 갖는 실리콘-기반 광학 디바이스들의cmos-호환형 집적
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
US6808994B1 (en) * 2003-06-17 2004-10-26 Micron Technology, Inc. Transistor structures and processes for forming same
US7166539B2 (en) * 2003-07-22 2007-01-23 Micron Technology, Inc. Wet etching method of removing silicon from a substrate
KR100568858B1 (ko) * 2003-07-24 2006-04-10 삼성전자주식회사 수직 이중 채널을 갖는 soi 트랜지스터의 제조 방법 및그에 따른 구조
US6927104B2 (en) * 2003-09-15 2005-08-09 Chartered Semiconductor Manufacturing Ltd. Method of forming double-gated silicon-on-insulator (SOI) transistors with corner rounding
US6963114B2 (en) * 2003-12-29 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SOI MOSFET with multi-sided source/drain silicide
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US7081397B2 (en) 2004-08-30 2006-07-25 International Business Machines Corporation Trench sidewall passivation for lateral RIE in a selective silicon-on-insulator process flow
US7466539B2 (en) * 2005-09-30 2008-12-16 Wisconsin Alumni Research Foundation Electrochemical double-layer capacitor using organosilicon electrolytes
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7709341B2 (en) 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US7625776B2 (en) 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US8299341B2 (en) 2009-05-13 2012-10-30 The California Institute Of Technology Fabrication of vertically aligned metallic nanopillars
JP2021011180A (ja) 2019-07-05 2021-02-04 ヤマハ発動機株式会社 船外機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
JP2003501834A (ja) * 1999-06-09 2003-01-14 インフィニオン テクノロジーズ ノース アメリカ コーポレイション 異方性ウェットエッチングによってトレンチを拡張する方法
US20020001968A1 (en) * 1999-08-30 2002-01-03 Whonchee Lee Compositions for etching silicon with high selectivity to oxides and methods of using same
US20030003759A1 (en) * 2001-06-27 2003-01-02 Infineon Technologies North America Corp Etch selectivity inversion for etching along crystallographic directions in silicon
JP2005019994A (ja) * 2003-06-25 2005-01-20 Internatl Business Mach Corp <Ibm> トレンチ・キャパシタの埋込プレートを形成する方法
US20050208727A1 (en) * 2004-03-18 2005-09-22 Nanya Technology Corporation Method of etching bottle trench and fabricating capacitor with same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015515113A (ja) * 2012-01-10 2015-05-21 インヴェンサス・コーポレイション 光学用途及び他の用途のための、単結晶シリコン及び/または他の材料を用いて形成された構造体
JP2016509262A (ja) * 2013-02-26 2016-03-24 マイクロン テクノロジー, インク. フォトニックデバイスの構造及び製造方法
US9568674B2 (en) 2013-02-26 2017-02-14 Micron Technology, Inc. Photonic device structure and method of manufacture
KR101842758B1 (ko) * 2013-02-26 2018-03-27 마이크론 테크놀로지, 인크 포토닉 디바이스 구조물 및 제조 방법

Also Published As

Publication number Publication date
US8294246B2 (en) 2012-10-23
TWI356451B (en) 2012-01-11
WO2007143072A3 (en) 2008-02-14
WO2007143072A2 (en) 2007-12-13
US7973388B2 (en) 2011-07-05
CN103956321A (zh) 2014-07-30
WO2007143072B1 (en) 2008-04-10
JP5278768B2 (ja) 2013-09-04
US20120322263A1 (en) 2012-12-20
KR20090015133A (ko) 2009-02-11
US7628932B2 (en) 2009-12-08
CN101461040A (zh) 2009-06-17
US8450214B2 (en) 2013-05-28
EP2030225A2 (en) 2009-03-04
US20110260298A1 (en) 2011-10-27
KR101072760B1 (ko) 2011-10-11
US20070278183A1 (en) 2007-12-06
TW200809952A (en) 2008-02-16
US20100013061A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
JP5278768B2 (ja) 単結晶ケイ素中に直角のアンダーカットを作製する方法
US7709341B2 (en) Methods of shaping vertical single crystal silicon walls and resulting structures
US7491650B2 (en) Etch compositions and methods of processing a substrate
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
KR100608386B1 (ko) 반도체 소자의 제조방법
US6391793B2 (en) Compositions for etching silicon with high selectivity to oxides and methods of using same
JP3953726B2 (ja) 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
KR0175009B1 (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
US20010036696A1 (en) Lateral patterning
JP2008124399A (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
KR100444301B1 (ko) 질화막 cmp를 이용한 다마신 금속 게이트 형성 방법
CN101399221A (zh) 降低接触电阻的接触窗的制造方法
KR20090016815A (ko) 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JPH05235338A (ja) 半導体装置およびその製造方法
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR20020051716A (ko) 반도체 소자 제조방법
KR20050022169A (ko) 반도체 소자의 소자 분리막 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120625

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees