CN104183533A - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104183533A
CN104183533A CN201310190278.5A CN201310190278A CN104183533A CN 104183533 A CN104183533 A CN 104183533A CN 201310190278 A CN201310190278 A CN 201310190278A CN 104183533 A CN104183533 A CN 104183533A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
opening
patterning
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310190278.5A
Other languages
English (en)
Inventor
张海洋
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310190278.5A priority Critical patent/CN104183533A/zh
Publication of CN104183533A publication Critical patent/CN104183533A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成垫氧化层、垫氮化硅层和图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述垫氮化硅层和所述垫氧化层露出所述半导体衬底，以形成第一开口；去除所述图案化的光刻胶层；在所述第一开口的侧壁上形成聚合物层，以形成第二开口；根据所述第二开口刻蚀所述半导体衬底，以形成沟槽；去除所述聚合物层；圆化露出的所述沟槽的底部以及所述沟槽的顶部和所述半导体衬底的交界处。根据本发明的制造工艺可以优化半导体衬底中浅沟槽的形态，增强后续步骤中形成的浅沟槽顶角的圆滑效果，也有利于后续对浅沟槽的填充。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。
背景技术
随着微电子工艺进入深亚微米阶段后，为实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术(STI，Shallow Trench Isolation)来实现有源器件的隔离，如互补金属氧化物半导体（CMOS）器件中，NMOS(N型金属氧化物半导体)晶体管和PMOS(P型金属氧化物半导体)晶体管之间的隔离层均采用浅沟槽隔离技术工艺形成。
浅沟槽隔离技术已经逐渐取代了传统半导体器件制造所采用的如局部硅氧化法等其他隔离方法。浅沟槽隔离技术与其他隔离方法相比具有：可以获得较窄的半导体器件隔离宽度，从而提高其器件密度，还可以提升表面平坦度，因而可在光刻时有效控制最小线宽。然而，有源区域（AA，Active Area）顶部边角的圆滑程度与漏电流之间有很强的相关性，越是圆滑的边角，越容易阻止漏电流的产生。同时，有源区域顶部边角的圆滑程度对晶体管的性能有很大的影响，比如MOS管的双峰效应、反窄沟道效应等。因而如何使有源区域的顶部边角更加圆滑，改善浅沟槽隔离的电学性能表现，从而减少浅沟槽隔离的漏电，是半导体工艺中的一个重要问题。
现有技术中公开了一种制作半导体器件浅沟槽隔离的方法，如图1所示，为根据现有技术制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图。在图1A中，在提供一具有源区的半导体衬底100，在所述半导体衬底100上采用热氧化法形成垫氧化层101，用化学气相沉积法在该垫氧化层101上形成垫氮化硅层102，在垫氮化硅层102上形成硬掩膜层103。在硬掩膜层103上形成电介质抗反射涂层（DARC）104，其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低垫氮化硅层的反射率，在电介质抗反射涂层104上形成图案化的光刻胶层105。
在图1B中，根据图案化的光刻胶层105依次刻蚀电介质抗反射涂层104、硬掩膜层103、垫氮化硅层102和垫氧化层101，然后，采用灰化工艺去除光刻胶层105、电介质抗反射涂层104和硬掩膜层103，以形成开口106，开口106在氮化硅层102和氧化层101上露出半导体衬底100。
在图1C中，根据开口106刻蚀半导体衬底100，以形成浅沟槽结构107。刻蚀半导体衬底100气体可以为溴化氢和三氟甲烷（CHF3）的混合气体。接着，对浅沟槽107底部的边角进行圆化，进行圆化工艺采用的气体可以为溴化氢和氧气的混合气体。
为了使得粗糙的浅沟槽（浅沟槽107）侧壁变得平滑，即有源区域顶部的边角变得圆滑。采用沟道内侧壁隔离氧化（liner Oxidation）和pull-back（缩退）工艺以改善浅沟槽隔离的边角形状。
如图2所示，为根据现有技术改善浅沟槽隔离结构边角的相关步骤所获得的器件的剖视图。在图2A中，提供一具有浅沟槽200和有源区域（未示出）的硅片，在浅沟槽200的两侧形成有氧化层201和氮化硅层202。
在图2B中，用一掩膜层定义出需要被保护的区域，对不被保护的区域进行pull-back工艺以改善浅沟槽200的边角形状，可以采用磷酸溶液进行pull-back工艺。然后，去除所述掩膜层。
在图2C中，采用沟道内侧壁隔离氧化法在浅沟槽200中形成氧化硅层203，其厚度为110埃。
在图2D中，采用高密度等离子体化学气相沉积（HDP）的方法在浅沟槽200中填充满绝缘氧化层204。
在图2E中，采用平坦化工艺处理绝缘氧化层204，如采用化学机械研磨工艺，以露出氮化硅层。
在图2F中，去除氮化硅层202和部分的氧化层201，以形成具有浅沟槽隔离结构的硅片。
随着半导体工艺技术的不断升级换代，浅沟槽隔离的工艺方法也在不断地改进和发展，当大量的晶体管等器件集成到越来越小的芯片上的时候，需要浅沟槽隔离结构能很好的把每个微小的器件绝缘隔离，又不影响这些器件的工作特性。而事实上晶体管器件对浅沟槽隔离结构的形状非常敏感，尤其精密的晶体管对浅沟槽隔离结构的形状更加敏感，很容易产生窄宽效应。当有源区被加上一定的电压之后，在浅沟槽隔离结构的边角部分就会产生很强的区域电场，从而影响和改变相关晶体管等小器件的工作特性。
因此，提出了一种新的制作浅沟槽隔离结构的方法，从刻蚀工艺的角度来改善顶部边角的圆滑程度。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成垫氧化层、垫氮化硅层和图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述垫氮化硅层和所述垫氧化层露出所述半导体衬底，以形成第一开口；去除所述图案化的光刻胶层；在所述第一开口的侧壁上形成聚合物层，以形成第二开口；根据所述第二开口刻蚀所述半导体衬底，以形成沟槽；去除所述聚合物层；圆化露出的所述沟槽的底部以及所述沟槽的顶部和所述半导体衬底的交界处。
优选地，采用原位灰化工艺去除所述图案化的光刻胶层。
优选地，对所述第一开口进行冲洗工艺以形成所述聚合物层。
优选地，所述冲洗工艺采用的气体为氮气。
优选地，在所述垫氮化硅层和所述图案化的光刻胶层之间还依次形成有硬掩膜层和电介质抗反射涂层。
优选地，在采用原位灰化工艺去除所述图案化的光刻胶层的同时还去除所述硬掩膜层和所述电介质抗反射涂层。
优选地，所述硬掩膜层的材料为无定形碳。
优选地，所述原位灰化工艺采用的气体为氧气。
优选地，去除所述聚合物层采用的气体为氧气或氮气或二氧化碳或一氧化碳。
优选地，所述半导体衬底包括有源区。
综上所示，根据本发明的制造工艺可以优化半导体衬底中浅沟槽的形态，增强后续步骤中形成的浅沟槽顶角的圆滑效果，也有利于后续对浅沟槽的填充。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1C为根据现有技术制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图;
图2A-2F为根据现有技术改善浅沟槽隔离结构边角的相关步骤所获得的器件的剖视图；
图3A-3F为根据本发明一个实施方式制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图；
图4为根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改善浅沟槽隔离结构顶部边角的圆滑程度，以避免漏电流的产生和减小晶体管对浅沟槽隔离形状的敏感度。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
为了改善浅沟槽隔离结构顶部边角的圆滑程度，本发明提出了一种制作浅沟隔离结构的方法。参照图3A至图3F，示出根据本发明一个方面的实施例的相关步骤的剖视图。
如图3A所示，提供一包括有源区的半导体硅衬底300，在半导体衬底300上形成衬垫（pad）氧化层301，其主要材料为二氧化硅。该垫氧化层301可通过热氧化法形成，一般厚度为100～160埃，其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污（即作为隔离氧化层）。在垫氧化层301上形成垫氮化硅层302，可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化硅层302，其厚度一般为600～1200埃，该氮化硅层302主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区，而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。在垫氮化硅层302上形成硬掩膜层303，其材料为无定型碳，可以采用化学气相沉积、等离子体增强化学气相沉积来形成无定型碳层，作为一个实例，采用等离子体增强化学气相沉积形成无定型碳层，将处理气体引入到反应室内，所述处理气体为包括有丙烯的碳氢化合物气体，处理气体的流量在500立方厘米/分钟（sccm）～2000立方厘米/分钟（sccm），反应室内的压力范围为4托～7托，施加射频功率范围为400瓦特～1000瓦特。在硬掩膜层303上形成电介质抗反射涂层（DARC）304，其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层304上形成图案化的光刻胶层305。
如图3B所示，根据图案化的光刻胶305依次刻蚀电介质抗反射涂层304、硬掩膜层303、垫氮化硅层302和垫氧化层301。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mTorr)。接着，去除图案化的光刻胶305、电介质抗反射涂层304和硬掩膜层303，以形成开口306。其中，使用原位灰化工艺（In-situ Asher）去除图案化的光刻胶305、电介质抗反射涂层304和硬掩膜层303，灰化工艺采用的气体优选为氧气，具体的，将硅半导体衬底置入反应刻蚀装置中，通过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室内，加热的温度范围为60℃～250℃，然后，使用含氧气体供给加热过的反应刻蚀装置的腔室内，所述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。含氧气体的流量问4000～8000立方厘米/分钟（sccm），灰化功率为300瓦～1200瓦，同时还通入有氮气和氢气。在使用原位灰化工艺去除图案化的光刻胶层305之后，在反应室内半导体衬底的表面产生了聚合物。
如图3C所示，采用氮气冲洗（flush）工艺处理硅半导体衬底300，在垫氮化硅层302和开口306上形成聚合物层307，以形成开口308。在反应腔室内，在一定的温度条件下，通入氮气来对硅半导体衬底300进行冲洗，聚合物逐渐附着在垫氮化硅层302和开口306上形成聚合物层。其中，在开口306的侧壁上形成薄的聚合物层，缩小了开口的尺寸。
如图3D所示，进行主刻蚀，以形成浅沟槽309。具体的，去除垫氮化层302上的聚合物层307，同时，根据开口308刻蚀聚合物层和硅半导体衬底300，以形成沟槽309。通常采用的刻蚀剂为含氟的气体，例如CF4或者CHF3。可以采用干法刻蚀，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl2、CH2F2、O2的一种或者几种气体，和一些添加气体如氮气、氩气。所述刻蚀气体的流量范围可为0～150立方厘米/分钟(sccm)，反应室内压力可为3～50毫托(mTorr)，在射频功率为600W～1500W的条件下进行等离子体刻蚀。
如图3E所示，在主刻蚀之后剥离去除附着在沟槽309中垫氧化层301和垫氮化硅302侧壁上的聚合物层307，以形成沟槽310。可以采用氧气或者氮气或者二氧化碳或者一氧化碳气体进行剥离去除。作为一个实例，采用氧气对聚合物进行剥离去除工艺，在反应室内通入氧气，氧气的流量为100～500立方厘米/分钟(sccm)，反应室内压力可为10～50毫托(mTorr)，功率为200W～1000W。
如图3F所示，对沟槽310的顶角和底部进行刻蚀以形成目标圆角。对沟槽310的顶角进行圆化（rounding），直至沟槽310的顶角形成目标圆角,其中所述顶角为沟槽310的顶部和半导体衬底300的交界处。同时，对沟槽310的底部进行圆化，采用等离子体处理沟槽310底部的半导体衬底材料。作为一个实例，以溴化氢和氧气的混合气体作为反应气体对沟槽310进行等离子体处理，溴化氢的流量为315～385立方厘米/分钟(sccm)，氧气的流量为10～20立方厘米/分钟(sccm)，反应室内压力可为5～10毫托(mTorr)，功率为900W～1100W，刻蚀的时间为5s～10s。
参照图4，示出了根据本发明一个实施方式制作互连结构的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤401中，提供一包括有源区半导体硅衬底，在半导体衬底上形成衬垫（pad）氧化层，在垫氧化层上形成垫氮化硅层，在垫氮化硅层上形成硬掩膜层，在硬掩膜层上形成电介质抗反射涂层，在电介质抗反射涂层上形成图案化的光刻胶层。
在步骤402中，根据图案化的光刻胶依次刻蚀电介质抗反射涂层、硬掩膜层、垫氮化硅层和垫氧化层。接着，去除图案化的光刻胶、电介质抗反射涂层和硬掩膜层，以形成第一开口。
在步骤403中，采用氮气冲洗半导体衬底，在垫氮化硅层和第一开口上形成聚合物层，以形成第二开口。
在步骤404中，根据第二开口刻蚀半导体衬底，以形成第一沟槽结构，同时，刻蚀去除垫氮化层上的聚合物层。
在步骤405中，去除附着在第一沟槽结构中垫氧化层和垫氮化硅侧壁上的聚合物层，以形成第二沟槽结构。
在步骤406中，对第二沟槽结构的顶角和底部进行圆化以形成目标圆角。
综上所示，本发明提出了一种新的制作浅沟槽隔离结构的方法，从刻蚀工艺的角度来改善顶部边角的圆滑程度。根据本发明的制造工艺可以优化半导体衬底中浅沟槽的形态，增强后续步骤中形成的浅沟槽顶角的圆滑效果，也有利于后续对浅沟槽的填充。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种制作半导体器件的方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成垫氧化层、垫氮化硅层和图案化的光刻胶层；
根据所述图案化的光刻胶层刻蚀所述垫氮化硅层和所述垫氧化层露出所述半导体衬底，以形成第一开口；
去除所述图案化的光刻胶层；
在所述第一开口的侧壁上形成聚合物层，以形成第二开口；
根据所述第二开口刻蚀所述半导体衬底，以形成沟槽；
去除所述聚合物层；
圆化露出的所述沟槽的底部以及所述沟槽的顶部和所述半导体衬底的交界处。
2.如权利要求1所述的方法，其特征在于，采用原位灰化工艺去除所述图案化的光刻胶层。
3.如权利要求1所述的方法，其特征在于，对所述第一开口进行冲洗工艺以形成所述聚合物层。
4.如权利要求3所述的方法，其特征在于，所述冲洗工艺采用的气体为氮气。
5.如权利要求1所述的方法，其特征在于，在所述垫氮化硅层和所述图案化的光刻胶层之间还依次形成有硬掩膜层和电介质抗反射涂层。
6.如权利要求5所述的方法，其特征在于，在采用原位灰化工艺去除所述图案化的光刻胶层的同时还去除所述硬掩膜层和所述电介质抗反射涂层。
7.如权利要求5所述的方法，其特征在于，所述硬掩膜层的材料为无定形碳。
8.如权利要求1所述的方法，其特征在于，所述原位灰化工艺采用的气体为氧气。
9.如权利要求1所述的方法，其特征在于，去除所述聚合物层采用的气体为氧气或氮气或二氧化碳或一氧化碳。
10.如权利要求1所述的方法，其特征在于，所述半导体衬底包括有源区。
CN201310190278.5A 2013-05-21 2013-05-21 一种制作半导体器件的方法 Pending CN104183533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310190278.5A CN104183533A (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310190278.5A CN104183533A (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Publications (1)

Publication Number Publication Date
CN104183533A true CN104183533A (zh) 2014-12-03

Family

ID=51964479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190278.5A Pending CN104183533A (zh) 2013-05-21 2013-05-21 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104183533A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658902A (zh) * 2015-01-28 2015-05-27 株洲南车时代电气股份有限公司 沟槽栅蚀刻方法
CN108470683A (zh) * 2018-03-23 2018-08-31 上海华虹宏力半导体制造有限公司 防止灰化工艺损伤基底的方法及半导体器件的形成方法
CN112530789A (zh) * 2015-01-12 2021-03-19 朗姆研究公司 集成原子级工艺：ald（原子层沉积）和ale（原子层蚀刻）
CN113594031A (zh) * 2021-07-29 2021-11-02 上海华力微电子有限公司 半导体器件的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
CN1653593A (zh) * 2002-04-16 2005-08-10 东京电子株式会社 去除光刻胶和蚀刻残留物的方法
US20060063348A1 (en) * 2004-09-23 2006-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming improved rounded corners in STI features
US7091105B2 (en) * 2002-10-28 2006-08-15 Hynix Semiconductor Inc. Method of forming isolation films in semiconductor devices
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN103021924A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
CN1653593A (zh) * 2002-04-16 2005-08-10 东京电子株式会社 去除光刻胶和蚀刻残留物的方法
US7091105B2 (en) * 2002-10-28 2006-08-15 Hynix Semiconductor Inc. Method of forming isolation films in semiconductor devices
US20060063348A1 (en) * 2004-09-23 2006-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming improved rounded corners in STI features
CN101179046A (zh) * 2006-11-06 2008-05-14 北京北方微电子基地设备工艺研究中心有限责任公司 硅片浅沟槽隔离刻蚀的方法
CN103021924A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530789A (zh) * 2015-01-12 2021-03-19 朗姆研究公司 集成原子级工艺：ald（原子层沉积）和ale（原子层蚀刻）
CN104658902A (zh) * 2015-01-28 2015-05-27 株洲南车时代电气股份有限公司 沟槽栅蚀刻方法
CN104658902B (zh) * 2015-01-28 2018-05-08 株洲南车时代电气股份有限公司 沟槽栅蚀刻方法
CN108470683A (zh) * 2018-03-23 2018-08-31 上海华虹宏力半导体制造有限公司 防止灰化工艺损伤基底的方法及半导体器件的形成方法
CN113594031A (zh) * 2021-07-29 2021-11-02 上海华力微电子有限公司 半导体器件的制备方法

Similar Documents

Publication Publication Date Title
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
JP5134760B2 (ja) シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法
US7910438B2 (en) Method for fabricating semiconductor device including recess gate
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
CN101789395A (zh) 半导体装置的制造方法
JP2006310749A (ja) 半導体素子のトランジスタ製造方法
US7629242B2 (en) Method for fabricating semiconductor device having recess gate
US7485557B2 (en) Method for fabricating semiconductor device having flask type recess gate
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
US7678535B2 (en) Method for fabricating semiconductor device with recess gate
US20070148979A1 (en) Method for fabricating semiconductor device having top round recess pattern
CN104183533A (zh) 一种制作半导体器件的方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
CN104576505A (zh) 一种制作半导体器件的方法
KR100672155B1 (ko) 반도체 소자의 소자분리막 형성방법
TWI793908B (zh) 具有埋入字元線的半導體結構的其製備方法
US7235458B2 (en) Method of forming an element isolation film of a semiconductor device
US20180158903A1 (en) Method of fabricating sti trench and sti structure
CN104517887B (zh) 一种制作半导体器件的方法
CN108597991B (zh) 光阻回刻制程方法
JP2013089801A (ja) 半導体装置の製造方法
KR20090104252A (ko) 반도체 소자 및 이의 제조 방법
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
CN109103252B (zh) 半导体器件及其形成方法
CN107731685B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141203