CN104576505A - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104576505A
CN104576505A CN201310520112.5A CN201310520112A CN104576505A CN 104576505 A CN104576505 A CN 104576505A CN 201310520112 A CN201310520112 A CN 201310520112A CN 104576505 A CN104576505 A CN 104576505A
Authority
CN
China
Prior art keywords
shallow trench
silicon
layer
coating
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310520112.5A
Other languages
English (en)
Inventor
陈勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310520112.5A priority Critical patent/CN104576505A/zh
Publication of CN104576505A publication Critical patent/CN104576505A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和垫氮化硅层；图案化所述氮化硅层、垫氧化层和部分的半导体衬底，以形成浅沟槽；在所述垫氮化物层和所述浅沟槽的底部以及侧壁上形成硅种子层；在所述浅沟槽中填充HARP氧化物层；执行退火工艺以致密化所述HARP氧化物层。根据本发明的制造工艺在形成HARP氧化物之前在浅沟槽中先形成一层硅种子层可以避免在采用退火工艺处理半导体器件之后使得硅的关键尺寸缩小的问题，同时还可以优化半导体衬底中浅沟槽的形态，增强后续步骤中形成的浅沟槽顶角的圆滑效果，也有利于后续对浅沟槽的填充。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。
背景技术
随着微电子工艺进入深亚微米阶段后，为实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术(STI，Shallow Trench Isolation)来实现有源器件的隔离，如互补金属氧化物半导体（CMOS）器件中，NMOS(N型金属氧化物半导体)晶体管和PMOS(P型金属氧化物半导体)晶体管之间的隔离层均采用浅沟槽隔离技术工艺形成。
浅沟槽隔离技术已经逐渐取代了传统半导体器件制造所采用的如局部硅氧化法等其他隔离方法。浅沟槽隔离技术与其他隔离方法相比具有：可以获得较窄的半导体器件隔离宽度，从而提高其器件密度，还可以提升表面平坦度，因而可在光刻时有效控制最小线宽。随着半导体技术的飞速发展，半导体器件特征尺寸的显著减小，相应低对芯片制造工艺提出了更高的要求，在制造工艺进入深亚微米技术节点之后，器件之间的绝缘隔离结构均采用浅沟槽隔离结构（STI），在90nm技术节点，浅沟槽隔离结构的隔离沟槽通常具有较高的高深宽比（high aspect ratio，AR），在器件特征尺寸进入65纳米及以下工艺节点之后，隔离浅沟槽具有更高的高深宽比（通常大于5），随着浅沟槽隔离结构的隔离沟槽的高深宽比的增大，STI的间隙填充（gap fill）是浅沟槽隔离技术的一个重要问题。
在现有技术中为了实现均匀无空隙（void）的填充，通常采用HDP-CVD（高密度等离子化气相沉积）工艺和HARP氧化物层填充沟槽，如图1所示。在采用HDP工艺填充沟槽的工艺流程图中，使用填充刻蚀再填充再刻蚀的工艺，在Back etch（后退刻蚀）的基础上，使用填充，刻蚀，再填充，再刻蚀，再填充的方式来增加HDP的填充窗口。在采用HARP氧化物层填充沟槽的工艺流程图中，HARP相比HDP具有更好的填充特性并且得到业界的广泛使用，在采用HARP工艺在沟槽中填充HARP氧化物层的过程中，HARP氧化物层在不同的衬底上生长速率不同，如图2A所示，在氮化物层上氧化物层的生长速率快于沟槽底部衬底（没有氮化物层）的氧化物层生长速率，这样很容易在浅沟槽隔离结构中形成空隙。如图2B所示，在水平方向氧化物层的生长速率快于在垂直方向氧化物层的生长速率，这将导致在对浅沟槽进行间隙填充时出现空隙的现象。
随着半导体工艺技术的不断升级换代，浅沟槽隔离的工艺方法也在不断地改进和发展，当大量的晶体管等器件集成到越来越小的芯片上的时候，需要浅沟槽隔离结构能很好的把每个微小的器件绝缘隔离，又不影响这些器件的工作特性。而事实上在氧化物层的浅沟槽填充工艺过程中和CMP（化学机械研磨）工艺之后很容易产生空隙，并在后续的高温致密化过程中产生裂缝，在HARP氧化硅生长之后执行退火工艺使得硅的关键尺寸缩小，从而影响和改变相关晶体管等小器件的工作特性。
因此，提出了一种新的制作浅沟槽隔离结构的方法，以避免对浅沟槽进行间隙填充时出现空隙（void）的现象。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和垫氮化硅层；图案化所述氮化硅层、垫氧化层和部分的半导体衬底，以形成浅沟槽；在所述垫氮化物层和所述浅沟槽的底部以及侧壁上形成硅种子层；在所述浅沟槽中填充HARP氧化物层；执行退火工艺以致密化所述HARP氧化物层。
优选地，还包括在形成所述硅种子层之前在所述浅沟槽的底部和侧壁上形成衬垫层的步骤。
优选地，所述退火工艺使所述硅种子层氧化为氧化物。
优选地，所述衬垫层的形成方法为热氧化。
优选地，所述硅种子层的材料为多晶硅或者非晶硅。
优选地，所述硅种子层的厚度范围为5埃至200埃。
优选地，所述HARP氧化物层的厚度为200埃至9000埃。
优选地，所述退火为蒸汽退火。
优选地，所述蒸汽退火的反应温度为900℃至1100℃，所述蒸汽退火的反应时间为30min至240min，在通入水蒸汽条件下执行所述蒸汽退火步骤。
优选地，还包括在执行退火工艺以致密化所述HARP氧化物层之后执行化学机械研磨的步骤。
综上所述，根据本发明的制造工艺在形成HARP氧化物之前在浅沟槽中先形成一层硅种子层可以避免在采用退火工艺处理半导体器件之后使得硅的关键尺寸缩小的问题，同时还可以优化半导体衬底中浅沟槽的形态，增强后续步骤中形成的浅沟槽顶角的圆滑效果，也有利于后续对浅沟槽的填充。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1为根据现有技术制作浅沟槽隔离结构的工艺流程图；
图2A为氧化物层在不同衬底上的生长速率的示意图；
图2B为根据现有技术填充浅沟槽结构的器件剖视图；
图3A-3E为根据本发明一个实施方式制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图；
图4为根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图；
图5A-5F为根据本发明另一个实施方式制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图；
图6为根据本发明另一个实施方式制作浅沟槽隔离结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改善浅沟槽隔离结构顶部边角的圆滑程度，以避免漏电流的产生和减小晶体管对浅沟槽隔离形状的敏感度。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
为了避免在浅沟槽隔离结构中出现空隙的问题，本发明提出了一种制作浅沟隔离结构的方法。参照图3A至图3E，示出根据本发明一个方面的实施例的相关步骤的剖视图。
如图3A所示，提供一包括有源区的半导体硅衬底300，在半导体衬底300上形成衬垫（pad）氧化层301，其主要材料为二氧化硅。该垫氧化层301可通过热氧化法形成，一般厚度为100～160埃，其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污（即作为隔离氧化层）。在垫氧化层301上形成垫氮化物层302，氮化物层的材料优选氮化硅层，可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化物层302，其厚度一般为600～1200埃，该氮化物层302主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区，而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。
作为优选，在垫氮化物层302上形成硬掩膜层，其材料为无定型碳，可以采用化学气相沉积、等离子体增强化学气相沉积来形成无定型碳层，作为一个实例，采用等离子体增强化学气相沉积形成无定型碳层，将处理气体引入到反应室内，所述处理气体为包括有丙烯的碳氢化合物气体，处理气体的流量在500立方厘米/分钟（sccm）～2000立方厘米/分钟（sccm），反应室内的压力范围为4托～7托，施加射频功率范围为400瓦特～1000瓦特。在硬掩膜层上形成电介质抗反射涂层（DARC），其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成图案化的光刻胶层。
如图3B所示，图案化所述垫氮化物层302、垫氧化物层301和部分的半导体衬底300，以形成浅沟槽303。
作为优选，根据图案化的光刻胶依次刻蚀电介质抗反射涂层、硬掩膜层、垫氮化物层302和垫氧化层301。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mTorr)。接着，去除图案化的光刻胶、电介质抗反射涂层和硬掩膜层，以在垫氮化物层和垫氧化物层中形成开口。其中，使用原位灰化工艺（In-situ Asher）去除图案化的光刻胶、电介质抗反射涂层和硬掩膜层，灰化工艺采用的气体优选为氧气，具体的，将硅半导体衬底置入反应刻蚀装置中，通过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室内，加热的温度范围为60℃～250℃，然后，使用含氧气体供给加热过的反应刻蚀装置的腔室内，所述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。含氧气体的流量问4000～8000立方厘米/分钟（sccm），灰化功率为300瓦～1200瓦，同时还通入有氮气和氢气。再进行主刻蚀，以形成浅沟槽303。具体的，根据垫氮化物层和垫氧化物层中的所述开口刻蚀部分半导体衬底300，以形成浅沟槽303。通常采用的刻蚀剂为含氟的气体，例如CF4或者CHF3。可以采用干法刻蚀，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl2、CH2F2、O2的一种或者几种气体，和一些添加气体如氮气、氩气。所述刻蚀气体的流量范围可为0～150立方厘米/分钟(sccm)，反应室内压力可为3～50毫托(mTorr)，在射频功率为600W～1500W的条件下进行等离子体刻蚀。
如图3C所示，在所述浅沟槽303的底部及侧面、垫氮化物层302的上表面形成多晶硅种子层或者非晶硅（amorphous silicon）或者氧化硅的种子层304，以形成浅沟槽305，其中，所述氧化硅种子层的厚度为30埃至200埃。硅种子层304的厚度范围为5埃至200埃。硅种子层使得在后续的多晶硅氧化热工艺处理之后不让硅的关键尺寸缩小。
多晶硅层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
非晶碳层可以采用化学气相沉积（CVD）或者等离子体增强化学气相沉积（PECVD）。
如图3D所示，采用HARP工艺在硅种子层304上形成HARP氧化物层306，HARP氧化物层306填充沟槽305，并且HARP氧化物层306覆盖半导体衬底300，例如使用亚常压化学气相沉积形成填充HARP氧化物层。HARP氧化物层306的厚度范围为200埃至9000埃。
在本发明的一具体实施例中，HARP氧化物层的材料优选氧化硅但不限于氧化硅层，可以是任何绝缘的氧化物层材料，其作为绝缘氧化物层填充满浅沟槽中，采用化学气相沉积工艺形成绝缘氧化物层材料，比较优选的技术方案，例如以氧气和甲硅烷为反应气体，以HARP工艺在浅沟槽中的硅种子层上形成HARP氧化物层。
如图3E所示，执行退火工艺以致密填充的HARP氧化物层306和硅种子层304，接着采用化学机械研磨去除掉多余的氧化物层，所述氧化物层包括HARP氧化物层和经退火工艺处理后的硅种子氧化物层。采用退火工艺致密填充的HARP氧化物层306和硅种子层304。所述退火工艺使所述硅种子层304氧化为氧化物。所述退火工艺以致密化所述HARP氧化物层306。所述退火工艺优选采用stream annealing（蒸汽退火）工艺。所述蒸汽退火的反应温度为900℃至1100℃，所述蒸汽退火的反应时间为30min至240min，在通入水蒸汽条件下执行所述蒸汽退火步骤。
其中，所述化学机械研磨工艺处理所述氧化物层以去除所述浅沟槽之外的所述氧化物。
在浅沟槽中填充氧化物层完成后对整个半导体衬底进行氢气退火处理，退火处理可以在温度小于1100摄氏度，退火时间1-60分钟，气氛气压小于1标准大气压的条件下进行，优选氢气退火的温度为900摄氏度，时间为5分钟，气氛气压小于100Torr。
作为优选，对于硅半导体衬底而言，通过氢气退火，可有效的使硅原子在高温下进行热运动而迁移，在不损失体积的前提下，迁移的硅会使得粗糙表面平滑，由不稳定的高表面能变成稳定的低表面能状态，降低了侧壁的粗糙程度，并且，通过氢气退火，也可消除硅衬底中的原生缺陷，并消除硅衬底的内应力，可进一步提高半导体器件和集成电路的性能。
参照图4，示出了根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤401中，提供一包括有源区半导体硅衬底，在半导体衬底上形成衬垫（pad）氧化层，在垫氧化层上形成垫氮化硅层。
在步骤402中，图案化垫氮化硅层、垫氧化层和部分的半导体衬底，以形成浅沟槽；
在步骤403中，在浅沟槽的底部及侧壁，垫氮化物层上形成硅种子层；
在步骤404中，采用HARP工艺填充浅沟槽，在硅种子层上形成HARP氧化物层；
在步骤405中，采用退火工艺致密HARP氧化物层和硅种子层。
本发明提出了另一种制作浅沟隔离结构的方法。参照图5A至图5F，示出根据本发明另一个方面的实施例的相关步骤的剖视图。
如图5A所示，提供一包括有源区的半导体硅衬底500，在半导体衬底500上形成衬垫（pad）氧化层501，其主要材料为二氧化硅。该垫氧化层501可通过热氧化法形成，一般厚度为100～160埃，其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污（即作为隔离氧化层）。在垫氧化层501上形成垫氮化物层502，氮化物层的材料优选氮化硅层，可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化物层502，其厚度一般为600～1200埃，该氮化物层502主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区，而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。
作为优选，在垫氮化物层502上形成硬掩膜层，其材料为无定型碳，可以采用化学气相沉积、等离子体增强化学气相沉积来形成无定型碳层，作为一个实例，采用等离子体增强化学气相沉积形成无定型碳层，将处理气体引入到反应室内，所述处理气体为包括有丙烯的碳氢化合物气体，处理气体的流量在500立方厘米/分钟（sccm）～2000立方厘米/分钟（sccm），反应室内的压力范围为4托～7托，施加射频功率范围为400瓦特～1000瓦特。在硬掩膜层上形成电介质抗反射涂层（DARC），其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成图案化的光刻胶层。
如图5B所示，图案化所述垫氮化物层502、垫氧化物层501和部分的半导体衬底500，以形成浅沟槽503。
作为优选，根据图案化的光刻胶依次刻蚀电介质抗反射涂层、硬掩膜层、垫氮化物层502和垫氧化层501。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mTorr)。接着，去除图案化的光刻胶、电介质抗反射涂层和硬掩膜层，以在垫氮化物层和垫氧化物层中形成开口。其中，使用原位灰化工艺（In-situ Asher）去除图案化的光刻胶、电介质抗反射涂层和硬掩膜层，灰化工艺采用的气体优选为氧气，具体的，将硅半导体衬底置入反应刻蚀装置中，通过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室内，加热的温度范围为60℃～250℃，然后，使用含氧气体供给加热过的反应刻蚀装置的腔室内，所述含氧气体为O2、O3、H2O、N2O、CH3OH或其任意组合。含氧气体的流量问4000～8000立方厘米/分钟（sccm），灰化功率为300瓦～1200瓦，同时还通入有氮气和氢气。再进行主刻蚀，以形成浅沟槽503。具体的，根据垫氮化物层和垫氧化物层中的所述开口刻蚀部分半导体衬底500，以形成浅沟槽503。通常采用的刻蚀剂为含氟的气体，例如CF4或者CHF3。可以采用干法刻蚀，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl2、CH2F2、O2的一种或者几种气体，和一些添加气体如氮气、氩气。所述刻蚀气体的流量范围可为0～150立方厘米/分钟(sccm)，反应室内压力可为3～50毫托(mTorr)，在射频功率为600W～1500W的条件下进行等离子体刻蚀。
如图5C所示，在半导体衬底500上浅沟槽503的底部和侧壁上形成衬垫层504，衬垫层可以包括数种衬垫材料的任何一种，包括但不限于：氧化硅衬垫材料和氮化硅衬垫材料，衬垫层优选包括氮化硅衬垫材料。可以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法的方法形成衬垫层。通常，衬垫层具有从大约200到大约1000埃的厚度。
在本发明的一具体实施例中，在半导体衬底500上浅沟槽503内生长一层衬垫层504，衬垫层的材料可以为氮氧化硅。
在本发明的一具体实施例中，在形成多晶硅种子层或者非晶硅的种子层或者氧化硅种子层之前，采用热氧化浅沟槽内的半导体硅衬底以形成衬垫层504。其中，包括RTO（Rapid thermal oxidation，快速热氧化）工艺采用的气体可以包含氧气、氢气、氮气、氨气和氩气等。ISSG（In-Situ steamgeneration，原位水汽生成）是RTP（快速热处理）在氧化方面的一个应用，ISSG工艺的反应压强范围为667帕至2000帕之间。
如图5D所示，在所述浅沟槽503的底部及侧面、垫氮化物层502的上表面形成多晶硅种子层或者非晶硅（amorphous silicon）或者氧化硅的种子层505，其中，所述氧化硅种子层的厚度为30埃至200埃。具体的，在衬垫层504的表面上、垫氮化物层和垫氧化物层的表面及侧壁上形成多晶硅种子层或者非晶硅（amorphous silicon）或者氧化硅的种子层505。硅种子层505的厚度范围为5埃至200埃，所述氧化硅种子层的厚度为30埃至200埃。硅种子层使得在后续的多晶硅氧化热工艺处理之后不让硅的关键尺寸缩小。
多晶硅层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
非晶碳层可以采用化学气相沉积（CVD）或者等离子体增强化学气相沉积（PECVD）。
如图5E所示，采用HARP工艺在浅沟槽503中的硅种子层505上形成HARP氧化物层506，例如使用亚常压化学气相沉积形成填充HARP氧化物层。HARP氧化物层506的厚度范围为200埃至9000埃。
在本发明的一具体实施例中，HARP氧化物层的材料优选氧化硅但不限于氧化硅层，可以是任何绝缘的氧化物层材料，其作为绝缘氧化物层填充满浅沟槽中，采用化学气相沉积工艺形成绝缘氧化物层材料，比较优选的技术方案，例如以氧气和甲硅烷为反应气体，以HARP工艺在浅沟槽中的硅种子层上形成HARP氧化物层。
如图5F所示，执行退火工艺以致密填充的HARP氧化物层506和硅种子层505，接着采用化学机械研磨去除掉多余的氧化物层，所述氧化物层包括HARP氧化物层和经退火工艺处理后的硅种子氧化物层。采用退火工艺致密填充的HARP氧化物层506和硅种子层505。所述退火工艺使所述硅种子层505氧化为氧化物。所述退火工艺以致密化所述HARP氧化物层506。所述退火工艺优选采用stream annealing（蒸汽退火）工艺。所述蒸汽退火的反应温度为900℃至1100℃，所述蒸汽退火的反应时间为30min至240min，在通入水蒸汽条件下执行所述蒸汽退火步骤。
其中，所述化学机械研磨工艺处理所述氧化物层以去除所述浅沟槽之外的所述氧化物。
在浅沟槽中填充氧化物层完成后对整个半导体衬底进行氢气退火处理，退火处理可以在温度小于1100摄氏度，退火时间1-60分钟，气氛气压小于1标准大气压的条件下进行，优选氢气退火的温度为900摄氏度，时间为5分钟，气氛气压小于100Torr。
作为优选，对于硅半导体衬底而言，通过氢气退火，可有效的使硅原子在高温下进行热运动而迁移，在不损失体积的前提下，迁移的硅会使得粗糙表面平滑，由不稳定的高表面能变成稳定的低表面能状态，降低了侧壁的粗糙程度，并且，通过氢气退火，也可消除硅衬底中的原生缺陷，并消除硅衬底的内应力，可进一步提高半导体器件和集成电路的性能。
参照图6，示出了根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤601中，提供一包括有源区半导体硅衬底，在半导体衬底上形成衬垫（pad）氧化层，在垫氧化层上形成垫氮化硅层。
在步骤602中，图案化垫氮化硅层、垫氧化层和部分的半导体衬底，以形成浅沟槽；
在步骤603中，在半导体衬底上浅沟槽内形成衬垫层；
在步骤604中，在浅沟槽的底部及侧壁，垫氮化物层表面上形成硅种子层；
在步骤605中，采用HARP工艺填充浅沟槽，在硅种子层上形成HARP氧化物层；
在步骤606中，采用退火工艺致密HARP氧化物层和硅种子层。
综上所示，本发明提出了一种新的制作浅沟槽隔离结构的方法，在形成HARP氧化物之前在浅沟槽中先形成一层硅种子层可以避免在采用退火工艺处理半导体器件之后使得硅的关键尺寸缩小的问题。根据本发明的制造工艺还可以优化半导体衬底中浅沟槽的形态，增强后续步骤中形成的浅沟槽顶角的圆滑效果，也有利于后续对浅沟槽的填充。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (10)

1.一种制作半导体器件的方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成垫氧化层和垫氮化硅层；
图案化所述垫氮化硅层、所述垫氧化层和所述半导体衬底，以形成浅沟槽；
在所述垫氮化物层和所述浅沟槽的底部以及侧壁上形成硅种子层；
在所述浅沟槽中填充HARP氧化物层；
执行退火工艺以致密化所述HARP氧化物层。
2.如权利要求1所述的方法，其特征在于，还包括在形成所述硅种子层之前在所述浅沟槽的底部和侧壁上形成衬垫层的步骤。
3.如权利要求1所述的方法，其特征在于，所述退火工艺使所述硅种子层氧化为氧化物。
4.如权利要求2所述的方法，其特征在于，所述衬垫层的形成方法为热氧化。
5.如权利要求1所述的方法，其特征在于，所述硅种子层的材料为多晶硅或者非晶硅。
6.如权利要求5所述的方法，其特征在于，所述硅种子层的厚度范围为5埃至200埃。
7.如权利要求1所述的方法，其特征在于，所述HARP氧化物层的厚度为200埃至9000埃。
8.如权利要求1所述的方法，其特征在于，所述退火为蒸汽退火。
9.如权利要求8所述的方法，其特征在于，所述蒸汽退火的反应温度为900℃至1100℃，所述蒸汽退火的反应时间为30min至240min，在通入水蒸汽条件下执行所述蒸汽退火步骤。
10.如权利要求1所述的方法，其特征在于，还包括在执行退火工艺以致密化所述HARP氧化物层之后执行化学机械研磨的步骤。
CN201310520112.5A 2013-10-29 2013-10-29 一种制作半导体器件的方法 Pending CN104576505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310520112.5A CN104576505A (zh) 2013-10-29 2013-10-29 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310520112.5A CN104576505A (zh) 2013-10-29 2013-10-29 一种制作半导体器件的方法

Publications (1)

Publication Number Publication Date
CN104576505A true CN104576505A (zh) 2015-04-29

Family

ID=53092237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310520112.5A Pending CN104576505A (zh) 2013-10-29 2013-10-29 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104576505A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649013A (zh) * 2018-04-25 2018-10-12 睿力集成电路有限公司 有源区的形成方法
CN108831856A (zh) * 2017-08-09 2018-11-16 长鑫存储技术有限公司 隔离沟槽的填充设备以及填充方法
CN109712889A (zh) * 2017-10-26 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN113257734A (zh) * 2021-04-30 2021-08-13 北海惠科半导体科技有限公司 半导体器件及其制作方法和芯片
WO2023284121A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080305609A1 (en) * 2007-06-06 2008-12-11 Hui-Shen Shih Method for forming a seamless shallow trench isolation
CN101515560A (zh) * 2008-02-18 2009-08-26 台湾积体电路制造股份有限公司 形成浅槽隔离区的方法
CN102420141A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
CN102867774A (zh) * 2011-07-06 2013-01-09 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080305609A1 (en) * 2007-06-06 2008-12-11 Hui-Shen Shih Method for forming a seamless shallow trench isolation
CN101515560A (zh) * 2008-02-18 2009-08-26 台湾积体电路制造股份有限公司 形成浅槽隔离区的方法
CN102420141A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
CN102867774A (zh) * 2011-07-06 2013-01-09 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831856A (zh) * 2017-08-09 2018-11-16 长鑫存储技术有限公司 隔离沟槽的填充设备以及填充方法
CN109712889A (zh) * 2017-10-26 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108649013A (zh) * 2018-04-25 2018-10-12 睿力集成电路有限公司 有源区的形成方法
CN113257734A (zh) * 2021-04-30 2021-08-13 北海惠科半导体科技有限公司 半导体器件及其制作方法和芯片
CN113257734B (zh) * 2021-04-30 2023-06-23 北海惠科半导体科技有限公司 半导体器件及其制作方法和芯片
WO2023284121A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
TWI708322B (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
TWI713116B (zh) 圖案化低介電常數介電膜之方法
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US8367554B2 (en) Methods for forming a gate and a shallow trench isolation region and for planarizing an etched surface of silicon substrate
CN105047660B (zh) 浅沟槽隔离结构
US20130122699A1 (en) Novel hard mask removal method
CN102024743A (zh) 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法
CN104282616A (zh) 形成浅沟槽隔离结构的方法
CN101752291B (zh) 浅沟槽隔离结构的制造方法
CN104576505A (zh) 一种制作半导体器件的方法
CN102222636B (zh) 浅沟槽隔离的制作方法
KR100365890B1 (ko) 샐로우트렌치분리구조를 형성하는 방법
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
CN108630611A (zh) 半导体结构及其形成方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN104517887B (zh) 一种制作半导体器件的方法
CN105448700A (zh) 一种半导体器件及其制造方法
KR100877257B1 (ko) 반도체 소자의 트렌치 매립방법
KR101025730B1 (ko) 반도체 소자의 소자분리 방법
WO2024034023A1 (ja) 半導体装置の製造方法及びプラズマ処理方法
CN107731685B (zh) 半导体结构的形成方法
CN105140186A (zh) 一种制作半导体器件的方法
CN104882471A (zh) 一种深沟槽隔离结构及其制备方法
CN105097643A (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150429