CN101515560A - 形成浅槽隔离区的方法 - Google Patents

形成浅槽隔离区的方法 Download PDF

Info

Publication number
CN101515560A
CN101515560A CNA2008100932782A CN200810093278A CN101515560A CN 101515560 A CN101515560 A CN 101515560A CN A2008100932782 A CNA2008100932782 A CN A2008100932782A CN 200810093278 A CN200810093278 A CN 200810093278A CN 101515560 A CN101515560 A CN 101515560A
Authority
CN
China
Prior art keywords
trench isolation
opening
shallow trench
isolation region
treatment step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100932782A
Other languages
English (en)
Other versions
CN101515560B (zh
Inventor
陈能国
张致祥
曾国华
蔡正原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40955506&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101515560(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101515560A publication Critical patent/CN101515560A/zh
Application granted granted Critical
Publication of CN101515560B publication Critical patent/CN101515560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明是有关于一种形成浅槽隔离区的方法，此方法包括提供一半导体基材，其中半导体基材至少包含一上表面；形成一开口，其中此开口从前述的上表面延伸至半导体基材中；进行一共形沉积步骤，以利用一介电材料填入前述的开口中；对介电材料进行一第一处理步骤，其中第一处理步骤提供一能量足以破坏介电材料的多个键结；以及对介电材料进行一蒸汽退火步骤。

Description

形成浅槽隔离区的方法
技术领域
本发明涉及一种集成电路，特别是涉及一种形成浅槽(或称浅沟渠)隔离区的结构及其制造方法。
背景技术
现代集成电路是形成在半导体基材表面，其中半导体基材多为硅基材。个别的半导体基材表面上形成隔离结构，而半导体元件藉由隔离结构彼此隔离包括场氧化层及浅槽隔离(shallow trench isolation；STI)区。
场氧化层通常利用区域硅氧化(local oxidation of silicon；LOCOS)法形成。典型的形成工艺包括在硅基材上毯覆式形成掩膜，接着对此掩膜进行图案化步骤，以暴露出下方硅基材多个特定区域。之后，在含氧环境中进行热氧化步骤，以氧化硅基材的上述暴露区域。然后，移除掩膜。
随着集成电路的尺寸逐渐缩小，越来越多使用浅槽隔离区作为隔离结构。传统上，浅槽隔离区通常利用以下二种方法之一形成，其一为高密度等离子体化学气相沉积(high-density plasma chemical vapordeposition；HDP CVD)法，而另一为用于填沟的高深宽比步骤(highaspect-ratio process；HARP)。高密度等离子体化学气相衬即可用于填入深宽比小于约6.0的沟且不产生空洞。高深宽比步骤可用于填入深宽比小于约7.0的沟且不产生空洞。
图1及图2是说明形成浅槽隔离区的中间阶段。首先，在基材10内例如藉由蚀刻步骤形成浅槽隔离开口。浅槽隔离开口的深宽比等于深度D1比上宽度W1。随着集成电路逐渐缩小尺寸，深宽比也越来越大。就40奈米以下的技术而言，深宽比越来越大，有时甚至远大于7.0。填入开口中的是氧化物12，一般以氧化硅为较佳，一直填到氧化物12上表面高于硅基材10的上表面。
深宽比增加也引起一些问题。请参照图1，在填入浅槽隔离开口时，高深宽比会不利于氧化硅填入槽而导致空洞14的形成，其中空洞14是氧化物12的上部区域过早密封的结果。在经过化学机械研磨(chemicalmechanical polish；CMP)步骤移除过多的氧化物12后，STI区16留在开口中，如图2所示。在CMP之后很可能就暴露出空洞14。在后续工艺步骤中，开口中会填入导体材料，例如复晶硅，导致集成电路在某些情况下产生桥接(bridging)甚至短路的情形。
当深宽比较高时，即使没有形成空洞，利用高深宽比步骤形成的浅槽隔离区的中间部分(缝隙)往往较弱。一般而言，这是由于浅槽隔离区的乙基端(C2H5 terminals)不活化所致。由于藉由高深宽比步骤形成的氧化物是高度共形的，因此侧壁部分最后彼此相接合形成例如图1及图2缝隙15的缝隙。即使侧壁部分有物理上的接触，由于有不活化的乙基端，只能形成极少数的键结。因此，缝隙处的机械强度较弱。此些缝隙会因化学机械研磨步骤或之后酸液清洗工艺而受损形成空洞。当深宽比进而增加至7.0以上时，即使利用高深宽比步骤也会开始出现空洞。据此，现有的填沟技术仅能填入深宽比小于7.0的沟且无空洞或无细微缝隙。
美国专利公告号第7,033,945号专利教示一种形成浅槽隔离开口的方法，其步骤包括将硼硅酸玻璃(borosilicate glass；BSG)部分填入浅槽隔开口中，进行再热流(reflow)步骤使硼硅酸玻璃再成形，在氢氟酸中进行湿蚀刻步骤，以及进行第二填入步骤以完全填满浅槽隔离开口。然而，上述步骤不仅需要付出额外成本进行硼硅酸玻璃的再热流步骤，而且也会降低产量。再则，硼硅酸玻璃有硼污染及品质较差的问题，对电性有很大的影响。故而亟需新的填沟方法。
由此可见，上述现有的形成浅槽隔离区的方法，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的形成浅槽隔离区的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的形成浅槽隔离区的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的形成浅槽隔离区的方法，能够改进一般现有的形成浅槽隔离区的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的形成浅槽隔离区的方法存在的缺陷，而提供一种新的形成浅槽隔离区的方法，所要解决的技术问题是使其浅槽隔离区的深宽比大于7.0且无空洞及/或缝隙，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成浅槽隔离区的方法，其包括以下步骤：提供一半导体基材，其中该半导体基材至少包含一上表面；形成一开口，其中该开口从该上表面延伸至该半导体基材中；进行一共形沉积步骤，以利用一介电材料填入该开口中；对该介电材料进行一第一处理步骤，其中该第一处理步骤提供一能量足以破坏该介电材料的多个键结；以及对该介电材料进行一蒸汽退火步骤。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成浅槽隔离区的方法，其中所述的第一处理步骤至少包含将惰性气体或氧气植入该介电材料中。
前述的形成浅槽隔离区的方法，其中所述的第一处理步骤至少包含利用波长大于250奈米的紫外光进行照射。
前述的形成浅槽隔离区的方法，其中所述的填入该介电材料的步骤在该介电材料中产生一缝隙，且其中该第一处理步骤至少包含进行一植入步骤，使深度深于该缝隙的一底部、并窄于该开口的一底表面。
前述的形成浅槽隔离区的方法，其中所述的共形沉积步骤是一高深宽比步骤，该开口的深宽比大于7。
前述的形成浅槽隔离区的方法，其还至少包含在该蒸汽退火步骤之后，进行一干式退火步骤。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种形成浅槽隔离区的方法，其包括以下步骤：提供一半导体基材，其中该半导体基材至少包含一上表面；形成一开口，其中该开口从该上表面延伸至该半导体基材中；在该开口中形成一衬底氧化层；进行一高深宽比步骤以将氧化硅填入该开口的至少一部分，其中该氧化硅设于该衬底氧化层上；对该氧化硅进行一第一处理步骤，其中该第一处理步骤提供一能量足以破坏该氧化硅的多个碳-氧键结；进行一蒸汽退火步骤；在该蒸汽退火步骤之后，进行一干式退火步骤；以及在该第一处理步骤之后，进行一平坦化步骤。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成浅槽隔离区的方法，其中所述的第一处理步骤至少包含利用波长短于250奈米的紫外光进行照射或利用电子束进行照射。
前述的形成浅槽隔离区的方法，其中所述的第一处理步骤至少包含利用一气体进行一植入步骤，而该气体是选自于由氧气、氮气、氩气及上述组合所组成的气体组中选择的一种气体。
前述的形成浅槽隔离区的方法，其中所述的高深宽比步骤在该氧化物及该衬底氧化层之一中间部分产生一缝隙，且其中该第一处理步骤至少包含利用多种元素进行一植入步骤，使深度低于该缝隙的一底部、并高于该开口的一底表面。
前述的形成浅槽隔离区的方法，其还至少包含：在该第一处理步骤之后，将一额外介电材料填入该开口中且设于该介电材料上；以及在该蒸汽退火步骤之前，进行一第二处理步骤，其中该第二处理步骤提供一额外能量以破坏该额外介电材料的多个碳-氧键结。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：根据本发明观点之一，就是在提供一种形成浅槽结构的方法，此方法包括提供半导体基材，其中半导体基材至少包含一上表面；形成一开口，其中此开口从前述的上表面延伸至半导体基材中；进行一共形沉积步骤，以利用一介电材料填入前述的开口中；对介电材料进行一第一处理步骤，其中第一处理步骤提供一能量足以破坏介电材料的多个键结；以及对介电材料进行一蒸汽退火步骤。
为了达到上述目的，根据本发明其他观点，提供一种形成集成电路结构的方法，此方法包括提供一半导体基材，其中此半导体基材至少包含一上表面；形成一开口，其中此开口从前述之上表面延伸至半导体基材中；在开口中形成一衬底氧化层；进行一高深宽比步骤(high aspect-ratioprocess；HARP)以将氧化硅填入前述开口的至少一部分，其中氧化硅设于衬底氧化层上；对氧化硅进行一第一处理步骤，其中此第一处理步骤提供一能量足以破坏氧化硅之复数个碳-氧键结；之后进行一蒸汽退火步骤；在蒸汽退火步骤之后，进行一干式退火步骤；以及在蒸汽加干式退火步骤之后，进行一平坦化步骤。
另外，为了达到上述目的，根据本发明其他观点，则是在提供一种集成电路结构，此集成电路结构包括一半导体基材，其中此半导体基材至少包含一上表面；一开口，其中此开口从前述的上表面延伸至半导体基材中；一衬底氧化层，其中此衬底氧化层形成在开口中；一第一氧化层，此第一氧化层填入前述开口的底部，其中第一氧化层具有一第一蚀刻速率；以及一第二氧化层，此第二氧化层填入前述开口的上部，其中第二氧化层具有低于第一蚀刻速率的第二蚀刻速率。第一氧化层及第二氧化层由相同氧化物形成，且第一氧化层及第二氧化层没有空洞及缝隙。
借由上述技术方案，本发明形成浅槽隔离区的方法至少具有下列优点及有益效果：应用本发明的浅槽隔离区的深宽比大于7.0且无空洞及/或缝隙。由于40奈米以下的技术需要高深宽比的STI区，因此本发明实施例能形成STI区而用于40奈米以下的技术。
综上所述，本发明是有关于一种形成浅槽隔离区的方法，此方法包括提供一半导体基材，其中半导体基材至少包含一上表面；形成一开口，其中此开口从前述的上表面延伸至半导体基材中；进行一共形沉积步骤，以利用一介电材料填入前述的开口中；对介电材料进行一第一处理步骤，其中第一处理步骤提供一能量足以破坏介电材料的多个键结；以及对介电材料进行一蒸汽退火步骤。本发明具有上述诸多优点及实用价值，其不论在方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的形成浅槽隔离区的方法具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1及图2是绘示现有习知技术浅槽隔离(STI)工艺的剖面图。
图3至图6B及图8至图10是绘示根据本发明一实施例制造浅槽隔离的中间阶段的剖面图。
图7A至图7C是绘示缝隙相对侧的键结示意图。
10：基材焊接结构            37：空洞
12：氧化物                  38：缝隙
14：空洞                    40：顶部接合处
15：缝隙                    42：箭头
20：半导体基材              44：底线
22：衬垫层                  50：虚线
24：掩膜                    52：STI区
26：光刻胶                  521：底部
28：开口                    522：上部
32：开口                    D1/D2/D3：深度
34：衬底氧化层              W1/W2/W3：宽度
36：介电材料/氧化物
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的形成浅槽隔离区的方法其具体实施方式、步骤、特征及其功效，详细说明如后。
以下详细讨论本发明较佳实施例的制造及应用。但应理解的是，本发明提供许多可应用的发明概念，此些发明概念能实施成各种特定内容。所论及的特定实施例仅以特定方式说明本发明的制造与使用，并非用以限制本发明的范畴。
本发明提供一种形成浅槽隔离区(shallow trench isolation；STI)的方法，并说明本发明较佳实施例的中间阶段。之后，讨论较佳实施例的变化例。本发明的各种视图、例示实施例、相似图号是用以表示相似元件。
请参阅图3所示，首先提供半导体基材20。在一较佳实施例中，半导体基材20包括硅。半导体基材20亦可包括其他常用的材料，例如碳、锗、镓、砷、氮、铟、磷等。半导体基材20可由单晶或化合物材料形成，且半导体基材20可为块状基材或绝缘层上半导体(semiconductor-on-insulator；SOI)基材。
衬垫层22及掩膜24形成在半导体基材20上。衬垫层22以利用热氧化步骤、由例如氧化硅形成的薄膜为较佳。衬垫层22可作为半导体基材20与掩膜24之间的粘合层。衬垫层22亦可作为蚀刻掩膜24时的蚀刻终止层。在一较佳实施例中，掩膜24可利用低压化学气相沉积(low-pressurechemical vapor deposition；LPCVD)法、由例如氮化硅形成。在其他实施例中，掩膜24利用硅的热氮化(thermal nitridation)法、等离子体加强型化学气相沉积(plasma enhanced CVD；PECVD)法或等离子体阳极氮化(plasma anodic nitridation)法而形成。掩膜24在后续的微影工艺中可作为硬掩膜。光刻胶26形成在掩膜24上，且随后经图案化而形成开口28。
请参阅图4所示，透过开口28蚀刻掩膜24及衬垫层22，暴露出下方的半导体基材20。暴露的半导体基材20随即经过蚀刻而形成开口32。之后移除光刻胶26。接着，进行清洗步骤为较佳，以移除半导体基材20的原生(native)氧化物。清洗步骤可利用稀释的氢氟酸进行。在一例示实施例中，开口32的深度D2介于约2100埃(
Figure A20081009327800091
)至2500埃之间，而宽度W2介于约42埃至约48埃之间。但是本技术领域中具有通常知识者可以理解的是，本说明书所指的尺寸仅为例示，因此可改变以配合不同规格的集成电路。
尔后，开口32中形成衬底氧化层34，如图5所示。在一实施例中，衬底氧化层34可为热氧化层，其厚度以介于约20埃至约500埃为较佳。在其他实施例中，衬底氧化层34利用原处蒸汽产生(in-situ steamgeneration；ISSG)法而形成。另一种方式，衬底氧化层34可利用能形成共形氧化层的沉积技术而形成，例如选择区域型化学气相沉积(selectivearea chemical vapor deposition；SACVD)法、高深宽比工艺(high aspectratio process；HARP)等。环绕开口32的角落形成衬底氧化层34，藉由减少电场而改善所得集成电路的效能。
在形成衬底氧化层34后，以相同程度测量到基材20上表面，其开口32的剩余部分具有宽度W3及深度D3。在全篇说明书中，开口32的深宽比指的是宽度W3与深度D3的比值。在一例示实施例中，此深宽比大于约7.0，例如介于约7.0至约8.5之间。在其他例示实施例中，此深宽比可大于约8.5，但亦可低于约7.0。
请参阅图6A所示，介电材料36至少部分填满开口32。介电材料36以包括氧化硅为较佳，也就是全篇说明书中所指的氧化物36，然而也可使用其他介电材料，例如氮化硅、碳化硅等。氧化物36可利用共形沉积技术填入，而形成高度共形层。在一例示实施例中，氧化物36是利用HARP形成。由于利用共形沉积技术，当STI开口32与底部的沉积速率相近时，介电材料会长在STI开口32的侧壁上，而且侧壁部分的氧化物36会彼此接合而在STI开口32中形成缝隙38。由于STI开口32的侧壁一般具有小于90度的倾斜角α，故进行沉积步骤时，缝隙38会向上生长。换言之，沉积步骤持续进行时，相对侧壁部分的氧化物36会于顶部接合处40接触，且顶部接合处40会向上移动。
如图6B所示，氧化物36包括空洞37。空洞37以狭窄且其宽度小于约5埃为较佳，藉此在后续处理及退火工艺消除空洞37。
在本发明一实施例中，在顶部接合处40移至高于基材20上表面之前，暂停填入氧化物36并进行(第一)处理步骤，此处理步骤提供一能量足以破坏氧化硅36的多个键结。在本发明一实施例中，是由紫外光提供此能量。紫外光的波长以小于约250奈米为较佳。因此，紫外光提供的能量大于约5.21电子伏特(eV)，足以破坏氧化硅36的多个碳-氧(C-O)键结。在其他实施例中，在顶部接合处40成长至高于基材20上表面之后，进行此处理步骤。
请参阅图7A所示，其是绘示在缝隙38处的键结。在接下来的例子中，以碳-氧键结及乙基端(C2H5 terminals)为例解释本发明的概念。但STI区可由不同材料形成，且相对应的键结亦不同。本发明的概念虽可应用，但需要用来破坏键结的能量不同则除外。在缝隙38的两侧，还有碳-氧键结(如箭头42所指)以及例如乙基的非活化端。此外，还有其他形式的键结，例如硅-氢氧键结以及硅-氧-硅键结。藉由此处理步骤提供能量，可以破坏箭头42所指的键结。因此，活化了氧原子并形成悬空键(danglingbonds)。
在其他实施例中，可利用植入例如氮、氩等惰性气体进行处理步骤。而在其他实施例中，可利用植入氧气进行处理步骤，其中氧是氧化硅36的必要元素。原子/离子的植入能量亦可破坏氧化硅36的键结。又在其他实施例中，亦可使用其他可提供能量足以破坏碳-氧键结且活化氧原子的处理方法，例如电子束(e-beam)。
请再参阅图6A所示，为了减少对基材20类似的伤害，氧化硅36的处理部分以深度足以包括所有细微缝隙38、但高于STI开口32的底部为较佳。简而言之，倘若进行植入步骤，氧化硅36植入(处理)部分的底线44就介于细微缝隙38与STI开口32底部之间。据此，氧化硅36在底线44以上的部分就被处理，但底线44以下的部分就未处理。在其他实施例中，底线44以可高于缝隙38底部。
请参阅图8所示，虽然可利用与氧化硅36不同的材料例如氮氧化硅、氮化硅等填满开口32的剩余部分，但利用与氧化硅36相同的材料填满开口32的剩余部分为较佳。利用HARP持续填满STI开口32为较佳。另一种方式，亦可利用其他共形沉积方法，例如高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition；HDP)法、选择区域型化学气相沉积(SACVD)法、或常压化学气相沉积(atmospheric pressurechemical vapor deposition；APCV)法。
接着，可进行第二处理步骤。第二处理步骤主要可利用与第一处理步骤相同的方法。再者，不想要的末端与不想要的键结连接的话，例如碳-氧键结可藉由第二处理步骤而破坏，并可活化氧原子。
之后，进行蒸汽退火步骤。蒸汽退火步骤可包括如图8所示的退火结构，以逐渐升高的温度，例如介于约600℃至约700℃，并导入蒸汽(H2O)。图7B所示，氧悬空键可与水(H2O)之氢原子产生键结，而形成氢氧(OH)端。乙基(C2H5)悬空键端则可与H2O之氢氧(OH)基产生键结而被移除。因此，缝隙38的两侧可包括硅-氢氧(Si-OH)端。
在蒸汽退火步骤之后，可在温度例如约1050℃，进行干式退火步骤。因此，具有氢氧(OH)端的材料(如第7B图所示)会分解，而形成硅的氧化物，其中缝隙38相对侧的硅-氢氧形成硅-氧-硅(Si-O-Si)键结。硅-氢氧(Si-OH)中的氢及氧原子形成水(H2O)而被移除(如第7B图之虚线50所指)。故此，如图7C所示，缝隙38相对侧的的硅原子紧密接合，结果改善了机械强度。所得的结构如图9所示，其中缝隙38至少实质上、可能完全地被排除。
本发明的实施例可包括各种变化。举例而言，可仅以一次处理步骤取代二次处理步骤，而且在所有氧化物36形成之后，如图8所示，再进行此处理步骤为较佳。唯一一次处理步骤亦可在顶部接合处40高于基材20上表面之后进行，如图6B所示。在其他实施例中，可进行二次以上处理步骤，且于形成一层氧化物36之后进行每一步骤。而在另外实施例中，可进行多个蒸汽退火步骤而取代单一蒸汽退火步骤，其中每一处理步骤之后进行一次蒸汽退火步骤。利用多个处理步骤(蒸汽退火步骤)的优点在于，虽然会增加制造成本，但却可更彻底活化氧原子。
随后，进行化学机械研磨(chemical mechanical polish；CMP)步骤，以移除过量的氧化物36，而形成如图10所示的结构。图9所指的掩膜24可作为CMP终止层。氧化物36的剩余部分形成STI区52。
尔后，移除掩膜24及衬垫层22，而亦如图10所示。掩膜24倘若由氮化硅形成，则可利用热磷酸进行湿清洁步骤移除；而衬垫层22倘若由氧化硅形成，则可利用稀释氢氟酸移除。正如此技术领域所熟知，移除掩膜24衬垫层22并相关的清洁步骤会导致STI区52之上表面变低。
正因上述处理步骤，在蒸汽退火及干式退火步骤后，所得的STI区可包括上部522及底部521，其中上部522经过处理，而底部521则未经处理。由于上部522具有较佳的键结，因此相较于底部521，上部522的密度较高、蚀刻率较低。
本发明实施例具有数个优点特征。藉由提供能量破坏碳-氧键结，可改善后续蒸汽退火步骤的效率。因此能形成具有高深宽比且无空洞及/或缝隙之STI区。在实验中，具有深宽比约8.5的STI区已观察到无空洞及/或缝隙。由于40奈米以下的技术需要高深宽比的STI区，因此本发明实施例能形成STI区而用于40奈米以下的技术。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1、一种形成浅槽隔离区的方法，其特征在于其包括以下步骤：
提供一半导体基材，其中该半导体基材至少包含一上表面；
形成一开口，其中该开口从该上表面延伸至该半导体基材中；
进行一共形沉积步骤，以利用一介电材料填入该开口中；
对该介电材料进行一第一处理步骤，其中该第一处理步骤提供一能量足以破坏该介电材料的多个键结；以及
对该介电材料进行一蒸汽退火步骤。
2、根据权利要求1所述的形成浅槽隔离区的方法，其特征在于其中所述的第一处理步骤至少包含将惰性气体或氧气植入该介电材料中。
3、根据权利要求1所述的形成浅槽隔离区的方法，其特征在于其中所述的第一处理步骤至少包含利用波长大于250奈米的紫外光进行照射。
4、根据权利要求1所述的形成浅槽隔离区的方法，其特征在于其中所述的填入该介电材料的步骤在该介电材料中产生一缝隙，且其中该第一处理步骤至少包含进行一植入步骤，使深度深于该缝隙的一底部、并窄于该开口的一底表面。
5、根据权利要求1所述的形成浅槽隔离区的方法，其特征在于其中所述的共形沉积步骤是一高深宽比步骤，该开口的深宽比大于7。
6、根据权利要求1所述的形成浅槽隔离区的方法，其特征在于其还至少包含在该蒸汽退火步骤之后，进行一干式退火步骤。
7、一种形成浅槽隔离区的方法，其特征在于其包括以下步骤：
提供一半导体基材，其中该半导体基材至少包含一上表面；
形成一开口，其中该开口从该上表面延伸至该半导体基材中；
在该开口中形成一衬底氧化层；
进行一高深宽比步骤以将氧化硅填入该开口的至少一部分，其中该氧化硅设于该衬底氧化层上；
对该氧化硅进行一第一处理步骤，其中该第一处理步骤提供一能量足以破坏该氧化硅的多个碳-氧键结；
进行一蒸汽退火步骤；
在该蒸汽退火步骤之后，进行一干式退火步骤；以及
在该第一处理步骤之后，进行一平坦化步骤。
8、根据权利要求7所述的形成浅槽隔离区的方法，其特征在于其中所述的第一处理步骤至少包含利用波长短于250奈米的紫外光进行照射或利用电子束进行照射。
9、根据权利要求7所述的形成浅槽隔离区的方法，其特征在于其中所述的第一处理步骤至少包含利用一气体进行一植入步骤，而该气体是选自于由氧气、氮气、氩气及上述组合所组成的气体组中选择的一种气体。
10、根据权利要求7所述的形成浅槽隔离区的方法，其特征在于其中所述的高深宽比步骤在该氧化物及该衬底氧化层之一中间部分产生一缝隙，且其中该第一处理步骤至少包含利用多个元素进行一植入步骤，使深度低于该缝隙的一底部、并高于该开口的一底表面。
11、根据权利要求7所述的形成浅槽隔离区的方法，其特征在于其还至少包含：
在该第一处理步骤之后，将一额外介电材料填入该开口中且设于该介电材料上；以及
在该蒸汽退火步骤之前，进行一第二处理步骤，其中该第二处理步骤提供一额外能量以破坏该额外介电材料的多个碳-氧键结。
CN2008100932782A 2008-02-18 2008-05-19 形成浅槽隔离区的方法 Active CN101515560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/032,962 US8187948B2 (en) 2008-02-18 2008-02-18 Hybrid gap-fill approach for STI formation
US12/032,962 2008-02-18

Publications (2)

Publication Number Publication Date
CN101515560A true CN101515560A (zh) 2009-08-26
CN101515560B CN101515560B (zh) 2011-07-20

Family

ID=40955506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100932782A Active CN101515560B (zh) 2008-02-18 2008-05-19 形成浅槽隔离区的方法

Country Status (2)

Country Link
US (2) US8187948B2 (zh)
CN (1) CN101515560B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420141A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
CN103184438A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 薄膜的热处理方法及热处理装置、化学气相沉积装置
CN103531523A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN104124193A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
CN104576505A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN105097644A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 制造具有绝缘层的集成电路的方法
CN105280490A (zh) * 2014-07-17 2016-01-27 格罗方德半导体公司 用于蚀刻低介电常数材料的各向异性材料损坏制程
CN104124195B (zh) * 2013-04-28 2016-12-28 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
CN109300897A (zh) * 2018-09-19 2019-02-01 中国科学院微电子研究所 半导体装置及其制造方法
CN113517217A (zh) * 2021-06-29 2021-10-19 上海华力集成电路制造有限公司 Harp膜的形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292735A1 (en) * 2011-05-20 2012-11-22 GLOBALFOUNDRIES Singapore Pte.Ltd. Corner transistor suppression
CN102709229A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 一种形成钨塞的方法
US9230819B2 (en) * 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US20150064929A1 (en) * 2013-09-05 2015-03-05 United Microelectronics Corp. Method of gap filling
US9076868B1 (en) 2014-07-18 2015-07-07 Globalfoundries Inc. Shallow trench isolation structure with sigma cavity
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
KR102320820B1 (ko) 2015-02-24 2021-11-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
WO2017161236A1 (en) * 2016-03-17 2017-09-21 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
US10283414B2 (en) 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation manufacturing method for semiconductor structures
US10535550B2 (en) 2017-08-28 2020-01-14 International Business Machines Corporation Protection of low temperature isolation fill
US11978657B2 (en) 2017-09-28 2024-05-07 Intel Corporation Filling openings by combining non-flowable and flowable processes

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981163A1 (en) * 1998-08-14 2000-02-23 STMicroelectronics S.r.l. Semiconductor power device with insulated circuit and process for its manufacture
EP1139404A1 (en) * 2000-03-31 2001-10-04 Applied Materials, Inc. Low thermal budget solution for PMD application using SACVD layer
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6905622B2 (en) 2002-04-03 2005-06-14 Applied Materials, Inc. Electroless deposition method
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
DE10259728B4 (de) * 2002-12-19 2008-01-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US7385247B2 (en) 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
KR100526889B1 (ko) 2004-02-10 2005-11-09 삼성전자주식회사 핀 트랜지스터 구조
GB2413974B (en) * 2004-05-12 2008-02-13 Dyson Ltd Cyclonic separating apparatus
US7033945B2 (en) * 2004-06-01 2006-04-25 Applied Materials Gap filling with a composite layer
US7223691B2 (en) * 2004-10-14 2007-05-29 International Business Machines Corporation Method of forming low resistance and reliable via in inter-level dielectric interconnect
KR100719366B1 (ko) 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
CN100399539C (zh) 2005-07-28 2008-07-02 联华电子股份有限公司 次常压化学气相沉积技术形成无缝浅沟渠绝缘区域的工艺
KR100707208B1 (ko) 2005-12-24 2007-04-13 삼성전자주식회사 Ｇａａ 구조의 핀-펫 및 그 제조 방법
JP2007250665A (ja) 2006-03-14 2007-09-27 Toshiba Corp 半導体装置及びその製造方法
US7365401B2 (en) 2006-03-28 2008-04-29 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7968425B2 (en) * 2006-07-14 2011-06-28 Micron Technology, Inc. Isolation regions
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420141A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
CN103184438B (zh) * 2011-12-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 薄膜的热处理方法及热处理装置、化学气相沉积装置
CN103184438A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 薄膜的热处理方法及热处理装置、化学气相沉积装置
CN104124193B (zh) * 2013-04-28 2017-07-14 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
CN104124193A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
CN104124195B (zh) * 2013-04-28 2016-12-28 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
CN104576505A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN103531523A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN105097644A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 制造具有绝缘层的集成电路的方法
CN105280490A (zh) * 2014-07-17 2016-01-27 格罗方德半导体公司 用于蚀刻低介电常数材料的各向异性材料损坏制程
CN109300897A (zh) * 2018-09-19 2019-02-01 中国科学院微电子研究所 半导体装置及其制造方法
CN109300897B (zh) * 2018-09-19 2021-11-30 中国科学院微电子研究所 半导体装置及其制造方法
CN113517217A (zh) * 2021-06-29 2021-10-19 上海华力集成电路制造有限公司 Harp膜的形成方法

Also Published As

Publication number Publication date
US20090209083A1 (en) 2009-08-20
CN101515560B (zh) 2011-07-20
US8187948B2 (en) 2012-05-29
US20120235273A1 (en) 2012-09-20
US8546242B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
CN101515560B (zh) 形成浅槽隔离区的方法
US8319311B2 (en) Hybrid STI gap-filling approach
US7807532B2 (en) Method and structure for self aligned formation of a gate polysilicon layer
US6734082B2 (en) Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US6541382B1 (en) Lining and corner rounding method for shallow trench isolation
TWI293483B (en) Method of forming improved rounded corners in sti features
US20080242046A1 (en) Method on Forming an Isolation Film or a Semiconductor Device
TWI253114B (en) Semiconductor device with trench isolation structure and method for fabricating the same
CN102222636B (zh) 浅沟槽隔离的制作方法
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
CN112103347A (zh) 一种半导体结构的制造方法
JP2006278745A (ja) 半導体装置の製造方法および半導体装置
JP2004207680A (ja) フラッシュメモリ素子のフローティングゲート形成方法
CN110880472A (zh) 具有浅沟槽隔离结构的半导体器件及其制备方法
JP2000030998A (ja) Ｓｏｉ基板の製造方法
US7504314B2 (en) Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
CN106531680A (zh) 隔离结构及其制造方法
CN111415936A (zh) Nand闪存的制作方法
CN108389830A (zh) 掩模的制作方法
KR100532755B1 (ko) 섀로우 트랜치 분리막 형성 방법
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법
CN115763539A (zh) 消除环栅纳米片沟道损伤的方法
KR20030024215A (ko) Ｓｏｉ 기판의 트렌치 소자분리막 형성 방법
JPH08293544A (ja) 半導体基板の製造方法
KR20100032039A (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant