CN103943621B - 浅沟槽隔离结构及其形成方法 - Google Patents

Abstract

本发明公开一种浅沟槽隔离结构及其形成方法，其浅沟槽隔离结构包含一上绝缘部与一下绝缘部，该下绝缘部包含一第一绝缘体以及位于该第一绝缘体周围的一绝缘层，该上绝缘部包含一第二绝缘体以及位于该第二绝缘体周围的一缓冲层，部分的该缓冲层中介于该第一绝缘体与该第二绝缘体之间，且该缓冲层的外周壁与该第一绝缘体的周壁齐平。

Description

浅沟槽隔离结构及其形成方法

技术领域

本发明涉及一种浅沟槽隔离结构(shallow trench isolation,S TI)的形成方法，更具体言之，其涉及一种可减少流体化学气相沉积(flowable chemical vapordeposition,FCVD)制作工艺对于硅基底的消耗的浅沟槽隔离结构形成方法。

背景技术

增加电路元件以及互连结构的密度一直是半导体技术中存在的挑战之一。为了避免产生不必要的电路互连，一般业界现有的作法是在电路的间隙或沟槽中填入电性绝缘材料来使电路元件在物理上及电性上彼此隔绝。浅沟槽隔离结构(shallow trenchisolation,STI)即是此种广泛使用在集成电路中的隔离结构之一，其可使基底上所形成相邻的半导体元件彼此电绝缘。在互补金属氧化物半导体(CMOS)电路的应用中，浅沟槽隔离结构一般会形成在掺杂阱中的NMOS晶体管与PMOS晶体管之间来抑止该些相邻元件之间漏电流的发生，或是避免会导致CMOS元件失效的拴锁现象(latch-up)发生。浅沟槽隔离结构同时也应用在鳍状场效晶体管的制作中，用以使各鳍状结构相互隔离。

然而，随着电路的密度增加，沟槽的宽度也会随之减小，导致沟槽的深宽比增加，使得沟槽的填充变得更为困难。如果沟槽有不完全填充的情形发生时，沟槽中将会产生非预期的空洞，其对于元件的运作会有不好的影响，例如空洞会使得杂质容易被捕陷在电绝缘材料之中，影响元件既有的电性。故此，随着半导体业界不断往元件密集设计的发展趋势，目前业界需要开发出新颖的方法来制作深宽比日益增加的浅沟槽隔离结构。

发明内容

为了制作深宽比日益增大的浅沟槽隔离结构，本发明的目的在于提供一种新颖的浅沟槽隔离结构及其形成方法，其特点在于采用流体化学气相沉积(flowable chemicalvapor deposition,FCVD)制作工艺来达到优良的沟槽填充效益，并且通过在沟槽中设置缓冲层的方式来制作出具有上下两个不连续绝缘部位的浅沟槽隔离结构。

根据本发明的一态样，其提供了一种新颖的浅沟槽隔离结构，包含下列部件特征：一上绝缘部与一下绝缘部位于一基底的沟槽中，其中该下绝缘部包含一第一绝缘体以及位于该第一绝缘体周壁及底面的一绝缘层，该上绝缘部包含一第二绝缘体以及位于该第二绝缘体周壁及底面的一缓冲层，部分的该缓冲层中介于该第一绝缘体与该第二绝缘体之间，且该缓冲层的外周壁与该第一绝缘体的周壁齐平。

根据本发明另一态样，其提供了一种新颖的浅沟槽隔离结构，包含下列部件特征：一上绝缘部与一下绝缘部位于一基底的沟槽中，其中该下绝缘部包含一第一绝缘体以及位于该第一绝缘体周壁及底面的一绝缘层，该上绝缘部包含一第二绝缘体以及位于该第二绝缘体周壁的一缓冲层，该第一绝缘体与该第二绝缘体相接，且该缓冲层的外侧壁与该第一绝缘体的周壁齐平。

根据本发明又一态样，其提供了一种形成浅沟槽隔离结构的方法，包含下列步骤：在一基底中形成沟槽、在该沟槽的下部中填入一第一绝缘层并在该沟槽的上部界定出一凹部、在该凹部的侧壁上形成一缓冲层、在该凹部中填入一第二绝缘层、以及进行一蒸汽退火制作工艺使得该第一绝缘层周围的该基底转变为一氧化层。

无疑地，本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的较佳实施例细节说明后将变得更为显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，以使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：

图1～图7绘示出根据本发明第一实施例一浅沟槽隔离结构的制作流程的截面示意图；

图8～图10绘示出根据本发明第二实施例一浅沟槽隔离结构的制作流程的截面示意图；

图11～图12绘示出根据本发明第三实施例一浅沟槽隔离结构的制作流程的截面示意图；

图13绘示出具有共同的氧化层的两浅沟槽隔离结构的截面示意图；

图14绘示出上绝缘部高于周遭基底的浅沟槽隔离结构的截面示意图；以及

图15绘示出本发明的浅沟槽隔离结构应用在鳍状场效晶体管结构的截面示意图。

需注意本说明书中的所有图示皆为图例性质。为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现。图中相同的参考符号一般而言会用来标示修改后或不同实施例中对应或类似的特征。

主要元件符号说明

100 基底

101 垫氧化层

103 掩模层

105 沟槽

105a 凹部

107 第一绝缘层

107a 第一绝缘体

109 缓冲层

109a 氧化层

109b 缓冲层

109c 间隙壁

110 上绝缘部

111 第二绝缘层

111a 第二绝缘体

113 氧化层（绝缘层）

115 第二绝缘层

115a 第二绝缘体

120 下绝缘部

130 浅沟槽隔离结构

140 鳍状结构

150 栅极结构

具体实施方式

在下文的细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类实施例会说明足够的细节以使该领域的一般技术人士得以具以实施。阅者须了解到本发明中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。再者，本发明通篇说明书与随附权利要求中会使用某些词汇来指称特定的组成元件。该领域的技术人士将理解到，半导体元件制造商可能会以不同的名称来指称一相同的元件，如间隙壁与侧壁子(spacer)等。

现在下文中将提供数个实施例搭配图示来说明本发明的方法与结构。其中，图1～图7绘示出根据本发明第一实施例一浅沟槽隔离结构的制作流程的截面示意图，图8～图10绘示出根据本发明第二实施例一浅沟槽隔离结构的制作流程的截面示意图，图11～图12则绘示出根据本发明第三实施例一浅沟槽隔离结构的制作流程的截面示意图。

请参照图1，首先提供一基底100，其包含但不限定于是硅基底、外延硅、硅锗半导体基底、碳化硅基底或硅覆绝缘(silicon-on-insulator,SOI)等基材，作为整个半导体结构的基础。基底100上可预先定义出NMOS区域与PMOS区域，并形成有对应的P阱与N阱结构。基底100上依序形成一垫氧化层101及一掩模层103。垫氧化层101可为使用如热氧化制作工艺所形成的氧化硅层，其作为基底100与掩模层103之间的应力缓冲层。垫氧化层101也可作为蚀刻掩模层103时的蚀刻停止层。在一实施例中，掩模层103可为以低压化学气相沉积(low-pressure chemical vapor deposition,LPCVD)等制作工艺形成的氮化硅层。在其他实施例中，掩模层103则可以热氮化、等离子体辅助化学气相沉积(plasma enhancedchemical vapor deposition,PECVD)、或是等离子体阳极氮化等制作工艺方式形成。掩模层103作为在蚀刻制作工艺期间的一硬掩模。在制作工艺中，掩模层103上会先以一光刻蚀刻制作工艺图形化，以定义出下方的沟槽图形。之后再进行一蚀刻制作工艺在下方的基底100中吃出沟槽105，如一深度约的沟槽。须注意上述制作工艺不仅可以用来形成高深宽比的沟槽，也可用来形成多条平行排列的鳍状结构，用以制作鳍状场效晶体管元件。

在吃出沟槽105后，接着请参照图2，进行一流体化学气相沉积(flowablechemical vapor deposition,FCVD)制作工艺在沟槽105中填入一第一绝缘层107。有别于一般现有技术使用高密度等离子体化学气相沉积(high-density plasma chemical vapordeposition,HDP-CVD)制作工艺在沟槽中填充未掺杂硅玻璃(undoped silicon glass,USG)的方式，本发明使用流体化学气相沉积制作工艺来填充沟槽，其优点在于具有优良的沟槽填充能力，适合用于现今20纳米下记忆体和逻辑元件制作工艺中，其所制作出的隔离区域深宽比可达30，并可适用于高度复杂的表面形貌。在流体化学气相沉积制作工艺中，流动性介电质会被填入沟槽105中，该些流动性介电质可为以含氧前驱物以及含硅前驱物反应而成的硅氧类介电质。举例来说，可以通过激发后的原子态氧（即含氧前驱物）与四甲氧基硅烷(tetra-methylorthosilicate,TMOS)溶胶等含硅前驱物反应来产生氧化物介电质。在沟槽填充后，可续行固化、烘烤等处理来使该流动性介电质硬化，以形成第一绝缘层107。上述的固化或烘烤处理也可以在后续的离子阱注入的退火步骤中一并进行。

在沟槽105中形成第一绝缘层107后，接着如图3所示，进行一化学机械研磨及/或一回蚀刻步骤去除位于掩模层103上以及沟槽105上半部部分的第一绝缘层107，进而在沟槽105下半部形成一第一绝缘体107a，并在沟槽105上半部界定出一凹部105a。此凹部105a的形成关系到本发明后续制作工艺中要如何作出具有上下两不连续绝缘部位的浅沟槽隔离结构。较佳者，此凹部105a的深度需大于后续元件的深度，例如大于源极/漏极或鳍状结构的深度。

在界定出凹部105a以及第一绝缘体107a后，接着如图4所示，在凹部105a以及掩模层103的表面共形地形成一缓冲层109。缓冲层109可以低压化学气相沉积或等离子体辅助化学气相沉积等制作工艺形成，其材质可为应力缓冲材料(stress buffer film)、氮化硅、或是碳氮化硅(SiCN)等。在本实施例中，缓冲层109作为一牺牲层之用，其可于后续制作工艺中代替周遭基底受到氧化。缓冲层109也将本发明的浅沟槽结构界定为上下两不连续部位，其于后文中将有详细说明。

在缓冲层109沉积后，接着如图5所示，再次形成一绝缘层，例如以同样的流体化学气相沉积制作工艺在凹部105a中填满一第二绝缘层111。第二绝缘层111的材质可与第一绝缘体107a相同，如硅氧类的介电质。从图中可以清楚看出，缓冲层109中介在第二绝缘层111与基底100之间，使两者隔离不互相接触。

形成第二绝缘层111后，接着如图6所示，进行一蒸汽退火(steam annealing)制作工艺，使得第一绝缘体107a周围附近的基底100转变为一氧化层（或称为绝缘层）113，如氧化硅层。在此蒸汽退火制作工艺中，第一绝缘体107a中所含的氧原子会扩散到周遭的基底100中，并因高温（如700℃）而使邻近的基底100反应成氧化物。须注意的是，在本实施例中，由于缓冲层109的隔离，第二绝缘层111中所含的氧原子无法直接渗入周遭的基底100中。故从图中可以看到，第二绝缘层111周遭的基底100并未形成有氧化层，而在缓冲层109的材质为应力缓冲材料的情况下，缓冲层109会代替基底100受到氧化而转变为一氧化层109a。

在蒸汽退火制作工艺后，如图7所示，进行一化学机械研磨及/或一回蚀刻步骤来去除位于掩模层103上以及沟槽105上半部部分的第二绝缘层111以及氧化层109a，进而在沟槽中形成一第二绝缘体111a与周围的氧化物衬层109b，如此第二绝缘体111a的顶面会低于周围的掩模层103。至此，即完成了本发明的浅沟槽隔离结构的制作。

依据上述本发明实施例所提供的制作工艺，其可制作出一种新颖的浅沟槽隔离结构，复参照图7，该浅沟槽隔离结构包含一上绝缘部110与一下绝缘部120，缓冲层109b中介在两者之间，其中上绝缘部110包含第二绝缘体111a以及位于第二绝缘体111a周壁及底面的缓冲层109b，下绝缘部120则包含第一绝缘体107a以及位于第一绝缘体107a的周壁及底面的一绝缘层（即氧化层）113，部分的缓冲层109b中介于第一绝缘体107a与第二绝缘体111a之间。在本发明实施例中，由于绝缘层113由基底100氧化后所形成，故从图中可看出浅沟槽隔离结构的上绝缘部110与下绝缘部120为两不连续的部位，但上绝缘部110的缓冲层109b的外周壁与下绝缘部120第一绝缘体107a的周壁齐平，意即平滑无转折。

上述图1～图7的实施例说明了本发明基本的方法流程及其所形成的浅沟槽隔离结构。然，本发明可包含多种方法上与结构上的实施例变形，其将一一于下文的实施例中作说明。

请参照图8～图10，其绘示出根据本发明第二实施例一浅沟槽隔离结构的制作流程的截面示意图。在本发明流程中，蒸汽退火制作工艺也可在沉积第二绝缘层111前就进行施作。如图8所示，在形成缓冲层109后，直接进行蒸汽退火制作工艺使得第一绝缘体107a周遭的基底100氧化成绝缘层113，缓冲层109则转变为一氧化层109a。接着，如图9所示，在氧化层109a上以及凹部中沉积一第二绝缘层115，其类似图6所示的步骤。本实施例与前述实施例的差别在于，由于蒸汽退火制作工艺已于第二绝缘层115沉积前先行施作，故此第二绝缘层115较佳以次大气压化学气相沉积(sub-atmospheric chemical vapor deposition,SACVD)制作工艺来形成。第二绝缘层115的材质源也可能与第二绝缘层111不同。例如，第二绝缘层115的材质可为氧化硅。

接着，如图10所示，仿同图7的步骤，进行一化学机械研磨及/或一回蚀刻步骤来去除位于掩模层103上以及沟槽105上半部部分的第二绝缘层115以及氧化层109a，进而在沟槽中形成一第二绝缘体115a与周围的氧化层109b，如此第二绝缘体115a的顶面会低于周围的掩模层103。至此，即完成了本发明的浅沟槽隔离结构的制作。

现在请参照图11～图12，其绘示出根据本发明第三实施例一浅沟槽隔离结构的制作流程的截面示意图。在本发明中，缓冲层109的材质选用氮化硅(SiN)或是碳氮化硅(SiCN)等，其可作为一纯阻挡层之用，不会受到蒸汽退火制作工艺而氧化。在本实施例中，如图11所示，缓冲层109形成后会先进行一选择性的蚀刻制作工艺来去除位于第一绝缘体107a顶面的缓冲层109，如此形成了位在掩模层103以及基底100侧壁上的间隙壁109c结构。接着，如图12所示，以同样的流体化学气相沉积制作工艺在凹部105a中填满一第二绝缘层111，其材质可为硅氧类的介电质。之后再进行蒸汽退火制作工艺使得第一绝缘体107a周遭的基底100氧化成绝缘层113，缓冲层109则因材质之故不会转变为氧化层。从图中可以看出，此浅沟槽隔离结构不同于图7所示者，其下方的第一绝缘体107a与上方的第二绝缘体111相接，缓冲层则作为一间隙壁结构。

本发明尚有其他的实施例变形。举例来说，如图13所示，可控制蒸汽退火步骤中的制作工艺参数，如时间、温度等，使得第一绝缘体107a中氧原子的扩散幅度变大，进而使任两相邻的浅沟槽隔离结构的绝缘层113相结合成一共同的绝缘层，形成一类似硅覆绝缘基材(SOI)的结构。

再者，基底100上的掩模层103也可于浅沟槽隔离结构完成后加以去除，如图14所示，通过一选择性的蚀刻制作工艺去除掩模层103，使得浅沟槽隔离结构的上绝缘部110表面高于周遭的垫氧化层101，而于相邻浅沟槽隔离结构之间定义出一用以形成各式MOS等元件的主动区域(active area)。

另一方面，本发明的浅沟槽隔离结构形成方法非常适合用于鳍状场效晶体管的制作中。如图15所示，以本发明方法形成的浅沟槽隔离结构130可作为各鳍状结构140之间的隔离结构。氧化后的缓冲层109可直接作为栅极氧化层，或者是界面层(interfaciallayer)，再于其上形成一高介电常数材料层(未示于图中)与栅极结构150横跨各鳍状结构140。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种浅沟槽隔离结构，包含：

上绝缘部与下绝缘部，位于一基底的一沟槽中，其中该下绝缘部包含第一绝缘体以及位于该第一绝缘体的周壁及底面的一绝缘层，该第一绝缘体的顶面与该绝缘层的顶面为共平面，该上绝缘部包含第二绝缘体以及位于该第二绝缘体的周壁及底面的一缓冲层，部分的该缓冲层中介于该第一绝缘体与该第二绝缘体之间，且该缓冲层的外周壁与该第一绝缘体的周壁齐平，其中该基底上包含掩模层，该缓冲层的外周壁低于周围的该掩模层的顶面且高于该掩模层的底面。

2.如权利要求1所述的浅沟槽隔离结构，其中该第一绝缘体与该第二绝缘体的材质为氧化硅。

3.如权利要求1所述的浅沟槽隔离结构，其中该缓冲层的材质包含氮化硅、或氮碳化硅。

4.如权利要求1所述的浅沟槽隔离结构，其中该浅沟槽隔离结构为鳍状场效晶体管之间的隔离结构。

5.如权利要求1所述的浅沟槽隔离结构，其中该上绝缘部的顶面高于周遭的该基底。

6.如权利要求1所述的浅沟槽隔离结构，其中该基底上还包含垫氧化层。

7.一种浅沟槽隔离结构，包含：

上绝缘部与下绝缘部，位于一基底的一沟槽中，其中该下绝缘部包含第一绝缘体以及位于该第一绝缘体的周壁及底面的一绝缘层，该第一绝缘体的顶面与该绝缘层的顶面为共平面，且相邻的该浅沟槽隔离结构的该绝缘层相结合成一共同绝缘层，该上绝缘部包含第二绝缘体以及位于该第二绝缘体的周壁的一缓冲层，该第一绝缘体与该第二绝缘体相接，且该缓冲层的外侧壁与该第一绝缘体的周壁齐平。

8.如权利要求7所述的浅沟槽隔离结构，其中该缓冲层的材质包含氮化硅、或氮碳化硅。

9.如权利要求7所述的浅沟槽隔离结构，其中该第一绝缘体与该第二绝缘体的材质为氧化硅。

10.如权利要求7所述的浅沟槽隔离结构，其中该浅沟槽隔离结构为鳍状场效晶体管之间的隔离结构。

11.如权利要求7所述的浅沟槽隔离结构，其中该上绝缘部的顶面高于周遭的该基底。

12.如权利要求7所述的浅沟槽隔离结构，其中该基底上还包含垫氧化层以及掩模层。

13.一种形成浅沟槽隔离结构的方法，其包含下列步骤：

在一基底中形成一沟槽；

在该沟槽的下部中填入一第一绝缘层并在该沟槽的上部界定出一凹部；

在该凹部的侧壁及底面上形成一缓冲层；

在该凹部中填入一第二绝缘层；以及

进行一蒸汽退火制作工艺使得该第一绝缘层周围的该基底转变为一氧化层。

14.如权利要求13所述的形成浅沟槽隔离结构的方法，其中该第一绝缘层以一流体化学气相沉积制作工艺填入该沟槽中。

15.如权利要求13所述的形成浅沟槽隔离结构的方法，还包含对该第一绝缘层进行一化学机械研磨制作工艺及/或一回蚀刻制作工艺以界定出该凹部。

16.如权利要求13所述的形成浅沟槽隔离结构的方法，还包含对该第二绝缘层进行一化学机械研磨制作工艺及/或一回蚀刻制作工艺使得该第二绝缘层的顶面低于周遭的该基底。

17.如权利要求13所述的形成浅沟槽隔离结构的方法，其中在该凹部的侧壁和底面上形成该缓冲层的步骤包含：

在该凹部中共形地形成该缓冲层。

18.如权利要求13所述的形成浅沟槽隔离结构的方法，其中该第二绝缘层以次大气压化学气相沉积制作工艺或是流体化学气相沉积制作工艺填入该凹部中。

19.如权利要求13所述的形成浅沟槽隔离结构的方法，其中该缓冲层在该蒸汽退火制作工艺中转变为一氧化层。