CN103681846B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103681846B
CN103681846B CN201210351667.7A CN201210351667A CN103681846B CN 103681846 B CN103681846 B CN 103681846B CN 201210351667 A CN201210351667 A CN 201210351667A CN 103681846 B CN103681846 B CN 103681846B
Authority
CN
China
Prior art keywords
fin
sept
insulating barrier
stress
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210351667.7A
Other languages
English (en)
Other versions
CN103681846A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210351667.7A priority Critical patent/CN103681846B/zh
Priority to US13/762,163 priority patent/US8871622B2/en
Publication of CN103681846A publication Critical patent/CN103681846A/zh
Priority to US14/509,842 priority patent/US9379240B2/en
Application granted granted Critical
Publication of CN103681846B publication Critical patent/CN103681846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明涉及半导体装置及其制造方法。根据本公开的一个实施例的半导体装置，可以包括：衬底，所述衬底的表面上形成有至少一个鳍片，所述鳍片具有半导体层；以及第一间隔物，其形成在所述至少一个鳍片的侧壁的下侧部分上，所述第一间隔物的厚度小于所述至少一个鳍片中半导体层的高度；其中所述第一间隔物由第一应力类型的材料形成。在另一实施例中，所述半导体装置还可以包括：覆盖所述第一间隔物的至少一部分的绝缘层；以及在所述绝缘层之上的第二间隔物，所述第二间隔物由第二应力类型的第二应力材料形成，所述第二应力类型在性质上与所述第一应力类型相反。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
随着半导体制造技术的不断发展，关键尺寸（CD）不断减小。随之，鳍片式（Fin）半导体装置受到了极大关注。作为一种典型的鳍片式半导体装置，鳍片式场效应晶体管（FinFET）包含在鳍片中形成的沟道。另外，利用应力效应来改善半导体装置性能的应力装置也受到了极大关注。
发明内容
根据本公开的一个方面，提供了一种半导体装置，包括：衬底，所述衬底的表面上形成有至少一个鳍片，所述鳍片具有半导体层；以及第一间隔物，其形成在所述至少一个鳍片的侧壁的下侧部分上，所述第一间隔物的厚度小于所述至少一个鳍片中半导体层的高度；其中所述第一间隔物由第一应力类型的材料形成。
在一个实施例中，所述半导体装置还包括：形成在所述表面之上的绝缘层，所述绝缘层覆盖所述第一间隔物的至少一部分；以及第二间隔物，其形成在所述至少一个鳍片的侧壁的至少一部分上，并且在所述绝缘层之上以及如果存在未被所述绝缘层覆盖的所述第一间隔物的话还在该未被所述绝缘层覆盖的所述第一间隔物之上；其中，所述第二间隔物由第二应力类型的第二应力材料形成，所述第二应力类型在性质上与所述第一应力类型相反。
在一个实施例中，所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且其中对于所述第一鳍片的第一间隔物由张应力材料形成，对于所述第二鳍片的第一间隔物由压应力材料形成。
在一个实施例中，所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且其中对于所述第一鳍片的第一间隔物由张应力材料形成，而对于所述第一鳍片的第二间隔物由压应力材料形成；对于所述第二鳍片的第一间隔物由压应力材料形成，而对于所述第二鳍片的第二间隔物由张应力材料形成。
在一个实施例中，所述半导体装置还包括：栅极，其形成在所述表面之上，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
在一个实施例中，所述半导体装置还包括：栅极，其形成在所述绝缘层之上以及如果存在未被所述绝缘层覆盖的所述第一间隔物的话还在该未被所述绝缘层覆盖的所述第一间隔物之上，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
在一个实施例中，所述至少一个鳍片包括在所述半导体层之上的硬掩模层。
在一个实施例中，所述衬底还包括：紧接在所述至少一个鳍片下方的半导体层。
在一个实施例中，所述半导体装置还包括：在所述第一间隔物与所述半导体层和/或在所述第一间隔物和所述衬底表面之间的中间层。
在一个实施例中，所述半导体装置还包括：在所述第二间隔物与所述鳍片之间的中间层。
根据本公开另一方面，提供了一种半导体装置的制造方法，包括：提供衬底，所述衬底的表面上形成有至少一个鳍片，所述鳍片包括半导体层；以及在所述至少一个鳍片的侧壁的下侧部分上形成第一间隔物，所述第一间隔物的厚度小于所述至少一个鳍片中半导体层的高度；其中所述第一间隔物由第一应力类型的第一应力材料形成。
在一个实施例中，所述方法还包括：在所述表面之上形成绝缘层，所述绝缘层覆盖所述第一间隔物的至少一部分；以及形成第二间隔物，使得所述第二间隔物形成在所述至少一个鳍片的侧壁的至少一部分上，并且在所述绝缘层之上以及如果存在未被所述绝缘层覆盖的所述第一间隔物的话还在该未被所述绝缘层覆盖的所述第一间隔物之上；其中，所述第二间隔物由第二应力类型的第二应力材料形成，所述第二类型的应力在性质上与所述第一类型的应力相反。
在一个实施例中，所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且其中对于所述第一鳍片的第一间隔物由张应力材料形成，对于所述第二鳍片的第一间隔物由压应力材料形成。
在一个实施例中，所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且其中对于所述第一鳍片的第一间隔物由张应力材料形成，而对于所述第一鳍片的第二间隔物由压应力材料形成；对于所述第二鳍片的第一间隔物由压应力材料形成，而对于所述第二鳍片的第二间隔物由张应力材料形成。
在一个实施例中，所述方法还包括：在所述表面之上形成栅极，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
在一个实施例中，所述方法还包括：在所述绝缘层之上形成栅极，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
在一个实施例中，所述至少一个鳍片包括在所述半导体层之上的硬掩模层。
在一个实施例中，所述衬底还包括：紧接在所述所述至少一个鳍片下方的半导体层。
在一个实施例中，所述方法还包括：在形成所述第一间隔物之前，在所述至少一个鳍片的侧壁上和/或在所述衬底的所述表面上形成中间层，从而在后续的形成所述第一间隔物的情况下，所述中间层在所述第一间隔物与所述半导体层之间，和/或在所述第一间隔物和所述衬底表面之间。
在一个实施例中，所述方法还包括：在形成所述第二间隔物之前，在所述至少一个鳍片的侧壁上形成中间层，从而在后续的形成所述第一间隔物的情况下，所述中间层在所述第二间隔物与所述鳍片之间。
根据本公开的一些实施例，可以利用应力作用分别降低N型器件和/或P型器件的期望部分（例如，源极和漏极之间的沟道形成区域下方的部分）的载流子的迁移率，并从而降低源极和漏极之间的泄漏。另外，根据本公开的一些不同的实施例，还可以增强沟道形成区域的载流子的迁移率，从而增强了器件性能。
从下面结合附图的具体描述，本发明的其他的优点、目的、方面将变得更加明了。
附图说明
本申请包含附图。附图与说明书一起用于说明本发明的原理。通过参考附图阅读下面的详细描述，将更好地理解本发明，在附图中：
图1示出了根据本发明一个实施例的其表面上形成有鳍片的半导体衬底的截面图；
图2示出了根据本发明一个实施例的半导体装置的截面图，其中在图1的半导体衬底上的鳍片侧壁的下侧部分上形成第一间隔物；
图3示出了根据本发明另一个实施例的半导体装置的截面图，其中在形成第一间隔物之后，在半导体衬底的表面上形成覆盖至少部分第一间隔物的绝缘层；
图4示出了根据本发明另一实施例的半导体装置的截面图，其中在所述绝缘层之上以及未被覆盖的第一间隔物（如果有的话）之上形成第二间隔物；
图5至图10示意性地示出了根据本发明一个实施方式的形成第一间隔物的工艺过程的截面图；
图11示出了根据本公开一实施例的在形成第一间隔物之后形成栅极的情形的透视图；
图12示出了根据本公开一实施例的在形成所述绝缘层之后形成栅极的情形的透视图；以及
图13是用于解释根据本发明一个实施例的形成第二间隔物的步骤的截面图。
应当理解，这些附图仅仅是示例性的，而不是限制本发明的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分（例如，层或部件）可以被相对于其他的一些放大，以便更加清楚地说明本发明的原理。并且，那些可能导致使得本发明的要点模糊的细节并未在附图中示出。
具体实施方式
下面将结合附图说明本发明的实施例。
如在此所使用的，术语“半导体装置”包括利用其中部分或全部利用半导体特性进行工作的任何装置。
图1示出了根据本发明一个实施例的其表面上形成有至少一个鳍片的半导体衬底101的截面图。这里示意性地示出了两个鳍片107和109。鳍片107、109可以包括半导体层1071、1091，在某些情况下，还可以包括在半导体层上的硬掩模层1070和1090。本领域技术人员可以根据需要来选择用于半导体层和硬掩模层的材料。但应理解，可以有更少或更多的鳍片，例如，可以具有鳍片107和109中的至少一个。为了图示清楚起见，将两个鳍片示出为分离的，然而应当理解，鳍片之间的位置关系可以是任意的。
另外，优选地，衬底101可以是体衬底，例如，体硅衬底。在这种情况下，衬底101还可以包括紧接在所述至少一个鳍片下方的半导体层。然而本发明不限于此。
鳍片中的至少一个可以用于形成N型器件或P型器件（典型地，诸如，NMOS FinFET或PMOS FinFET）。在附图中所示的实施例中，假设鳍片107用于形成N型器件而鳍片109用于形成P型器件。因此，可以将每一附图中左侧的部分称为N型器件部分（或，简称为N型部分），而将右侧的部分成为P型器件部分（或，简称为P型部分）。然而，应理解，本发明并不限于此。
图2示出了根据本发明一个实施例的在图1的半导体衬底上的鳍片107、109侧壁上形成一定应力类型的第一间隔物201、203的截面图。如图所示，可以在鳍片107的侧壁的下侧部分上形成第一间隔物201，而在鳍片109的侧壁的下侧部分上形成第一间隔物203。
这里，对于一特定鳍片，用于该鳍片的第一间隔物可以由第一应力类型的第一应力材料形成。例如，在用于形成N型器件的鳍片107的情况下，第一间隔物201优选由压应力材料（例如，压应力氮化硅）形成。在用于形成P型器件的鳍片109的情况下，第一间隔物203优选由张应力材料（例如，张应力氮化硅）形成。
第一间隔物201、203的厚度（T1）小于相应鳍片中半导体层的高度（Hsemi），优选为该相应鳍片中半导体层的高度的四分之三或更小。在一具体实例中，第一间隔物可以具有约50至500nm的厚度。
注意，尽管在图2中，第一间隔物被示出了与下面的衬底以及与鳍片紧邻，然而本发明并不必然如此。例如，可以在第一间隔物201、203与鳍片（换而言之，鳍片中的半导体层）之间和/或与衬底之间形成中间层，诸如，自然氧化物层或其他功能层，只要这样的中间层不会不利地影响该间隔物对鳍片和/或衬底的应力作用即可。
图5-10是示意性地示出了根据本发明一个更加具体的实施方式的形成第一间隔物的过程的截面图。
如图5中所示，在图1所示的上面形成有鳍片107和109的衬底101上形成压应力材料层501，之后在压应力材料层501上形成中间层（例如，氧化硅层）503。这里，在本公开的某些实例中，可以通过CVD工艺在如下的工艺条件下形成压应力氮化硅来作为所述压应力材料：约400至500°C的温度、约1至10torr的压力、约50至200w的高频功率和约10至100w的低频功率，SiH4流量为约20至200sccm、NH3流量为约200至1500sccm、H2流量为约1000至5000sccm、Ar气流量为约1000至5000sccm。在某些具体实例中，压应力材料可以具有约-4.0至-1.0GPa的压应力；注意，这里符号“-”用于表示压应力。
接着，如图6中所示，在中间层503上形成抗蚀剂图案601来覆盖N型器件部分，换而言之，使P型器件部分暴露。接着，以抗蚀剂图案601为掩模，去除P型器件部分中的中间层503和压应力材料层501，如图7所示。
之后，如图8所示，在去除了抗蚀剂图案601之后，在衬底101上沉积张应力材料层801。如图所示，张应力材料层801形成在N型器件部分和P型器件部分两者中。这里，在本公开的某些实例中，可以通过CVD工艺在如下的工艺条件下形成张应力氮化硅来作为所述张应力材料：在约300至500°C的温度、约1至10torr的压力、50至300w的高频功率下，SiH4流量为20至200sccm、NH3流量为200至1500sccm、N2流量为500至5000sccm。在某些具体实例中，张应力材料可以具有约0.8至2.0GPa的张应力。
然后，如图9所示，形成抗蚀剂图案901覆盖P型部分。之后，以抗蚀剂图案901为掩模去除N型部分中的张应力材料层801和中间层503，如图10所示。
在此之后，对所形成的应力材料层801和501进行蚀刻，从而形成第一间隔物201和203，如图2所示。
图11示出了根据本公开一实施例的在形成第一间隔物之后形成栅极的情形的透视图。在形成如图2所示的结构之后，可以在衬底的其上形成鳍片的表面110上形成栅极1101，栅极1101包覆鳍片的至少一部分，如图11所示。可以利用本领域中已知的技术来形成栅极1101，因此这里省略对其细节的描述。另外，在图11中栅极1101被示出为具有硬掩模1103；然而应当理解，该硬掩模1103是优选的，而并非是必须的。如本领域技术人员将理解的，在形成栅极之后可以自对准地在鳍片中形成源极和漏极。
根据本公开的该实施例，可以利用应力作用分别降低N型器件和/或P型器件的期望部分（例如，在源极和漏极之间的、沟道形成区域下方的部分）载流子的迁移率，并从而降低源极和漏极之间的泄漏。
图3示出了根据本发明另一个实施例的半导体装置的截面图，其中在如图2所示地形成第一间隔物201、203之后，在半导体衬底101的表面110之上形成至少覆盖部分第一间隔物201、203的绝缘层301。在一个具体的示例性实现方式中，可以在形成所述第一间隔物201、203之后，在衬底101的其上形成鳍片的表面110之上沉积例如氧化硅的绝缘材料，之后对所沉积的绝缘层进行回蚀刻（etch back）来形成该绝缘层301。可以控制该绝缘层的回蚀刻，来使得绝缘层301的上表面基本齐平于或高于第一间隔物201、203的顶部，以利于后续工艺。然而，本发明并不限于此。绝缘层301可以基本覆盖第一间隔物201、203的至少一部分。
之后，如图4所示，在鳍片的侧壁的至少一部分上形成第二间隔物401、403。所述第二间隔物被形成在所述绝缘层之上，以及如果存在未被所述绝缘层覆盖的第一间隔物的话，还形成在该未被所述绝缘层覆盖的所述第一间隔物之上。注意，该第二间隔物优选由应力材料形成。对于同一鳍片而言，用于该鳍片的第二间隔物由第二应力类型的第二应力材料形成，所述第二应力类型在性质上与用于该鳍片的第一间隔物的第一应力类型相反。
例如，具体的，在N型器件部分中，也即，对于用于形成N型器件的鳍片107，第二间隔物401由张应力材料形成。相应地，在P型器件部分中，也即，对于用于形成P型器件的鳍片109，第二间隔物403由压应力材料形成。与第一应力材料类似的，这里，所述第二应力材料也可以分别是压应力氮化硅或张应力氮化硅。
这里，可以采用与前面参考图5-10所描述的方法类似的方法，以及前面所述的工艺及条件来形成该第二间隔物401、403；因此，这里省略了对其的详细说明。
对于第二间隔物401、403的厚度（或者说，高度）没有特别的限制，优选地，其可以是鳍片中半导体层高度的四分之一到一。并且如图4中所示，在某些实例中，其可以形成直至与鳍片的硬掩模的两侧。在某些更具体的实例中，第二间隔物可以具有200至500nm的高度。
注意，尽管在图4中，第二间隔物被示出了与鳍片紧邻，然而本发明并不必然如此，例如，在第二间隔物和鳍片之间可以有中间层，诸如，自然氧化物层或其他功能层，只要这样的中间层不会不利地影响该间隔物对鳍片的应力作用即可。
根据本公开的该实施例，可以利用应力作用分别降低N型器件和/或P型器件的期望部分（例如，源极和漏极之间的沟道形成区域下方的部分）的载流子的迁移率，并从而降低源极和漏极之间的泄漏；还可以增强沟道形成区域的载流子的迁移率，从而增强了器件性能。
图12示出了根据本公开又一实施例的在如图3所示地形成绝缘层301之后形成栅极1201的情形的透视图。在形成绝缘层301之后，可以在绝缘层301之上，以及如果存在未被所述绝缘层覆盖的所述第一间隔物的话，还在该未被所述绝缘层覆盖的所述第一间隔物之上，形成栅极1201，如图12所示，栅极1201包覆鳍片的至少一部分。栅极1201与前述的栅极1101类似，因此这里省略对其细节的描述。优选地，在形成栅极之后，可以自对准地在鳍片中形成源极和漏极。
之后，可以采用与图5-10类似的方法在所述绝缘层上方，以及未被所述绝缘层覆盖的所述第一间隔物（如果存在的话）之上，分别在N型器件部分和P型器件部分中形成张应力材料层1301和压应力材料层1303，如图13所示。之后，对张应力材料层1301和压应力材料层1303进行蚀刻形成第二间隔物401和403，如图4所示。
另外，尽管在本公开的实施例中优选在所述绝缘层上形成栅极之后再形成第二间隔物，然而本发明并不限于此。在某些替代的实施例中，也可以在形成鳍片的第二间隔物之后，去除鳍片的期望的部分（例如，沟道形成区部分）的第二间隔物，之后在该期望的部分形成栅极。
此外，如前所述的，可以在第一间隔物201、203与鳍片（换而言之，鳍片中的半导体层）之间和/或与衬底之间形成中间层。在这样的情况下，根据本公开的一些实例的方法还可以包括：在形成所述第一间隔物之前在所述至少一个鳍片的侧壁上和/或在所述衬底的所述表面上形成中间层的步骤（图中未示出），从而使得在后续形成所述第一间隔物的情况下，该中间层在所述第一间隔物与所述半导体层之间，和/或在所述第一间隔物和所述衬底表面之间。也就是说，在鳍片的侧壁和/或衬底的所述表面110上形成中间层，并在此基础上在中间层上形成第一间隔物。
另外，如前所述的，可以在第二间隔物401、403与鳍片之间形成中间层。在这样的情况下，根据本公开的一些实例的方法还可以包括：在形成所述第二间隔物之前在所述至少一个鳍片的侧壁上形成中间层的步骤（图中未示出），从而在后续形成所述第二间隔物的情况下，该中间层在所述第二间隔物与所述半导体层之间。也就是说，在鳍片的侧壁上形成中间层，并在此基础上在中间层上形成第二间隔物。
以上参考附图描述了本发明的实施例。然而，应当理解，这些实施例仅是示例性，而不是对本申请权利要求的限制。本发明的实施例可以自由地进行组合，而不超出本发明的范围。另外，本领域技术人员根据本发明的教导可以对本发明的实施例和细节等进行多种修改而不偏离本发明的范围。因此，所有这些修改都被包括在下面的权利要求所限定的本发明的精神和范围内。

Claims (18)

1.一种半导体装置，其特征在于，包括：
衬底，所述衬底的表面上形成有至少一个鳍片，所述鳍片具有半导体层；以及
第一间隔物，其形成在所述至少一个鳍片的侧壁的下侧部分上，所述第一间隔物的厚度小于所述至少一个鳍片中半导体层的高度；
其中所述第一间隔物由第一应力类型的材料形成；
形成在所述表面之上的绝缘层，所述绝缘层覆盖所述第一间隔物的至少一部分；以及
第二间隔物，其形成在所述至少一个鳍片的侧壁的至少一部分上，并且在所述绝缘层之上以及如果存在未被所述绝缘层覆盖的所述第一间隔物的话还在该未被所述绝缘层覆盖的所述第一间隔物之上；
其中，所述第二间隔物由第二应力类型的第二应力材料形成，所述第二应力类型在性质上与所述第一应力类型相反。
2.如权利要求1所述的半导体装置，其特征在于，其中所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且
其中对于所述第一鳍片的第一间隔物由张应力材料形成，对于所述第二鳍片的第一间隔物由压应力材料形成。
3.如权利要求1所述的半导体装置，其特征在于，其中所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且
其中对于所述第一鳍片的第一间隔物由张应力材料形成，而对于所述第一鳍片的第二间隔物由压应力材料形成；对于所述第二鳍片的第一间隔物由压应力材料形成，而对于所述第二鳍片的第二间隔物由张应力材料形成。
4.如权利要求1所述的半导体装置，其特征在于，还包括：
栅极，其形成在所述表面之上，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
5.如权利要求1所述的半导体装置，其特征在于，还包括：
栅极，其形成在所述绝缘层之上以及如果存在未被所述绝缘层覆盖的所述第一间隔物的话还在该未被所述绝缘层覆盖的所述第一间隔物之上，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
6.如权利要求1所述的半导体装置，其特征在于，其中所述至少一个鳍片包括在所述半导体层之上的硬掩模层。
7.如权利要求1所述的半导体装置，其特征在于，所述衬底还包括：
紧接在所述至少一个鳍片下方的半导体层。
8.如权利要求1所述的半导体装置，其特征在于，还包括：
在所述第一间隔物与所述鳍片和/或在所述第一间隔物和所述衬底的所述表面之间的中间层。
9.如权利要求1所述的半导体装置，其特征在于，还包括：
在所述第二间隔物与所述鳍片之间的中间层。
10.一种半导体装置的制造方法，其特征在于，包括：
提供衬底，所述衬底的表面上形成有至少一个鳍片，所述鳍片包括半导体层；以及
在所述至少一个鳍片的侧壁的下侧部分上形成第一间隔物，所述第一间隔物的厚度小于所述至少一个鳍片中半导体层的高度，其中所述第一间隔物由第一应力类型的第一应力材料形成；
在所述表面之上形成绝缘层，所述绝缘层覆盖所述第一间隔物的至少一部分；以及
形成第二间隔物，使得所述第二间隔物形成在所述至少一个鳍片的侧壁的至少一部分上，并且在所述绝缘层之上以及如果存在未被所述绝缘层覆盖的所述第一间隔物的话还在该未被所述绝缘层覆盖的所述第一间隔物之上；
其中，所述第二间隔物由第二应力类型的第二应力材料形成，所述第二应力类型在性质上与所述第一应力类型相反。
11.如权利要求10所述的方法，其特征在于，其中所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且
其中对于所述第一鳍片的第一间隔物由张应力材料形成，对于所述第二鳍片的第一间隔物由压应力材料形成。
12.如权利要求11所述的方法，其特征在于，其中所述至少一个鳍片包括用于形成P型器件的第一鳍片和用于形成N型器件的第二鳍片，并且
其中对于所述第一鳍片的第一间隔物由张应力材料形成，而对于所述第一鳍片的第二间隔物由压应力材料形成；对于所述第二鳍片的第一间隔物由压应力材料形成，而对于所述第二鳍片的第二间隔物由张应力材料形成。
13.如权利要求10所述的方法，其特征在于，还包括：
在所述表面之上形成栅极，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
14.如权利要求10所述的方法，其特征在于，还包括：
在所述绝缘层之上形成栅极，所述栅极包覆所述至少一个鳍片的半导体层的至少一部分。
15.如权利要求10所述的方法，其特征在于，其中所述至少一个鳍片包括在所述半导体层之上的硬掩模层。
16.如权利要求10所述的方法，其特征在于，所述衬底还包括：
紧接在所述至少一个鳍片下方的半导体层。
17.如权利要求10所述的方法，其特征在于，还包括：
在形成所述第一间隔物之前，在所述至少一个鳍片的侧壁上和/或在所述衬底的所述表面上形成中间层，
从而在后续的形成所述第一间隔物的情况下，所述中间层在所述第一间隔物与所述鳍片之间，和/或在所述第一间隔物和所述衬底的所述表面之间。
18.如权利要求10所述的方法，其特征在于，还包括：
在形成所述第二间隔物之前，在所述至少一个鳍片的侧壁上形成中间层，
从而在后续的形成所述第一间隔物的情况下，所述中间层在所述第二间隔物与所述鳍片之间。
CN201210351667.7A 2012-09-20 2012-09-20 半导体装置及其制造方法 Active CN103681846B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210351667.7A CN103681846B (zh) 2012-09-20 2012-09-20 半导体装置及其制造方法
US13/762,163 US8871622B2 (en) 2012-09-20 2013-02-07 Semiconductor device and manufacturing method thereof
US14/509,842 US9379240B2 (en) 2012-09-20 2014-10-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210351667.7A CN103681846B (zh) 2012-09-20 2012-09-20 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN103681846A CN103681846A (zh) 2014-03-26
CN103681846B true CN103681846B (zh) 2017-02-08

Family

ID=50273582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210351667.7A Active CN103681846B (zh) 2012-09-20 2012-09-20 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US8871622B2 (zh)
CN (1) CN103681846B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000546A (ko) * 2013-06-24 2015-01-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN106165102B (zh) 2014-03-27 2020-07-21 英特尔公司 用于半导体器件的限定外延区域以及制造具有限定外延区域的半导体器件的方法
US9680018B2 (en) * 2015-09-21 2017-06-13 International Business Machines Corporation Method of forming high-germanium content silicon germanium alloy fins on insulator
US10388515B2 (en) 2015-11-16 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate
CN107546127B (zh) * 2016-06-28 2022-06-21 联华电子股份有限公司 半导体元件及其制作方法
US10326020B2 (en) * 2016-08-09 2019-06-18 International Business Machines Corporation Structure and method for forming strained FinFET by cladding stressors
US9882051B1 (en) * 2016-09-15 2018-01-30 Qualcomm Incorporated Fin field effect transistors (FETs) (FinFETs) employing dielectric material layers to apply stress to channel regions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
CN103187439A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、cmos及其形成方法
CN103219366A (zh) * 2012-01-20 2013-07-24 联华电子股份有限公司 鳍状场效晶体管结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442476C (zh) * 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于cmos技术的应变感应迁移率增强纳米器件及工艺
US7564081B2 (en) * 2005-11-30 2009-07-21 International Business Machines Corporation finFET structure with multiply stressed gate electrode
WO2008139509A1 (ja) * 2007-05-14 2008-11-20 Fujitsu Microelectronics Limited 半導体装置の製造方法
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
KR20110135771A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
US20120070947A1 (en) * 2010-09-16 2012-03-22 Globalfoundries Inc. Inducing stress in fin-fet device
CN102646591B (zh) * 2011-02-22 2015-09-02 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
US8835243B2 (en) * 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
CN103187439A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、cmos及其形成方法
CN103219366A (zh) * 2012-01-20 2013-07-24 联华电子股份有限公司 鳍状场效晶体管结构及其制作方法

Also Published As

Publication number Publication date
CN103681846A (zh) 2014-03-26
US8871622B2 (en) 2014-10-28
US20140077277A1 (en) 2014-03-20
US20150021673A1 (en) 2015-01-22
US9379240B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
CN103681846B (zh) 半导体装置及其制造方法
CN103762236B (zh) 集成电路组件及其制造方法
CN103066123B (zh) FinFET器件及其制造方法
CN104681613B (zh) 半导体器件的fin结构
CN105321943B (zh) 非平面器件和应变产生沟道电介质
US8866188B1 (en) Semiconductor devices and methods of manufacture thereof
CN105932060B (zh) 无轻掺杂漏极的半导体结构及其制造方法
CN106206580A (zh) 鳍式场效应晶体管（FinFET）器件及其形成方法
CN106328692A (zh) 鳍式场效应晶体管（finfet）器件结构及其形成方法
KR20160037710A (ko) 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법
KR20090074504A (ko) 수직형 트랜지스터 및 그의 형성방법
US9312258B2 (en) Strained silicon structure
CN103474397A (zh) 制造finfet器件的方法
CN103187418A (zh) 一种CMOS FinFET器件及其形成方法
KR20050086961A (ko) 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법
CN103035713A (zh) FinFET器件及其制造方法
CN103915345A (zh) 半导体器件及其制造方法
CN104051526B (zh) 紧邻半导体鳍的沟渠及其形成方法
TW201909282A (zh) 半導體裝置及其製程
TW201707207A (zh) 半導體元件及其製作方法
TW201539667A (zh) 通過矽磊晶提升性能
CN103456782A (zh) 半导体器件及其制造方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
CN103943621A (zh) 浅沟槽隔离结构及其形成方法
US20230369333A1 (en) Semiconductor device and manufacturing method thereof for selectively etching dummy fins

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant