CN109712889A

CN109712889A - 一种半导体器件的制造方法

Info

Publication number: CN109712889A
Application number: CN201711015683.8A
Authority: CN
Inventors: 何有丰
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2017-10-26
Filing date: 2017-10-26
Publication date: 2019-05-03

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片；形成覆盖所述鳍片的伪栅极材料层；对所述伪栅极材料层执行离子注入；对经离子注入的所述伪栅极材料层执行回流工艺，以使其顶部平坦；图案化所述伪栅极材料层，以形成横跨所述鳍片的伪栅极。本发明提供的半导体器件的制造方法，所形成的伪栅极材料层的顶部平坦，从而提高了半导体器件的稳定性。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍式场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

当器件的特征尺寸进一步下降时，鳍式场效应晶体管中通常采用后栅工艺制备金属栅极，以满足对器件性能的需求。然而，后栅工艺中，伪栅极制造过程的均匀性还不能满足需求。

因此，为了解决上述问题，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底上形成有鳍片；

形成覆盖所述鳍片的伪栅极材料层；

对所述伪栅极材料层执行离子注入；

对经离子注入的所述伪栅极材料层执行回流工艺，以使其顶部平坦；

图案化所述伪栅极材料层，以形成横跨所述鳍片的伪栅极。

示例性地，所述离子注入包括Si离子注入。

示例性地，在形成所述伪栅极材料层的步骤之前，还包括形成覆盖所述鳍片的伪栅极介质层的步骤。

示例性地，所述伪栅极材料层的材料包括多晶硅。

示例性地，在对经离子注入的所述伪栅极材料层执行回流工艺的步骤之后，图案化所述伪栅极材料层的步骤之前，还包括对所述伪栅极材料层执行平坦化工艺的步骤。

示例性地，所述平坦化工艺包括化学机械研磨工艺。

示例性地，所述离子注入的工艺参数包括：能量为0.5KeV～50KeV，注入剂量为1E13/cm²～1E16/cm²。

示例性地，所述回流工艺的工艺参数包括：压强为0.1Torr～50Torr，温度为450℃～1000℃，H₂气体流量为0.1slm～50slm，时间为10秒～60分钟。

本发明提供的半导体器件的制造方法，所形成的伪栅极材料层的顶部平坦，从而提高了半导体器件的稳定性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了本发明一实施例提供的半导体器件的制造方法的工艺流程图。

图2A-2G为根据本发明一实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

当器件的特征尺寸进一步下降时，鳍式场效应晶体管中通常采用后栅工艺制备金属栅极，以满足对器件性能的需求。一种利用后栅工艺制备鳍式场效应晶体管的方法包括：首先，提供半导体衬底，所述半导体衬底上形成有鳍片；接着沉积覆盖所述半导体衬底及所述鳍片的伪栅极材料层，并对所述伪栅极材料层执行平坦化工艺；最后图案化所述伪栅极材料层，以形成横跨所述鳍片的伪栅极。其中，沉积形成的伪栅极材料层表面粗糙，并且形成于鳍片上方的伪栅极材料层的顶部高度高于其它部分伪栅极材料层顶部的高度，从而对器件的均匀性造成不利影响。

针对上述问题，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片；形成覆盖所述鳍片的伪栅极材料层；对所述伪栅极材料层执行离子注入；对经离子注入的所述伪栅极材料层执行回流工艺，以使其顶部平坦；图案化所述伪栅极材料层，以形成横跨所述鳍片的伪栅极。

所述离子注入包括Si离子注入。

在形成所述伪栅极材料层的步骤之前，还包括形成覆盖所述鳍片的伪栅极介质层的步骤。

所述伪栅极材料层的材料包括多晶硅。

在对经离子注入的所述伪栅极材料层执行回流工艺的步骤之后，图案化所述伪栅极材料层的步骤之前，还包括对所述伪栅极材料层执行平坦化工艺的步骤。

所述平坦化工艺包括化学机械研磨工艺。

所述离子注入的工艺参数包括：能量为0.5KeV～50KeV，注入剂量为1E13/cm²～1E16/cm²。

所述回流工艺的工艺参数包括：压强为0.1Torr～50Torr，温度为450℃～1000℃，H₂气体流量为0.1slm～50slm，时间为10秒～60分钟。

为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面将参照图1以及图2A～图2G，对本发明一实施方式的半导体器件的制造方法做详细描述。

首先，进行步骤101，如图2A所示，提供半导体衬底200，所述半导体衬底200上形成有鳍片201。

具体地，所述半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述半导体衬底上形成有鳍片201。在鳍片201之间还形成有隔离结构202，所述隔离结构202的顶面低于所述鳍片201的顶面，所述鳍片201暴露在隔离结构202以外的高度为其有效高度。

其中，所述鳍片201的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底200上形成硬掩膜层，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层，本实施例中，硬掩膜层示例性地为氮化硅层；图案化所述硬掩膜层，形成用于刻蚀半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；刻蚀半导体衬底200以在其上形成鳍片201。此外，在形成鳍片201之后，还可以进行热退火工艺，以消除鳍片201内的缺陷，使所形成的鳍式场效应管的沟道区性能良好；所述热退火工艺的温度例如为900℃～1100℃，退火气体为氢气或氦气。

形成所述鳍片201以后，沉积隔离材料层，以完全填充鳍片201之间的间隙。所述隔离材料层可以为任何具有隔离作用的绝缘材料，例如氧化硅、氮氧化硅(SiON)等。可以采用本领域技术人员熟知的任何沉积方法形成该隔离材料层，包括但不限于化学气相沉积法、物理气相沉积法或层沉积法等。本实施例中，示例性地采用具有可流动性的化学气相沉积(FCVD)工艺实施所述沉积。接着，对隔离材料层的表面进行平坦化，该平坦化例如为化学机械研磨(CMP)工艺。接着，回刻蚀所述隔离材料层，以露出目标高度的鳍片，从而形成最终的隔离结构202，该隔离结构202的顶面低于所述鳍片201的顶面。所述回刻蚀方法可以选用干法刻蚀或者湿法刻蚀，并不局限于某一种。

接着，如图2B所示，形成覆盖所述鳍片201的伪栅极介电层203。

具体地，所述栅极介电层203可以包括传统的电介质材料，诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者，所述伪栅极介电层203可以包括高k介电层，其k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。可以采用适合栅极介电层成分的材料的数种方法的任何一种形成栅极介电层，包括而不限于热或等离子氧化或氮化方法、化学汽相沉积方法和物理汽相沉积方法。示例性地，伪栅极介电层203包括具有厚度从约5到70埃的热氧化硅电介质材料。

执行步骤102，形成覆盖所述鳍片的伪栅极材料层。在本实施例中，如图2C所示，伪栅极材料层204覆盖所述伪栅极介电层203。由于半导体衬底上形成有突起的鳍片201，因此形成于鳍片201上方的所述伪栅极材料层204的顶部高于形成于隔离层202上方的所述伪栅极材料层204的顶部。所述伪栅极材料层204的形成工艺为沉积工艺，包括化学气相沉积工艺、物理气相沉积工艺或层沉积工艺等，所述伪栅极材料层204的材料例如为掺杂多晶硅、无掺杂多晶硅、无定形硅、硅锗或无定形碳等。在本实施例中，所述伪栅极材料层204的材料为多晶硅，采用化学气相沉积工艺形成所述伪栅极材料层204。示例性地，所述伪栅极材料层204的厚度为100～5000埃，形成所述伪栅极材料层204的化学气相沉积工艺参数包括：温度为450-1000℃，反应气体包括作为硅源气体的SiH₄或SiH₂Cl₂，所述硅源气体的流量为0.1～10slm。

执行步骤103，如图2D所示，对所述伪栅极材料层204执行离子注入。所述离子注入可以增强后续的伪栅极材料层204的回流。在本实施例中，所述离子注入为Si离子注入。作为示例，所述离子注入的工艺参数包括：注入能量为0.5KeV～50KeV，注入剂量为1E13/cm²～1E16/cm²。

执行步骤104，如图2E所示，对经离子注入的所述伪栅极材料层204执行回流工艺，以使其顶部平坦。在所述回流工艺过程中，注入所述伪栅极材料层204的离子与所述伪栅极材料层204的材料发生迁移(migration)，经过所述回流工艺以后，所述伪栅极材料层204的顶部平坦，消除了鳍片201上方的起伏，并且表面光滑，从而有利于后续的伪栅极制造工艺(例如平坦化工艺及伪栅极的光刻及刻蚀工艺)的均匀性。作为示例，所述回流工艺的工艺参数包括：压强为0.1～50Torr，温度为450～1000℃，H₂气体流量为0.1～50slm，回流时间为10秒～60分钟。

执行步骤105，图案化所述伪栅极材料层，以形成横跨所述鳍片的伪栅极。

示例性地，首先对所述伪栅极材料层204执行平坦化工艺。作为示例，所述平坦化工艺为化学机械研磨(CMP)工艺。所述化学机械研磨工艺使伪栅极材料层204达到栅极结构所需的厚度。

接着，图案化所述伪栅极材料层204，以形成横跨所述鳍片的伪栅极。图案化所述伪栅极材料层的方法例如为：首先，如图2F所示，在所述伪栅极材料层204上形成图案化的掩膜层205。所述掩膜层205例如为光刻胶层或包括抗反射涂层的掩膜叠层。接着，如图2G所示，以所述图案化的掩膜层205为掩膜刻蚀所述伪栅极材料层204，以形成横跨所述鳍片201的伪栅极204’，其中所述图2G为半导体器件沿鳍片延伸方向的剖面图。所述刻蚀为各向异性的干法刻蚀，例如为反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光烧蚀等。由于所述伪栅极材料层204顶部平坦，因而所述图案化工艺的均匀性好，所形成的伪栅极204’厚度尺寸均一，提高了所形成的半导体器件的稳定性。

接着，以常规步骤完成后续工艺，已完成金属栅极的制作。作为示例，后续工艺还包括：在所述伪栅极204’侧壁上形成间隙壁；在伪栅极204’之间形成层间介电层；去除伪栅极204’以在层间介电层中形成栅极凹槽，以及在所述栅极凹槽中填充金属材料以形成金属栅极等。

至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。可以理解的是，本实施例的半导体器件制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制造方法的范围内。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供半导体衬底，所述半导体衬底上形成有鳍片；

形成覆盖所述鳍片的伪栅极材料层；

对所述伪栅极材料层执行离子注入；

图案化所述伪栅极材料层，以形成横跨所述鳍片的伪栅极。

2.根据权利要求1所述的制造方法，其特征在于，所述离子注入包括Si离子注入。

3.根据权利要求1所述的制造方法，其特征在于，在形成所述伪栅极材料层的步骤之前，还包括形成覆盖所述鳍片的伪栅极介质层的步骤。

4.根据权利要求1所述的制造方法，其特征在于，所述伪栅极材料层的材料包括多晶硅。

5.根据权利要求1所述的制造方法，其特征在于，在对经离子注入的所述伪栅极材料层执行回流工艺的步骤之后，图案化所述伪栅极材料层的步骤之前，还包括对所述伪栅极材料层执行平坦化工艺的步骤。

6.根据权利要求5所述的制造方法，其特征在于，所述平坦化工艺包括化学机械研磨工艺。

7.根据权利要求1所述的制造方法，其特征在于，所述离子注入的工艺参数包括：能量为0.5KeV～50KeV，注入剂量为1E13/cm²～1E16/cm²。

8.根据权利要求1所述的制造方法，其特征在于，所述回流工艺的工艺参数包括：压强为0.1Torr～50Torr，温度为450℃～1000℃，H₂气体流量为0.1slm～50slm，时间为10秒～60分钟。