JPH0645328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0645328A JPH0645328A JP17358791A JP17358791A JPH0645328A JP H0645328 A JPH0645328 A JP H0645328A JP 17358791 A JP17358791 A JP 17358791A JP 17358791 A JP17358791 A JP 17358791A JP H0645328 A JPH0645328 A JP H0645328A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- metal
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体プロセスにおける層間絶縁膜のリフロ
−行程の低温化を図ることのできる半導体装置の製造方
法を提供する。 【構成】 Ｓｉウエハ上にＳｉＯ2膜、ゲ−ト電極、ソ
−スおよびドレインを形成する。次に層間絶縁膜（Ｓｉ
Ｏ2）を５００ｎｍの膜厚で堆積する。珪素イオンと酸
素イオンをイオン注入して層間絶縁膜のリフロ−を行
う。 【効果】 本発明によれば、電子デバイス製造プロセス
におけるリフロ−技術の低温化が実現できる。
−行程の低温化を図ることのできる半導体装置の製造方
法を提供する。 【構成】 Ｓｉウエハ上にＳｉＯ2膜、ゲ−ト電極、ソ
−スおよびドレインを形成する。次に層間絶縁膜（Ｓｉ
Ｏ2）を５００ｎｍの膜厚で堆積する。珪素イオンと酸
素イオンをイオン注入して層間絶縁膜のリフロ−を行
う。 【効果】 本発明によれば、電子デバイス製造プロセス
におけるリフロ−技術の低温化が実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にゲート絶縁膜、層間絶縁膜または保護膜の
表面を低温で平滑化するのに適した半導体装置の製造方
法に関する。
に関し、特にゲート絶縁膜、層間絶縁膜または保護膜の
表面を低温で平滑化するのに適した半導体装置の製造方
法に関する。
【０００２】
【従来の技術】従来、層間絶縁膜としてＰ2Ｏ5を１０モ
ル％程度含むＰＳＧをＣＶＤ法により堆積し、下地の凹
凸（ゲート等による）を反映したＰＳＧ膜表面の凹凸を
１０００℃程度の熱処理によって平坦化することで、こ
の層上に形成する配線電極（Ａｌ）堆積時の断線等欠陥
を防ぎ、電極と半導体の接続の信頼性を高める上で大き
な効果があることが知られている。この平坦化のプロセ
スはリフローと呼ばれている。ここで、Ｐ2Ｏ5を１０モ
ル％程度含むＰＳＧは、１０００℃程度の熱処理によっ
て粘性流動を起こし、平坦化に寄与する。リフローを行
なうための膜材料として、ＰＳＧ以外にもＢＳＧ、ＢＰ
ＳＧが利用されている。
ル％程度含むＰＳＧをＣＶＤ法により堆積し、下地の凹
凸（ゲート等による）を反映したＰＳＧ膜表面の凹凸を
１０００℃程度の熱処理によって平坦化することで、こ
の層上に形成する配線電極（Ａｌ）堆積時の断線等欠陥
を防ぎ、電極と半導体の接続の信頼性を高める上で大き
な効果があることが知られている。この平坦化のプロセ
スはリフローと呼ばれている。ここで、Ｐ2Ｏ5を１０モ
ル％程度含むＰＳＧは、１０００℃程度の熱処理によっ
て粘性流動を起こし、平坦化に寄与する。リフローを行
なうための膜材料として、ＰＳＧ以外にもＢＳＧ、ＢＰ
ＳＧが利用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の方法において、リフローを行なう膜材料であるＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧは、一般的な絶縁材料（酸化珪
素、窒化珪素、酸窒化珪素等）と比較して、ガラス転移
温度が低いために、８００〜１０００℃でリフローを行
なうことができる。しかし、電気的絶縁性に優れた酸化
珪素、窒化珪素、酸窒化珪素等を層間絶縁膜として使用
した場合、リフローのための熱処理を上記温度より高温
で長時間行う必要があり、ソース、ドレイン形成のため
に導入した不純物が半導体中を拡散し、デバイスの形成
において致命的な問題を発生することが予想される。
来の方法において、リフローを行なう膜材料であるＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧは、一般的な絶縁材料（酸化珪
素、窒化珪素、酸窒化珪素等）と比較して、ガラス転移
温度が低いために、８００〜１０００℃でリフローを行
なうことができる。しかし、電気的絶縁性に優れた酸化
珪素、窒化珪素、酸窒化珪素等を層間絶縁膜として使用
した場合、リフローのための熱処理を上記温度より高温
で長時間行う必要があり、ソース、ドレイン形成のため
に導入した不純物が半導体中を拡散し、デバイスの形成
において致命的な問題を発生することが予想される。
【０００４】また、ＰＳＧ、ＢＳＧ、ＢＰＳＧの使用に
おいても、リフローのプロセス温度のさらなる低温化
は、不純物制御等々の立場から有効と考えられる。
おいても、リフローのプロセス温度のさらなる低温化
は、不純物制御等々の立場から有効と考えられる。
【０００５】さらに、ＰＳＧ、ＢＳＧ、ＢＰＳＧ、とい
った材料は一般に水溶性・吸湿性が強く、耐湿性に乏し
いという重大な問題点があった。それゆえ、リフローの
実施は極めて限定されていた。
った材料は一般に水溶性・吸湿性が強く、耐湿性に乏し
いという重大な問題点があった。それゆえ、リフローの
実施は極めて限定されていた。
【０００６】本発明は、上記従来の問題点を解決するた
めに、半導体プロセスにおける層間絶縁膜のリフロ−行
程の低温化を図ることのできる半導体装置の製造方法を
提供することを目的とする。
めに、半導体プロセスにおける層間絶縁膜のリフロ−行
程の低温化を図ることのできる半導体装置の製造方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、ゲート絶縁膜、層間絶縁膜または保護膜を
有する半導体装置の製造方法において、前記ゲート絶縁
膜、層間絶縁膜または保護膜の表面を、金属または非金
属の少なくとも１種をイオン注入することにより平坦化
することを特徴とする。
製造方法は、ゲート絶縁膜、層間絶縁膜または保護膜を
有する半導体装置の製造方法において、前記ゲート絶縁
膜、層間絶縁膜または保護膜の表面を、金属または非金
属の少なくとも１種をイオン注入することにより平坦化
することを特徴とする。
【０００８】請求項２の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、前記ゲート絶縁
膜、層間絶縁膜または保護膜が、酸化珪素、窒化珪素、
酸窒化珪素、リン珪酸ガラス（ＰＳＧ：Phosphosilicat
e Glass ）、ほう珪酸ガラス（ＢＳＧ：Bolo-silicate
Glass）、ほう素リン珪酸ガラス（ＢＰＳＧ：Bolophosp
hosilicate Glass ）であることを特徴とする。
項１の半導体装置の製造方法において、前記ゲート絶縁
膜、層間絶縁膜または保護膜が、酸化珪素、窒化珪素、
酸窒化珪素、リン珪酸ガラス（ＰＳＧ：Phosphosilicat
e Glass ）、ほう珪酸ガラス（ＢＳＧ：Bolo-silicate
Glass）、ほう素リン珪酸ガラス（ＢＰＳＧ：Bolophosp
hosilicate Glass ）であることを特徴とする。
【０００９】本発明は、ゲート絶縁膜、層間絶縁膜また
は保護膜として使用されている酸化珪素、窒化珪素、酸
窒化珪素、ＰＳＧ等のリフローを、金属および／または
非金属イオンを注入することにより、低温で実施する。
は保護膜として使用されている酸化珪素、窒化珪素、酸
窒化珪素、ＰＳＧ等のリフローを、金属および／または
非金属イオンを注入することにより、低温で実施する。
【００１０】本発明に用いられる酸化珪素、窒化珪素、
酸窒化珪素、ＰＳＧ等膜の堆積方法に特に制限はない
が、前記絶縁膜の膜厚に関して、下地に形成されたゲー
ト等の構造に起因する段差より前記絶縁膜が厚いことが
望ましい。
酸窒化珪素、ＰＳＧ等膜の堆積方法に特に制限はない
が、前記絶縁膜の膜厚に関して、下地に形成されたゲー
ト等の構造に起因する段差より前記絶縁膜が厚いことが
望ましい。
【００１１】本発明において、注入されるイオンは、金
属、非金属のどちらでも、あるいは両方でも良いが、希
ガス以外の元素を注入する場合には、前記絶縁膜中に不
純物準位が生じ、絶縁耐圧の低下を招くことがある。こ
れを防ぐためには、２種以上の元素を注入し、これらが
互いに反応し合うことにより、酸化物、窒化物、ハロゲ
ン化物等の絶縁性の化合物を形成することが望ましい。
属、非金属のどちらでも、あるいは両方でも良いが、希
ガス以外の元素を注入する場合には、前記絶縁膜中に不
純物準位が生じ、絶縁耐圧の低下を招くことがある。こ
れを防ぐためには、２種以上の元素を注入し、これらが
互いに反応し合うことにより、酸化物、窒化物、ハロゲ
ン化物等の絶縁性の化合物を形成することが望ましい。
【００１２】たとえば、フローを行う絶縁膜が酸化珪素
である場合、膜の構成元素である珪素と酸素を１：２の
比率で、等しい投影飛程で注入することが理想的であ
る。また、フローを行う絶縁膜が同じく酸化珪素である
場合、リンと酸素を２：５の比率で、等しい投影飛程で
注入することで、酸化珪素膜中にＰＳＧの埋め込み層が
形成され、ＰＳＧによるアルカリ金属のゲッタリングが
期待できる（アルカリ金属は、電界により酸化膜中を容
易に移動し、電子デバイスの電気特性の安定性に悪影響
を及ぼす）。これに関しては、特開平２−２７７７６
５：「アルカリ金属の拡散防止層の製造方法」が参考に
なる。
である場合、膜の構成元素である珪素と酸素を１：２の
比率で、等しい投影飛程で注入することが理想的であ
る。また、フローを行う絶縁膜が同じく酸化珪素である
場合、リンと酸素を２：５の比率で、等しい投影飛程で
注入することで、酸化珪素膜中にＰＳＧの埋め込み層が
形成され、ＰＳＧによるアルカリ金属のゲッタリングが
期待できる（アルカリ金属は、電界により酸化膜中を容
易に移動し、電子デバイスの電気特性の安定性に悪影響
を及ぼす）。これに関しては、特開平２−２７７７６
５：「アルカリ金属の拡散防止層の製造方法」が参考に
なる。
【００１３】前記注入イオンの投影飛程（注入イオンの
種類、加速エネルギー、平坦化する絶縁膜の種類等に依
存する）は、前記絶縁膜の下に形成されたゲート等の構
造に起因する段差と同程度が望ましい。段差より投影飛
程が小さ過ぎる場合、段差上部が選択的に丸くなり、大
き過ぎる場合は段差下部が選択的に丸くなり、全体の平
坦化効率は低下する。従って、平坦化が進行すると同時
に、イオンの投影飛程を減少させてもよい。
種類、加速エネルギー、平坦化する絶縁膜の種類等に依
存する）は、前記絶縁膜の下に形成されたゲート等の構
造に起因する段差と同程度が望ましい。段差より投影飛
程が小さ過ぎる場合、段差上部が選択的に丸くなり、大
き過ぎる場合は段差下部が選択的に丸くなり、全体の平
坦化効率は低下する。従って、平坦化が進行すると同時
に、イオンの投影飛程を減少させてもよい。
【００１４】平坦化の効果は、イオンの注入量に比例す
る。イオンの注入量は、膜の平坦度の初期状態、最終的
に要求される平坦度に大きく依存するが、１×１０14〜
１×１０19ions/cm2が実用的である。また、注入するイ
オンの質量が重い方が高い平坦化効率が得られる。イオ
ンの入射角度に特に制限はないが、斜め方向からイオン
を入射する場合には試料を回転させながら注入を行うこ
とが望ましい。同一注入量で比較すると、イオンビーム
の電流密度が高い方が、イオンビームによる物体の加熱
効果が生じるためか、平滑化の効果が増加する傾向があ
る。
る。イオンの注入量は、膜の平坦度の初期状態、最終的
に要求される平坦度に大きく依存するが、１×１０14〜
１×１０19ions/cm2が実用的である。また、注入するイ
オンの質量が重い方が高い平坦化効率が得られる。イオ
ンの入射角度に特に制限はないが、斜め方向からイオン
を入射する場合には試料を回転させながら注入を行うこ
とが望ましい。同一注入量で比較すると、イオンビーム
の電流密度が高い方が、イオンビームによる物体の加熱
効果が生じるためか、平滑化の効果が増加する傾向があ
る。
【００１５】また、物体を全体的に加熱しながらイオン
注入する方法も、平滑化効果を高めるために効果的であ
る。前記加熱は、下部のソース、ドレインに添加されて
いるドーパントの拡散長（ソース、ドレインの不純物が
拡散し、チャネル長に影響を与えること）を考慮して行
なわなければならない。イオン注入中または注入後の試
料の加熱は、イオン注入によって誘起された欠陥を回復
させ、前記絶縁膜の絶縁耐圧を回復させる上で効果があ
る。注入後の熱処理は、通常の熱処理、ＲＴＡ（Rapid
Thermal annealing ）、レーザーアニール等、方法・雰
囲気を問わない。
注入する方法も、平滑化効果を高めるために効果的であ
る。前記加熱は、下部のソース、ドレインに添加されて
いるドーパントの拡散長（ソース、ドレインの不純物が
拡散し、チャネル長に影響を与えること）を考慮して行
なわなければならない。イオン注入中または注入後の試
料の加熱は、イオン注入によって誘起された欠陥を回復
させ、前記絶縁膜の絶縁耐圧を回復させる上で効果があ
る。注入後の熱処理は、通常の熱処理、ＲＴＡ（Rapid
Thermal annealing ）、レーザーアニール等、方法・雰
囲気を問わない。
【００１６】
【作用】本発明のイオン注入において、イオンと固体の
相互作用（弾性、非弾性的衝突過程によるエネルギー付
与）により促進された物質輸送が、絶縁膜の表面を平坦
化させ、表面エネルギーを低下させるよう作用する。特
に、注入イオンの質量の効果は、弾性的衝突過程による
エネルギー付与（カスケード衝突）が物質輸送の促進に
大きく寄与していることを暗示している。従って、通常
の拡散（表面拡散、体拡散）や粘性流動に必要な温度よ
りはるかに低い温度で平坦化が実現できる。
相互作用（弾性、非弾性的衝突過程によるエネルギー付
与）により促進された物質輸送が、絶縁膜の表面を平坦
化させ、表面エネルギーを低下させるよう作用する。特
に、注入イオンの質量の効果は、弾性的衝突過程による
エネルギー付与（カスケード衝突）が物質輸送の促進に
大きく寄与していることを暗示している。従って、通常
の拡散（表面拡散、体拡散）や粘性流動に必要な温度よ
りはるかに低い温度で平坦化が実現できる。
【００１７】
【実施例】図１は、本発明を利用したＭＯＳ−ＦＥＴの
製造方法の概念図である。はじめに、図１（ａ）のよう
に、Ｓｉウエハ１上に局所酸化法等を用いてＳｉの酸化
膜２を、ＣＶＤおよびエッチングにより多結晶珪素（ゲ
ート電極）３を、砒素のイオン注入によりソース４、ド
レイン５を、それぞれ形成した。つぎに、図１（ｂ）の
ように、ＣＶＤにより、層間絶縁膜６（ＳｉＯ2 ）を５
００ｎｍの膜厚で堆積した。ここで、堆積した膜の凹凸
を最も大きく左右する段差は、ゲート電極３であり、そ
の膜厚は、２００ｎｍである。従って、注入するイオン
の飛程は、２００ｎｍ程度が望ましい。図２に、これを
満たすよう設定した条件による注入イオンの分布の計算
結果を示す。注入するイオンは、平坦化を行う膜の構成
元素である珪素と酸素とに決定した。これらイオンの注
入条件を以下に示す。
製造方法の概念図である。はじめに、図１（ａ）のよう
に、Ｓｉウエハ１上に局所酸化法等を用いてＳｉの酸化
膜２を、ＣＶＤおよびエッチングにより多結晶珪素（ゲ
ート電極）３を、砒素のイオン注入によりソース４、ド
レイン５を、それぞれ形成した。つぎに、図１（ｂ）の
ように、ＣＶＤにより、層間絶縁膜６（ＳｉＯ2 ）を５
００ｎｍの膜厚で堆積した。ここで、堆積した膜の凹凸
を最も大きく左右する段差は、ゲート電極３であり、そ
の膜厚は、２００ｎｍである。従って、注入するイオン
の飛程は、２００ｎｍ程度が望ましい。図２に、これを
満たすよう設定した条件による注入イオンの分布の計算
結果を示す。注入するイオンは、平坦化を行う膜の構成
元素である珪素と酸素とに決定した。これらイオンの注
入条件を以下に示す。
【００１８】 イオン種 加速エネルギー 注入量 28Si+ 、 130keV、 5×1016 ions/cm2 16O+ 、 80keV、 1×1017 ions/cm2 上記条件により、イオン注入によるＳｉＯ2 膜６のリフ
ローを行なった。その結果、図１（ｃ）のように、Ｓｉ
Ｏ2 膜６の凹凸を滑らかにすることができた。この膜の
平坦度は、層間絶縁膜としてＰ2Ｏ5を１０モル％含むＰ
ＳＧをＣＶＤにより堆積し、１０００℃、３０分の熱処
理を行なった場合と同程度であった。これに続き、イオ
ン注入のダメージを回復させるために、ＲＴＡ（Rapid
ThermalAnnealing ）処理（７００℃、１分）を行なっ
た。図１（ｄ）のように、この膜にフォトリソグラフ工
程により、ソース、ドレイン接触用のエッチング行な
い、配線（アルミニウム）７を形成し、トランジスタの
電気特性を評価した。その結果、従来のＰＳＧ（層間絶
縁膜）を用いたプロセスと同様の電気特性を持つＭＯＳ
−ＦＥＴを形成できた。
ローを行なった。その結果、図１（ｃ）のように、Ｓｉ
Ｏ2 膜６の凹凸を滑らかにすることができた。この膜の
平坦度は、層間絶縁膜としてＰ2Ｏ5を１０モル％含むＰ
ＳＧをＣＶＤにより堆積し、１０００℃、３０分の熱処
理を行なった場合と同程度であった。これに続き、イオ
ン注入のダメージを回復させるために、ＲＴＡ（Rapid
ThermalAnnealing ）処理（７００℃、１分）を行なっ
た。図１（ｄ）のように、この膜にフォトリソグラフ工
程により、ソース、ドレイン接触用のエッチング行な
い、配線（アルミニウム）７を形成し、トランジスタの
電気特性を評価した。その結果、従来のＰＳＧ（層間絶
縁膜）を用いたプロセスと同様の電気特性を持つＭＯＳ
−ＦＥＴを形成できた。
【００１９】
【発明の効果】本発明によれば、電子デバイス製造プロ
セスにおけるリフロー技術の低温化が実現できる。とく
に、酸化珪素をはじめ、これまでプロセス温度が高すぎ
て使用できなかった材料のリフローが可能である。この
技術は、従来プロセスの低温化だけでなく、３次元集積
回路の製造に適用が可能である。さらに、ガラス基板上
半導体集積回路の形成において、ガラス転移点が低い基
板ガラスに半導体デバイスを形成するために、低温プロ
セスを実現する手法として重要である。
セスにおけるリフロー技術の低温化が実現できる。とく
に、酸化珪素をはじめ、これまでプロセス温度が高すぎ
て使用できなかった材料のリフローが可能である。この
技術は、従来プロセスの低温化だけでなく、３次元集積
回路の製造に適用が可能である。さらに、ガラス基板上
半導体集積回路の形成において、ガラス転移点が低い基
板ガラスに半導体デバイスを形成するために、低温プロ
セスを実現する手法として重要である。
【図１】本発明を利用したＭＯＳ−ＦＥＴの製造方法の
概念図である。
概念図である。
【図２】本発明の実施例で注入した珪素と酸素の分布の
シミュレーション結果である。
シミュレーション結果である。
１ Ｓｉウエハ ２ Ｓｉの酸化膜 ３ 多結晶珪素（ゲ−ト電極） ４ ソ−ス ５ ドレイン ６ 層間絶縁膜（ＳｉＯ2） ７ 配線（アルミニウム）
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 7377−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｆ
Claims (2)
- 【請求項１】 ゲート絶縁膜、層間絶縁膜または保護膜
を有する半導体装置の製造方法において、前記ゲート絶
縁膜、層間絶縁膜または保護膜の表面を、金属または非
金属の少なくとも１種をイオン注入することにより平坦
化することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１の半導体装置の製造方法におい
て、前記ゲート絶縁膜、層間絶縁膜または保護膜が、酸
化珪素、窒化珪素、酸窒化珪素、リン珪酸ガラス（ＰＳ
Ｇ：Phosphosilicate Glass）、ほう珪酸ガラス（ＢＳ
Ｇ：Bolo-sili cate Glass）、ほう素リン珪酸ガラス
（ＢＰＳＧ：Bolophosphosilicate Glass ）であること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17358791A JPH0645328A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17358791A JPH0645328A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645328A true JPH0645328A (ja) | 1994-02-18 |
Family
ID=15963348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17358791A Pending JPH0645328A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645328A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100283712B1 (ko) * | 1996-06-24 | 2001-04-02 | 모리시타 요이찌 | 반도체 장치의 제조 방법 |
| JP2007165774A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | 薄膜積層基板、及びその製造方法、並びに表示装置 |
| CN109712889A (zh) * | 2017-10-26 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
1991
- 1991-07-15 JP JP17358791A patent/JPH0645328A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100283712B1 (ko) * | 1996-06-24 | 2001-04-02 | 모리시타 요이찌 | 반도체 장치의 제조 방법 |
| US6251718B1 (en) | 1996-06-24 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| US6312981B1 (en) | 1996-06-24 | 2001-11-06 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| JP2007165774A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | 薄膜積層基板、及びその製造方法、並びに表示装置 |
| JP4684877B2 (ja) * | 2005-12-16 | 2011-05-18 | 三菱電機株式会社 | 薄膜積層基板、及びその製造方法、並びに表示装置 |
| CN109712889A (zh) * | 2017-10-26 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495424B2 (en) | Semiconductor device | |
| US4577391A (en) | Method of manufacturing CMOS devices | |
| US6436783B1 (en) | Method of forming MOS transistor | |
| JPH0685413B2 (ja) | 半導体基板への絶縁領域の形成方法 | |
| JPH1012718A (ja) | トレンチ素子分離方法 | |
| JPH0535576B2 (ja) | ||
| US6670265B2 (en) | Low K dielectic etch in high density plasma etcher | |
| US5225357A (en) | Low P+ contact resistance formation by double implant | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2734344B2 (ja) | 半導体装置の製造方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| EP0281140B1 (en) | Semiconductor memory device and method for manufacturing the same | |
| JPH0645328A (ja) | 半導体装置の製造方法 | |
| US6888183B1 (en) | Manufacture method for semiconductor device with small variation in MOS threshold voltage | |
| KR19980081850A (ko) | 집적 회로와 그 제조 방법 | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP2834344B2 (ja) | 半導体装置の絶縁膜の製造方法 | |
| JPH0774167A (ja) | 半導体装置の製造方法 | |
| KR930009548B1 (ko) | 도우핑을 이용한 반도체 장치의 부분 평탄화방법 | |
| KR100235962B1 (ko) | 초저접합을 갖는 반도체소자 제조방법 | |
| KR100260520B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| JP2685493B2 (ja) | 半導体装置の製造方法 | |
| JPH07249633A (ja) | 半導体装置の製造方法 |