CN101752291B - 浅沟槽隔离结构的制造方法 - Google Patents
浅沟槽隔离结构的制造方法 Download PDFInfo
- Publication number
- CN101752291B CN101752291B CN 200810207518 CN200810207518A CN101752291B CN 101752291 B CN101752291 B CN 101752291B CN 200810207518 CN200810207518 CN 200810207518 CN 200810207518 A CN200810207518 A CN 200810207518A CN 101752291 B CN101752291 B CN 101752291B
- Authority
- CN
- China
- Prior art keywords
- plasma
- semiconductor substrate
- isolation structure
- dielectric substance
- groove isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及一种浅沟槽隔离结构的制造方法，包括步骤：在半导体衬底上形成浅沟槽；在半导体衬底上沉积电介质材料，所述电介质材料填充所述浅沟槽；利用含氟的等离子体刻蚀所述半导体衬底上的电介质材料；利用含氮的等离子体处理所述半导体衬底上的电介质材料。与现有技术相比，本发明采用含氮的等离子体与电介质材料表面残留的氟反应来去除氟残留，从而实现既去除氟离子，又不会引入氢离子，避免引入氢离子所带来的问题。
Description
技术领域
本发明涉及半导体器件的制造领域，尤其涉及浅沟槽隔离结构的制造方法。
背景技术
半导体集成电路的发展方向为增加密度与缩小元件。在集成电路制作中，隔离结构是一种重要技术，形成在硅基底上的元件必须与其他元件隔离。随着半导体制作技术的进步，浅沟槽隔离(Shallow Trench Isolation，STI)技术已经逐渐取代了传统半导体器件制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法。
为了避免如图1所示，在浅沟槽隔离结构中出现空洞101，在半导体制造领域发展了利用HDP-CVD工艺填充浅沟槽而形成浅沟槽隔离结构的方法。该方法一般包括步骤：在高温氧化炉管内氧化硅晶圆，在硅衬底上形成衬垫氧化层(Pad Oxide)和氮化硅层(Nitride)，再进行浅沟槽蚀刻，之后在浅沟槽的底部及侧壁以热氧化工艺形成衬底氧化层(Liner)，并以例如低压化学气相淀积(LPCVD)工艺或高浓度等离子-化学气相沉积(HDP-CVD)工艺在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层，接着以化学机械研磨(CMP)技术去除表面多出的材料，并以氮化硅层作为研磨终止层，留下一平坦的表面，最后再将氮化硅层和衬垫氧化层去除，以供后续工艺的制作。关于浅沟槽隔离结构制造的具体内容，还可以参考美国专利第6503815号。
现有技术中，在进行HDP-CVD工艺形成浅沟槽隔离结构的过程中，引入了F离子和H离子。由于F离子的存在，对于后续工艺是不利的，因此，一般会再引入H离子，通过H与F的反应来带走F离子。但是，引入的H离子会有残留。残留的H离子会在后续工艺中，对于半导体衬底的结构强度产生影响，这在半导体制造领域是不期望出现的。
发明内容
本发明所要解决的技术问题是：在形成浅沟槽隔离结构时，如何既能去除氟离子，又不会引入氢离子。
为解决上述问题，本发明提供一种浅沟槽隔离结构的制造方法，包括步骤：在半导体衬底上形成浅沟槽；在半导体衬底上沉积电介质材料，所述电介质材料填充所述浅沟槽；利用含F的等离子体刻蚀所述半导体衬底上的电介质材料；利用含N的等离子体处理所述半导体衬底上的电介质材料。
可选地，所述沉积电介质材料的步骤中，使用了含H的等离子体；所述含N的等离子体还包括O等离子体。
可选地，所述电介质材料为SiO2。
可选地，形成所述含N的等离子体的气体为N2、N2O、NO或NO2。
可选地，所述填充为部分填充，所述制造方法还包括步骤：重复沉积电介质材料、利用含F的等离子体刻蚀所述半导体衬底上的电介质材料以及利用含N的等离子体处理所述半导体衬底上的电介质材料的步骤，直至所述电介质材料至少完全填满所述浅沟槽。
可选地，所述在半导体衬底上沉积电介质材料使用高浓度等离子-化学气相沉积的方法。
可选地，所述高浓度等离子-化学气相沉积的方法所使用的气体源包括SiH4和H2。
可选地，还包括步骤：移除含N的等离子体处理所述半导体衬底后的反应产物。
与现有技术相比，本发明采用含氮的等离子体与电介质材料表面残留的氟反应来去除氟残留，从而实现既去除氟离子，又不会引入氢离子，避免引入氢离子所带来的问题。
附图说明
图1为利用现有技术所制造的浅沟槽隔离结构；
图2为根据本发明一个实施例制造浅沟槽隔离结构的流程图；
图3为根据本发明另一个实施例制造浅沟槽隔离结构的流程图；
图4至图15为根据图3所示流程制造浅沟槽隔离结构的示意图。
具体实施方式
本发明的发明人发现，利用传统的HDP-CVD工艺制造浅沟槽隔离结构时，用于对填充在浅沟槽内的电介质，特别是氧化硅电介质，需要不断利用含氟的等离子体对电介质进行刻蚀。因为这样的刻蚀可以扩大电介质在浅沟槽顶部的开口尺寸，防止不断沉积的电介质堆积封闭浅沟槽而在浅沟槽内形成空洞。而含氟的等离子体的残留不仅是不需要的，而且对半导体器件的制造是有害的。
由于传统的HDP-CVD工艺是一个不断填充电介质层，又不断刻蚀的过程，因而不断的用含氟等离子刻蚀电介质层，会使得氟离子积累在电介质层的内部。而后续工艺通常又会使用化学机械研磨(CMP)工艺来去除沉积过多的电介质层，并保持电介质层顶部的平整。这样的研磨会使得氟离子进入半导体衬底的有源区，进而对有源区造成侵蚀，这会最终导致所制成的半导体器件的稳定性降低。
现有技术中，除去氟离子的方法是采用氢等离子体处理电介质层，使得氢与氟反应生成氟化氢气体，进而通过负压的方法抽走氟化氢气体，从而去除电介质层表面的氟离子。
但是，上述方法又会引入氢离子。氢离子的存在也是不利，其原因在于氢离子与反应腔里的残余氧离子结合生成水，使得氢与氟反应生成的氟化氢气体不易被抽走，停留在硅片表面，形成如图1所示的不期望得到的分层结构。
因此，为解决上述问题，如图2所示，根据本发明的一个实施例，提供浅沟槽隔离结构的制造方法，包括步骤：
S101，在半导体衬底上形成浅沟槽；
S102，在半导体衬底上沉积电介质材料，所述电介质材料填充所述浅沟槽；
S103，利用含F的等离子体刻蚀所述半导体衬底上的电介质材料；
S104，利用含N的等离子体处理所述半导体衬底上的电介质材料。
由于在半导体衬底上形成浅沟槽具体还包括一些步骤，因此，如图3所示，根据本发明的另一个实施例，提供浅沟槽隔离结构的制造方法，包括步骤：
S201，在半导体衬底上形成衬垫氧化物层；
S202，在衬垫氧化物层上形成硬掩膜层；
S203，在硬掩膜层上形成图形化的光刻胶层；
S204，以光刻胶层为掩膜，图形化硬掩膜层和衬垫氧化物层；
S205，去除光刻胶层；
S206，以硬掩膜层为掩膜，刻蚀半导体衬底，形成浅沟槽；
S207，在浅沟槽内形成线性氧化物层；
S208，在半导体衬底上沉积电介质材料，部分填充浅沟槽；
S209，利用含F的等离子体刻蚀半导体衬底上的电介质材料；
S210，利用含N的等离子体处理半导体衬底上的电介质材料；
S211，重复步骤S207至步骤S209，直至电介质材料至少完全填满浅沟槽；
S212，对电介质材料进行化学机械研磨；
S213，去除硬掩膜层。
下面结合附图对上述制造方法进行详细说明。
如图4所示，首先执行步骤S201，在半导体衬底201上形成衬垫氧化物层202。这里的半导体衬底201的材料可以为硅、III-V族或者II-VI族化合物半导体。形成衬垫氧化物层202的方法可以是原位氧化的方法，即直接将半导体衬底201置于900℃至1000℃的氧化氛围中，使得半导体衬底201的表面“生长”出约8nm至12nm厚的衬垫氧化物层202。
然后执行步骤S202，如图5所示，以700℃至800℃的环境在衬垫氧化物层202上形成100nm至165nm厚的硬掩膜层203。硬掩膜层的203的材料可以是氮化硅。形成硬掩膜层203的方法可以是沉积的方法。由于形成硬掩膜层203的方法已为本领域技术人员所熟知，在此不再赘述。
接着执行步骤S203，在硬掩膜层203上形成图形化的光刻胶层204，即形成如图6所示的结构。形成图形化的光刻胶层204的具体步骤可以是先在硬掩膜层203上利用旋涂光刻胶的方法形成光刻胶层204，再利用光刻的方法在光刻胶层204上对应形成浅沟槽的位置处开设出暴露硬掩膜层203的通孔205，也即形成图形化的光刻胶层204。
然后执行步骤S204，以光刻胶层204为掩膜，图形化硬掩膜层203和衬垫氧化物层202，形成如图7所示的结构。图形化硬膜层203和衬垫氧化物层202的方法可以是等离子干法刻蚀的方法。这里所说的图形化，即以光刻胶层204为掩膜，利用等离子体刻蚀硬掩膜层203和衬垫氧化物层202至暴露半导体衬底201。
接着执行步骤S205，去除光刻胶层204，形成如图8所示的结构。去除光刻胶层204的方法可以是灰化法，由于灰化法的具体工艺已为本领域技术所熟知，在此不再赘述。
然后再执行步骤S206，如图9所示，以硬掩膜层203为掩膜，刻蚀半导体衬底201，形成浅沟槽206。这里所说的刻蚀半导体衬底201，可以是以硬掩膜层203为掩膜，利用等离子体刻蚀半导体衬底201。在半导体衬底201上刻蚀出的浅沟槽206的深度可以为200nm至400nm，而浅沟槽206的侧壁与半导体衬底201的垂线方向的夹角α为70度至85度。
接着再执行步骤S207，如图10所示，在浅沟槽206内形成线性氧化物层207。形成线性氧化物层207的目的是为了减少窄宽度效应，因而可以利用ISSG工艺在浅沟槽206内形成一层厚度约为3纳米的氧化物层，即线性氧化物层207。形成线性氧化物层207的具体工艺已为本领域技术人员所熟知，在此不再赘述。
然后再执行步骤S208，如图11所示，在半导体衬底201上沉积电介质材料208，部分填充浅沟槽206。这里所说的在半导体衬底201上沉积电介质材料208，即是利用HDP-CVD工艺，将硅烷、氢气和氧气等离子化之后再半导体衬底201上反应，反应式如下：
SiH4+O2+Si++H++O-→SiO2+H2
步骤S208中，HDP-CVD工艺的工艺参数为：用于形成等离子体的硅烷的流量为10sccm至200sccm，氢气的流量为10sccm至200sccm，氧气的流量为100sccm至300sccm；射频功率为5000W至8000W。在上述气体中，还可以加入氦气或氩气，其中氦气的流量最高可为200sccm，氩气的流量最高可为100sccm。通入氦气或氩气的目的是在HDP-CVD沉积工艺过程中起等离子体物理溅射刻蚀作用，使HDP-CVD沉积不易产生空洞。
在步骤S208中，利用HDP-CVD工艺向浅沟槽206内填充电介质材料208时，不能一次性完全填满。因为电介质材料208在不断反应形成的过程中，会堆积在浅沟槽206的顶部处，如果一次性填充过多，将会封闭浅沟槽206的顶部，而在浅沟槽内形成空洞。
然后执行步骤S209，利用含氟的等离子体刻蚀半导体衬底201上的电介质材料208，形成如图12所示的结构。即通过含F的等离子体与电介质材料反应生成容易去除的产物，达到刻蚀电介质材料208的目的。
步骤S209的具体工艺可以为：用于形成等离子体的三氟化氮的流量为50sccm至200sccm；射频功率为5000W至8000W。反应式如下：
SiO2+F-→SiF4+O2
在步骤S209中形成等离子体的气体中还可以加入氦气和氢气，其中氦气的流量最高可为200sccm，氢气的流量可为50sccm至100sccm。加入氦气和氢气的目的是是在HDP-CVD沉积工艺过程中起等离子体物理溅射刻蚀作用，使HDP沉积不易产生空洞。
从图12可知，经过步骤S209，浅沟槽206顶部的电介质材料208被刻蚀掉一部分，使得浅沟槽206的顶部被打开，因而在后续继续填充电介质材料208时，就不会造成浅沟槽206的封闭和出现空洞。
经过步骤S209后，电介质材料208的表面会残留氟离子，如前所述，氟离子的存在对制造半导体器件的后续工艺步骤是有害的。因此需要去除电介质材料208的表面残留的氟离子。
然后执行步骤S210，利用含氮的等离子体处理半导体衬底201上的电介质材料208。步骤S210的目的就是要用氮与电介质材料208的表面残留的氟反应，生成容易去除的产物，从而实现去除氟离子的目的。
步骤S210的具体工艺可以为：用于形成等离子体的氮气或氧化亚氮或一氧化氮或二氧化氮的流量为100sccm至500sccm；射频功率为2000W至5000W。反应式如下：
N++F-→NF3
由于使用氮与氟反应来去除电介质材料208的表面会残留氟，避免了现有技术中引入氢离子所带来的不利影响。
由于生成的三氟化氮是气体，因此可以通过减压抽离的方式来移出氮与氟的反应产物三氟化氮。并且，这里生成三氟化氮还有一个好处，步骤S209中采用三氟化氮来形成含氟的等离子体刻蚀电介质材料208，因此，这里所移走的三氟化氮又可以重复使用。
利用氧化亚氮或一氧化氮或二氧化氮来形成含氮的等离子体还有另外一个好处。由于步骤S208中引入了氢离子，氢离子也会残留在电介质材料208的表面。而这里再引入氧等离子体，可以与电介质材料208的表面残留的氢离子反应生成水，利用水的蒸发而带走氢离子，避免了氢离子残留所带来的问题。
当然，使用氧化亚氮或一氧化氮或二氧化氮来形成含氮和氧的等离子体仅仅是一个示例，采用其他气体组合，例如采用氮气与氧气的气体组合来生成既含氮又含氧的等离子体，一样可以实现本发明的目的。
在步骤S210中形成等离子体的气体中还可以加入氩气。氩气的流量最高可为200sccm。加入氩气的目的是是在HDP-CVD沉积工艺过程中起等离子体物理溅射刻蚀作用，使HDP-CVD沉积不易产生空洞。
接着执行步骤S211，重复步骤S207至步骤S209，直至电介质材料208至少完全填满浅沟槽206，形成如图13所示的结构。由于电介质材料208表面残留的氟离子和氢离子都被不断移走，因此不会产生现有技术中残留氟离子和氢离子所带来的问题。
然后执行步骤S212，对电介质材料208进行化学机械研磨，形成如图14所示的结构。化学机械研磨是本领域的惯用技术，在此不再赘述。
最后执行步骤S213，去除硬掩膜层203，形成如图15所示的浅沟槽隔离结构。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种浅沟槽隔离结构的制造方法，其特征在于，包括步骤：
在半导体衬底上形成浅沟槽；
在半导体衬底上沉积电介质材料，所述电介质材料填充所述浅沟槽；
利用含F的等离子体刻蚀所述半导体衬底上的电介质材料；
利用含N的等离子体处理所述半导体衬底上的电介质材料，含N的等离子体与电介质材料表面残留的氟离子反应，生成三氟化氮以去除氟残留及重复使用三氟化氮形成含氟的等离子体刻蚀电介质材料。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述沉积电介质材料的步骤中，使用了含H的等离子体；所述含N的等离子体还包括O等离子体。
3.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述电介质材料为SiO2。
4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：形成所述含N的等离子体的气体为N2、N2O、NO或NO2。
5.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述填充为部分填充，所述制造方法还包括步骤：重复沉积电介质材料、利用含F的等离子体刻蚀所述半导体衬底上的电介质材料以及利用含N的等离子体处理所述半导体衬底上的电介质材料的步骤，直至所述电介质材料至少完全填满所述浅沟槽。
6.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述在半导体衬底上沉积电介质材料使用高浓度等离子-化学气相沉积的方法。
7.如权利要求6所述的浅沟槽隔离结构的制造方法，其特征在于：所述高浓度等离子-化学气相沉积的方法所使用的气体源包括SiH4和H2。
8.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，还包括步骤：移除含N的等离子体处理所述半导体衬底后的反应产物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810207518 CN101752291B (zh) | 2008-12-22 | 2008-12-22 | 浅沟槽隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810207518 CN101752291B (zh) | 2008-12-22 | 2008-12-22 | 浅沟槽隔离结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752291A CN101752291A (zh) | 2010-06-23 |
| CN101752291B true CN101752291B (zh) | 2013-10-09 |
Family
ID=42479027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810207518 Expired - Fee Related CN101752291B (zh) | 2008-12-22 | 2008-12-22 | 浅沟槽隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752291B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456673B (zh) * | 2012-05-29 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法和cmos的制造方法 |
| CN103545163B (zh) * | 2012-07-10 | 2016-11-16 | 中芯国际集成电路制造(上海)有限公司 | 具有氟残留或氯残留的半导体结构的处理方法 |
| US9460957B2 (en) * | 2013-03-12 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for nitrogen-doped shallow-trench isolation dielectric |
| CN103972147A (zh) * | 2014-05-08 | 2014-08-06 | 上海华力微电子有限公司 | 一种窄沟槽制作方法 |
| CN105448801A (zh) * | 2014-05-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种形成浅沟槽隔离的方法 |
| US20160181116A1 (en) * | 2014-12-18 | 2016-06-23 | Lam Research Corporation | Selective nitride etch |
| CN105789216B (zh) * | 2014-12-22 | 2019-02-15 | 群创光电股份有限公司 | 显示面板与其制造方法 |
| CN105826312B (zh) * | 2015-01-04 | 2019-01-11 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
| US9601319B1 (en) * | 2016-01-07 | 2017-03-21 | Lam Research Corporation | Systems and methods for eliminating flourine residue in a substrate processing chamber using a plasma-based process |
| CN111192925B (zh) * | 2020-01-07 | 2021-12-31 | 杭州士兰微电子股份有限公司 | 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261973B1 (en) * | 1997-12-31 | 2001-07-17 | Texas Instruments Incorporated | Remote plasma nitridation to allow selectively etching of oxide |
| CN1996573A (zh) * | 2006-01-02 | 2007-07-11 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101079379A (zh) * | 2006-04-17 | 2007-11-28 | 应用材料股份有限公司 | 集成工艺调制一种利用hdp－cvd间隙填充的新型方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846745B1 (en) * | 2001-08-03 | 2005-01-25 | Novellus Systems, Inc. | High-density plasma process for filling high aspect ratio structures |
| US20060102197A1 (en) * | 2004-11-16 | 2006-05-18 | Kang-Lie Chiang | Post-etch treatment to remove residues |
-
2008
- 2008-12-22 CN CN 200810207518 patent/CN101752291B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261973B1 (en) * | 1997-12-31 | 2001-07-17 | Texas Instruments Incorporated | Remote plasma nitridation to allow selectively etching of oxide |
| CN1996573A (zh) * | 2006-01-02 | 2007-07-11 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101079379A (zh) * | 2006-04-17 | 2007-11-28 | 应用材料股份有限公司 | 集成工艺调制一种利用hdp－cvd间隙填充的新型方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752291A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752291B (zh) | 浅沟槽隔离结构的制造方法 | |
| TWI400755B (zh) | 用於由下而上間隙充填的介電質沈積與回蝕處理 | |
| US10177222B2 (en) | Semiconductor device and method of fabricating the same | |
| CN101459066B (zh) | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 | |
| KR100899393B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN105047660B (zh) | 浅沟槽隔离结构 | |
| WO2012126268A1 (zh) | 一种薄膜填充方法 | |
| US9780000B2 (en) | Method for forming spacers for a transitor gate | |
| KR20140024386A (ko) | 퇴적물 제거 방법 | |
| KR20140082758A (ko) | 퇴적물 제거 방법 | |
| KR20030038438A (ko) | 반응가스로써 과산화수소 또는 물을 사용하여 고밀도플라즈마 기상 증착함으로써 기판의 침하부를 실리콘이산화물로 충진하는 방법 | |
| CN101359596B (zh) | 沟槽的填充方法及浅沟槽隔离的制造方法 | |
| KR100365890B1 (ko) | 샐로우트렌치분리구조를 형성하는 방법 | |
| CN104576505A (zh) | 一种制作半导体器件的方法 | |
| CN102222636A (zh) | 浅沟槽隔离的制作方法 | |
| KR20190041518A (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| JP2006278745A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN101996921B (zh) | Sti的形成方法 | |
| CN100483616C (zh) | 薄膜覆盖层的形成方法 | |
| CN105097643B (zh) | 浅沟槽隔离结构的形成方法 | |
| CN116314006B (zh) | 一种半导体结构的制造方法 | |
| KR100842904B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN101783313B (zh) | 浅沟槽及其制造方法和浅沟槽隔离结构 | |
| KR100645460B1 (ko) | 반도체 소자의 제조 방법 | |
| CN101783312A (zh) | 浅沟槽隔离结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121109 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131009 Termination date: 20181222 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |