CN100483616C - 薄膜覆盖层的形成方法 - Google Patents
薄膜覆盖层的形成方法 Download PDFInfo
- Publication number
- CN100483616C CN100483616C CNB2006100300228A CN200610030022A CN100483616C CN 100483616 C CN100483616 C CN 100483616C CN B2006100300228 A CNB2006100300228 A CN B2006100300228A CN 200610030022 A CN200610030022 A CN 200610030022A CN 100483616 C CN100483616 C CN 100483616C
- Authority
- CN
- China
- Prior art keywords
- layer
- formation method
- etching
- material layer
- oxygen gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
公开了一种薄膜覆盖层的形成方法，该方法在衬底的材料层上覆盖掩膜层，并图案化所述掩膜层；利用所述掩膜层刻蚀所述材料层，在所述材料层中形成沟槽；对刻蚀后的材料层进行湿法清洗；去除清洗后沟槽内残留的刻蚀残留物；在所述材料层上淀积薄膜覆盖层。采用本发明的方法可形成高质量的淀积薄膜，提高了生产的产量和产品的成品率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种薄膜覆盖层的形成方法。
背景技术
所谓薄膜，是指一种在衬底上生长的薄固体物质；薄膜淀积是指任何在衬底上淀积一层膜的工艺。薄膜淀积的方法有化学气相淀积(CVD，ChemicalVapor Deposition)法和物理气相淀积(PVD，Physical Vapor Deposition)法两大类。其中，化学气相淀积是含有薄膜所需的原子或分子的化学物质在反应室内混合并在气态下发生反应，其原子或分子淀积在晶片表面聚集，形成薄膜的过程。通常可分为常压CVD(APCVD)、亚常压CVD(SACVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)和高密度等离子体CVD(HDPCVD)等几大类。化学气相淀积因其工艺较为简单、不需高真空、便于制备复合产物、淀积速率高，以及淀积的各种薄膜具有良好的阶梯覆盖性能等优点在半导体器件的制造中被广泛使用。
在超大规模集成电路(ULSI)制造工艺中，随着特征图形尺寸减小到亚微米级，芯片制造工艺对低缺陷密度的要求越来越迫切，对淀积薄膜的质量要求也越来越高，其厚度的均匀性不仅会影响到下步工艺的正常进行，也会影响到器件的电性能和机械性能，并进而影响到器件的成品率及产量。
化学气相淀积过程很复杂，有许多可能会影响淀积的因素必须考虑，如：反应室内的压力、晶片的温度、气体的流动速率、气体的化学成份、一种气体相对于另一种气体的比率，以及其它反应室外的因素也可能会影响反应的进行。因而，要生长得到高质量的淀积薄膜，就需要全面考虑可能影响到薄膜质量的各个因素。
但实际上在硅片制造工艺中，前面工艺中的某些因素会带入下步工艺，故而一步工艺的最终结果是否正常，不仅仅取决于本步的工艺过程，还会受到前面工艺的影响。对于薄膜淀积工艺，也常因前面的工艺，如刻蚀的一些因素，影响到最终所淀积的薄膜质量。因此，在对淀积形成的薄膜质量进行分析时，不能只单纯地考虑本步化学气相淀积过程对其的影响，还要考虑到淀积前的工艺对淀积形成的薄膜的质量的影响。
图1A和1B为采用现有技术的薄膜覆盖层的形成方法的示意图。图1A为薄膜淀积前的器件剖面图，如图1A所示，对硅衬底101上生长的多晶硅层102进行刻蚀形成沟槽103，然后对硅片进行湿法清洗，但因沟槽底部不易清洗到，即使加长清洗时间，仍易在沟槽角落处残留部分刻蚀后残留物微粒104。这些残留物微粒一般都很小，甚至不能由缺陷检测工具检测得出，但其在随后进行的二氧化硅薄膜淀积过程中，会成为淀积的成核点或催化剂，影响到淀积的正常进行。图1B为表面淀积二氧化硅薄膜后的器件剖面图，如图1B所示，凡是硅片表面存在残留物104的地方，均形成了凸起105，即颗粒缺陷，这些颗粒缺陷会影响到后续工艺的进行，对器件的性能极为不利，将导致生产的成品率大大降低。
申请号为CN02814855X的中国专利公开了一种在衬底上形成掺硼和磷的二氧化硅层(BPSG)的方法，该方法将硅源、氧源、硼源和磷源提供到反应腔室中，在衬底上形成了BPSG层，并提高了生成的BPSG薄膜对间隙的填充能力。但是该专利方法中，未考虑到前步刻蚀工艺对后步淀积工艺的影响，对于可能形成的表面凸起缺陷没有采取任何措施。
发明内容
本发明提供了一种薄膜覆盖层的形成方法，在淀积薄膜前，增加一步将刻蚀后的残留物灰化去除的处理步骤，能够改善现有淀积薄膜后易出现凸起缺陷的问题。
本发明提供的一种薄膜覆盖层的形成方法，包括步骤：
在衬底的材料层上覆盖掩膜层，并图案化所述掩膜层；
利用所述掩膜层刻蚀所述材料层，在所述材料层中形成沟槽；
对刻蚀后的材料层进行湿法清洗；
去除清洗后沟槽内残留的刻蚀残留物；
在所述材料层上淀积薄膜覆盖层。
其中，所述材料层为多晶硅层、单晶硅层或介质层。
其中，所述刻蚀的刻蚀气体中包含氟化硫或氟化碳。
其中，所述薄膜覆盖层是硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氟硅玻璃或无掺杂硅玻璃中的一种。
其中，所述薄膜覆盖层的淀积由亚常压化学气相淀积方法实现，所述淀积薄膜覆盖层的反应气体包括正硅酸乙酯和臭氧。
其中，利用氧气等离子体去除所述刻蚀残留物；产生所述氧气等离子体的射频功率在400到800W之间，处理温度在300到500℃之间，处理时反应室的压力在4到6Torr之间，氧气流量在3000到6000sccm之间，处理时间在30秒到300秒之间。
与现有技术相比，本发明具有以下优点：
本发明的薄膜覆盖层的形成方法，在对刻蚀材料层形成的沟槽进行清洗后，对沟槽内所残留的刻蚀残留物进行了氧气等离子体灰化处理，使沟槽内的残留物与氧离子发生反应，形成挥发性产物，离开硅片表面，确保了淀积前硅片表面的清洁度，改善了现有淀积薄膜后易出现凸起缺陷的问题，形成了高质量的薄膜层，提高了生产的产量和产品的成品率。
附图说明
图1A和1B为采用现有技术的薄膜覆盖层的形成方法的示意图；
图2A至2D为采用本发明的薄膜覆盖层的形成方法的示意图；
图3为本发明的薄膜覆盖层的形成方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在硅片制造工艺中，常需要在硅片刻蚀形成沟槽后，再淀积薄膜层填充该沟槽。而在实践中发现，刻蚀沟槽后淀积的薄膜上往往会出现大面积的凸起，形成颗粒缺陷，导致器件性能的下降或损坏。实验分析表明，这是因为在刻蚀沟槽后，硅片表面会残留部分残留物，虽然大部分的残留物会在随后进行的湿法清洗步骤中被去除，但对于沟槽底部不易清洗到的地方，仍易残留下部分残留物微粒，正是这些残留物微粒导致了后面薄膜淀积结果的不正常，并最终对器件性能造成了不可弥补的影响。
本发明的薄膜覆盖层的形成方法，在进行薄膜淀积前增加了对硅片进行氧气等离子体灰化处理的步骤，将清洗时不易去除的残留物的灰化去除，最终形成了高质量的淀积薄膜层。
图2A至2D为采用了本发明的薄膜覆盖层的形成方法的示意图。结合图2A至2D对本发明的第一具体实施例进行详细说明。
本发明的第一具体实施例是在刻蚀多晶硅形成沟槽后，淀积形成掺硼的二氧化硅薄膜层(BSG)。本实施例中，先利用SF6作为刻蚀反应气体刻蚀多晶硅，形成多晶硅沟槽；然后，再利用亚常压CVD(SACVD)，采用反应温度较低的正硅酸乙酯(TEOS，Si(C2H5O)4)和臭氧(O3)反应气体生长具有较合适的抗拉应变特性的硼硅玻璃(BSG)层。采用这种方法淀积的BSG薄膜，不仅有较好的填充间隙的能力，而且生长温度较低，一般在400℃左右，对提高器件的性能有利。
图2A是刻蚀多晶硅形成沟槽后的器件剖面示意图。如图2A所示，在衬底201上覆盖多晶硅层202和氮化硅层203，再刻蚀形成多晶硅沟槽204。其具体实现方法为：先在氮化硅层上覆盖光刻胶，并利用光刻进行图形化处理，接着利用光刻胶作为掩膜对表面的氮化硅层进行刻蚀，将图形转移到氮化硅薄膜上，接下来将表面残留的光刻胶去除，再利用已图形化的氮化硅作为硬掩膜，刻蚀形成多晶硅沟槽204。由于刻蚀多晶硅时常用的刻蚀气体中含有SF6，刻蚀后会在硅片表面残留下部分硫化物。理想情况下，经过刻蚀后进行的湿法清洗后，应将硅片表面的所有残留物去除干净，而实际上，即使经过了湿法清洗步骤，但因沟槽底部不易清洗，在沟槽角落处仍易残留下部分刻蚀后的硫化物微粒205。这些残留微粒一般都很小，甚至可以逃过正常的镜检进入后面的工艺流程。对于后面利用亚常压CVD(SACVD)进行的，反应气体为TEOS和O3的BSG薄膜淀积，这些残留的硫化物微粒会成为催化剂，表现为凡是硅片表面存在硫化物205的地方，BSG薄膜的生长速率都会较快，在该处会形成凸起，即颗粒缺陷。这些颗粒缺陷对器件的性能极为不利，会导致生产的成品率大大降低。为防止此类缺陷的产生，本发明在淀积薄膜前对硅片表面进行了氧气等离子体处理。
图2B是进行氧气等离子体灰化处理的示意图。如图2B所示，对薄膜淀积前的硅片进行氧气等离子体灰化处理206。本发明中的氧气等离子体灰化处理的工作原理是利用微波或射频(RF)，在电场作用下获得加速动能的带电粒子，该电子与氧气分子碰撞使其电离，将氧分子分解为氧原子或氧离子，该氧原子或氧离子与沟槽角落处残留的硫化物微粒发生反应，生成了挥发性的SO2等产物，并被真空系统抽走，实现对清洗中不易去除的沟槽内的残留硫化物微粒的去除。本实施例中，氧气等离子体处理是利用等离子体灰化设备完成。等离子体处理时所用的条件为：射频功率在400到800W之间，如为600W；处理温度在300到500℃之间，如为400℃；处理过程中的腔室压力在4到6Torr之间，如为5Torr；处理中氧气流量在3000到6000sccm之间，如为4500sccm；处理所需时间在30秒到300秒之间，如为60秒。
图2C是氧气等离子体灰化处理后的器件剖面示意图。如图2C所示，经过氧气等离子体灰化处理后，原来在多晶硅沟槽的角落处残留的硫化物微粒不复存在，实现了湿法清洗中不易去除的沟槽内残留物的去除，确保了下一步淀积工艺的正常进行。
图2D是BSG薄膜淀积后的器件剖面示意图。如图2D所示，经过等离子处理后的硅片，在随后的利用亚常压CVD进行的BSG薄膜的淀积后，形成了均匀一致的BSG薄膜207。本实施例中，所淀积的BSG薄膜的厚度在2000到5000
之间，如为2500。
本实施例中，对于未经过预处理的硅片进行淀积时，约有30％批的硅片表面有30-80％的管芯上形成了凸起缺陷，其尺寸在0.5μm左右，这些缺陷就是因为单纯的湿法清洗步骤不能确保将沟槽内残留的刻蚀后硫化物完全去除干净而引起的。采用本发明的薄膜覆盖层的形成方法后，薄膜淀积后的每片的缺陷数由原来的40000个降至了300个，缺陷数下降了99.3％，大大提高了生产的产量及成品率。
图3为本发明的薄膜覆盖层的形成方法的流程图。结合图3对本发明的第二具体实施例进行说明。本发明的第二具体实施例是在刻蚀形成硅槽后，淀积未掺杂的氧化硅(USG)介质层。
首先在硅衬底上覆盖光刻胶掩膜，并对其进行图形化处理(S301)。
然后，对图形化了的硅衬底进行干法刻蚀形成硅槽(S302)。本步刻蚀所用的刻蚀气体一般包含氟化碳，如CF4。硅槽刻蚀后在硅片表面会残留下一些碳化物。
接着，对硅片进行去胶、湿法清洗(S303)。理想情况下，本步骤应将硅片表面的所有残留物去除干净，而实际上，即使经过了湿法清洗步骤，在沟槽角落处仍易残留下部分碳化物微粒。这些残留聚合物微粒一般都很小，甚至可以逃过正常的镜检进入后面的工艺流程。但是对于随后进行的未掺杂的二氧化硅层的淀积工艺，这些残留物微粒会成为淀积的成核点，直接导致淀积形成的薄膜表面产生大量颗粒缺陷。
其原因在于，薄膜淀积过程一般认为可以分为三个不同的阶段：第一步晶核形成，是薄膜进一步生长的基础；第二步岛生长，是依靠表面的迁移率和晶核密度来生长的；第三步形成连续的膜，各个岛汇集合并就形成了固态的薄膜层。本实施例中，硅槽内存有部分刻蚀后残留的碳化物微粒，这些微粒在随后进行的淀积中，会作为硅片表面上已有的成核点存在，围绕该点的氧化硅会具有较快的淀积速率，最后在硅片表面就会形成一个凸起，即颗粒缺陷。
为避免这一现象的发生，本发明的薄膜淀积前的预处理方法，对刻蚀后、淀积前的硅片进行去除残留的刻蚀残留物的处理(S304)。本实施例中是利用PECVD进行氧化硅的淀积，故而可利用PECVD，在淀积前进行氧气等离子体处理。处理时设置的各项参数为：射频功率在400到800W之间，如为500W；处理温度在300到500℃之间，如为450℃；处理过程中的腔室压力在4到6Torr之间，如为5Torr；处理时氧气流量在3000到6000sccm之间，如为5000sccm；处理时间在30秒到300秒之间，如为100秒。
经过这一氧气等离子体处理过程，原本在硅槽内残留的碳化物，会与氧离子发生反应，生成挥发性的CO2气体，离开硅片表面，也就达到了将硅片上的碳化物彻底去除的目的。
再接着，进行氧化硅的淀积(S305)，利用PECVD设备在经过处理后的硅片表面淀积形成了均匀一致的氧化硅薄膜。
上述实施例中是刻蚀多晶硅和单晶硅材料层形成沟槽；在本发明的其它实施例中还可以是刻蚀氧化硅、氮化硅、氮氧化硅等介质层形成沟槽。
上述实施例中所淀积的是BSG和USG薄膜；在本发明的其它实施例中还可以是磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)薄膜或氮化硅薄膜。
上述实施例中的氧气等离子体处理是由等离子体灰化设备或PECVD设备完成；在本发明的其它实施例中还可以在淀积前利用其它具有射频源的设备，如SACVD设备完成。
上述实施例中的薄膜覆盖层的形成方法是在刻蚀完一层材料后，进行薄膜淀积前进行的；在本发明的其它实施例中，还可以是在分别刻蚀多层材料之后，进行薄膜淀积之前，再一起进行氧气等离子体处理，一次性将刻蚀后的残留物去除。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (13)
1、一种薄膜覆盖层的形成方法，其特征在于，包括步骤：
在衬底的材料层上覆盖掩膜层，并图案化所述掩膜层；
利用所述掩膜层刻蚀所述材料层，在所述材料层中形成沟槽；
对刻蚀后的材料层进行湿法清洗；
去除清洗后沟槽内的残留物微粒；
在所述材料层上淀积薄膜覆盖层。
2、如权利要求1所述的形成方法，其特征在于：所述材料层为多晶硅层、单晶硅层或介质层。
3、如权利要求1所述的形成方法，其特征在于：所述掩膜层为氮化硅层。
4、如权利要求1所述的形成方法，其特征在于：所述刻蚀的刻蚀气体中包含氟化硫或氟化碳。
5、如权利要求1所述的形成方法，其特征在于：所述薄膜覆盖层是硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氟硅玻璃或无掺杂硅玻璃中的一种。
6、如权利要求1所述的形成方法，其特征在于：所述薄膜覆盖层的淀积由亚常压化学气相淀积方法实现。
7、如权利要求1所述的形成方法，其特征在于：所述淀积薄膜覆盖层的反应气体包括正硅酸乙酯和臭氧。
8、如权利要求1所述的形成方法，其特征在于：利用氧气等离子体去除所述刻蚀残留物。
9、如权利要求8所述的形成方法，其特征在于：产生所述氧气等离子体的射频功率为400到800W。
10、如权利要求8所述的形成方法，其特征在于：所述氧气等离子体处理温度在300到500℃之间。
11、如权利要求8所述的形成方法，其特征在于：所述氧气等离子体处理中反应室的压力在4到6Torr之间。
12、如权利要求8所述的形成方法，其特征在于：所述氧气等离子体处理中氧气流量在3000到6000sccm之间。
13、如权利要求8所述的形成方法，其特征在于：所述氧气等离子体处理的时间在30秒到300秒之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100300228A CN100483616C (zh) | 2006-08-11 | 2006-08-11 | 薄膜覆盖层的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100300228A CN100483616C (zh) | 2006-08-11 | 2006-08-11 | 薄膜覆盖层的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101123171A CN101123171A (zh) | 2008-02-13 |
| CN100483616C true CN100483616C (zh) | 2009-04-29 |
Family
ID=39085440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100300228A Active CN100483616C (zh) | 2006-08-11 | 2006-08-11 | 薄膜覆盖层的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100483616C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412118A (zh) * | 2011-05-13 | 2012-04-11 | 上海华力微电子有限公司 | 一种预防在热处理时硅消耗的方法 |
| DE102011104515A1 (de) * | 2011-06-17 | 2012-12-20 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips |
| CN110911344B (zh) * | 2018-09-14 | 2023-09-05 | 长鑫存储技术有限公司 | 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构 |
-
2006
- 2006-08-11 CN CNB2006100300228A patent/CN100483616C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101123171A (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI693641B (zh) | 圖案化低介電常數介電膜之方法 | |
| US6617259B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| US6897149B2 (en) | Method of producing electronic device material | |
| CN101459116B (zh) | 浅沟槽隔离结构的制造方法 | |
| US20050106888A1 (en) | Method of in-situ damage removal - post O2 dry process | |
| CN101752291B (zh) | 浅沟槽隔离结构的制造方法 | |
| KR20140070630A (ko) | 반도체 집적을 위한 둔감성 건조 제거 프로세스 | |
| KR101895095B1 (ko) | 퇴적물 제거 방법 | |
| US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
| WO2014120576A1 (en) | Method of patterning a low-k dielectric film | |
| KR101930577B1 (ko) | 퇴적물 제거 방법 | |
| KR100781742B1 (ko) | 반도체의 표면처리방법 | |
| KR100365890B1 (ko) | 샐로우트렌치분리구조를 형성하는 방법 | |
| US20070071894A1 (en) | Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices | |
| CN101359596B (zh) | 沟槽的填充方法及浅沟槽隔离的制造方法 | |
| CN100483616C (zh) | 薄膜覆盖层的形成方法 | |
| CN106206421B (zh) | 自对准接触孔的制备方法 | |
| KR20190041518A (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| KR100819188B1 (ko) | 손상된 막을 보수하는 방법 및 반도체 칩을 생산하는 시스템 | |
| CN104576505A (zh) | 一种制作半导体器件的方法 | |
| US10879111B1 (en) | Dielectric plugs | |
| CN108447774B (zh) | 同时去除热氧化膜和去除沉积氧化膜的方法及设备 | |
| JP2000183152A (ja) | 半導体装置の製造方法 | |
| CN116670802A (zh) | 用于半导体装置形成的底层膜 | |
| CN102201361A (zh) | 一种有效减少位错的方法及一种半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111115 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |