CN104517887B

CN104517887B - 一种制作半导体器件的方法

Info

Publication number: CN104517887B
Application number: CN201310459542.0A
Authority: CN
Inventors: 蒲月皎; 宋化龙; 董金珠
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-09-27
Filing date: 2013-09-27
Publication date: 2018-07-20
Anticipated expiration: 2033-09-27
Also published as: CN104517887A

Abstract

本发明公开了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和氮化物层；图案化所述垫氧化层和所述氮化物层，以形成露出所述半导体衬底的开口；根据所述开口刻蚀所述半导体衬底，以形成浅沟槽；在所述浅沟槽的底部和侧壁上形成衬垫层；采用回蚀刻工艺处理所述氮化物层，以露出位于所述浅沟槽顶部附近的部分所述垫氧化层；氧化露出的所述垫氧化层。综上所示，根据本发明的制造工艺可以优化半导体衬底中浅沟槽的形态，使得形成的STI的边角更加的圆化和平滑，以改善由STI边角区域的晶体管较早打开后引起的双峰效应（double hump），提高了半导体器件的性能，也有助于半导体器件宽度方向尺寸的减小，也有利于后续对浅沟槽的填充。

Description

一种制作半导体器件的方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着微电子工艺进入深亚微米阶段后，为实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术(STI，Shallow Trench Isolation)来实现有源器件的隔离，如互补金属氧化物半导体（CMOS）器件中，NMOS(N型金属氧化物半导体)晶体管和PMOS(P型金属氧化物半导体)晶体管之间的隔离层均采用浅沟槽隔离技术工艺形成。

浅沟槽隔离技术已经逐渐取代了传统半导体器件制造所采用的如局部硅氧化法等其他隔离方法。浅沟槽隔离技术与其他隔离方法相比具有：可以获得较窄的半导体器件隔离宽度，从而提高其器件密度，还可以提升表面平坦度，因而可在光刻时有效控制最小线宽。然而，随着半导体器件宽度尺寸的不断缩小，STI的边角（corner）是影响半导体器件性能的重要因素之一，尤其对于具有较窄隔离宽度的半导体器件，浅沟槽隔离的浅沟槽边角（顶部边角）的圆滑程度与漏电流之间有很强的相关性，越是圆滑的边角，越容易阻止漏电流的产生。同时，浅沟槽顶部边角的圆滑程度对周围的晶体管的性能有很大的影响，STI的形状决定了器件有源区的形状和大小，当这些有源区被加上一定电压后，在它的边角部位就会产生很强的区域电场，影响和改变晶体管等小器件的工作特性，比如MOS管的双峰效应、反窄沟道效应等。因而如何使浅沟槽的顶部边角更加圆滑，改善浅沟槽隔离的电学性能表现，从而减少浅沟槽隔离的漏电，是半导体工艺中的一个重要问题。

现有技术中公开了一种制作半导体器件浅沟槽隔离的方法，采用pull-back（回刻蚀）工艺和在STI中形成衬垫层工艺来改善STI的边角形状，如图1所示，为根据现有技术制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图。在图1A中，在提供一具有源区的半导体衬底100，在所述半导体衬底100上采用热氧化法形成垫氧化层101，用化学气相沉积法在该垫氧化层101上形成氮化硅层102，在氮化硅层102上依次形成电介质抗反射涂层（DARC）、图案化的光刻胶层。根据图案化的光刻胶层依次刻蚀电介质抗反射涂层、氮化硅层和垫氧化层，然后，采用灰化工艺去除光刻胶层、电介质抗反射涂层和硬掩膜层，以形成开口103，开口103在氮化硅层102和垫氧化层101中露出半导体衬底100。

在图1B中，根据开口103刻蚀半导体衬底100，以形成浅沟槽104。刻蚀半导体衬底100气体可以为溴化氢和三氟甲烷（CHF3）的混合气体。

为了使得粗糙的浅沟槽（浅沟槽104）侧壁变得平滑，即STI的顶部的边角变得圆滑。采用沟道内侧壁隔离氧化（liner Oxidation）和pull-back（回刻蚀）工艺以改善浅沟槽隔离的边角形状。

在图1C中，用一掩膜层定义出需要被保护的区域，对不被保护的区域进行pull-back工艺以改善浅沟槽104的边角形状，可以采用磷酸溶液或者稀释氢氟酸进行pull-back工艺。然后，去除所述掩膜层。

在图1D中，采用沟道内侧壁隔离氧化法在浅沟槽104中形成衬垫层105，其厚度为110埃。

随着半导体工艺技术的不断升级换代，浅沟槽隔离的工艺方法也在不断地改进和发展，当大量的晶体管等器件集成到越来越小的芯片上的时候，需要浅沟槽隔离结构能很好的把每个微小的器件绝缘隔离，又不影响这些器件的工作特性。而事实上晶体管器件对浅沟槽隔离结构的形状非常敏感，尤其精密的晶体管对浅沟槽隔离结构的形状更加敏感，很容易产生窄宽效应。当有源区被加上一定的电压之后，在浅沟槽隔离结构的边角部分就会产生很强的区域电场，从而影响和改变相关晶体管等小器件的工作特性。根据现有技术对浅沟槽隔离结构的边角的圆化工艺具有局限性，同时已不能满足日益发展的技术要求。

因此，提出了一种新的制作浅沟槽隔离结构的方法，使得形成的STI的边角更加的圆化（rounding）和平滑（smoothly）。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上依次形成垫氧化层和氮化物层；图案化所述垫氧化层和所述氮化物层，以形成露出所述半导体衬底的开口；根据所述开口刻蚀所述半导体衬底，以形成浅沟槽；在所述浅沟槽的底部和侧壁上形成衬垫层；采用回蚀刻工艺处理所述氮化物层，以露出位于所述浅沟槽顶部附近的部分所述垫氧化层；氧化露出的所述垫氧化层。

优选地，采用湿法氧化工艺执行所述氧化步骤。

优选地，所述开口定义了浅沟槽隔离结构区域和有源区域。

优选地，所述回刻蚀工艺和所述湿法氧化工艺均用以改善所述浅沟槽的边角形状。

优选地，所述衬垫层为氮氧化硅。

优选地，还包括在所述浅沟槽中填充隔离材料，进而形成浅沟槽隔离结构的步骤。

综上所示，根据本发明的制造工艺可以优化半导体衬底中浅沟槽的形态，使得形成的STI的边角更加的圆化和平滑，以改善由STI边角区域的晶体管较早打开后引起的双峰效应（double hump），提高了半导体器件的性能，也有助于半导体器件宽度方向尺寸的减小，也有利于后续对浅沟槽的填充。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A-1D为根据现有技术制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图;

图2A-2E为根据本发明一个实施方式制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图；

图3为具有浅沟槽隔离结构的半导体器件的电流-栅极电压的特性曲线；

图4为具有浅沟槽隔离结构的半导体器件的开关损耗的特性曲线；

图5为根据本发明另一个实施方式制作浅沟槽隔离结构的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改善浅沟槽隔离结构顶部边角的圆滑程度，以避免漏电流的产生和减小晶体管对浅沟槽隔离形状的敏感度。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。

为了改善浅沟槽隔离结构顶部边角的圆滑程度，本发明提出了一种制作浅沟隔离结构的方法。参照图2A至图2E，示出根据本发明一个方面的实施例的相关步骤的剖视图。

如图2A所示，提供一包括有源区的半导体硅衬底200，在半导体衬底200上形成垫氧化层201，其主要材料为二氧化硅。该垫氧化层201可通过热氧化法形成，一般厚度为100～160埃，其主要作为隔离层以保护有源区在去除氮化物层时不受化学沾污（即作为隔离氧化层）。在垫氧化层201上形成氮化物层302，氮化物层的材料优选氮化硅，可以采用炉管沉积方法或者低压化学气相沉积法形成氮化硅层202，其厚度一般为600～1200埃，该氮化物层202主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区，而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。垫氧化层201和氮化物层202作为定义STI的掩膜。

采用光刻工艺在氮化物层202和垫氧化层201上定义出浅沟槽区域和有源区区域，以在氮化物层202和垫氧化层201中形成开口203。

在本发明的一具体实施例中，在氮化硅层202上形成硬掩膜层，其材料为无定型碳，可以采用化学气相沉积、等离子体增强化学气相沉积来形成无定型碳层，在硬掩膜层上形成电介质抗反射涂层（DARC），其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成图案化的光刻胶层。

根据图案化的光刻胶依次刻蚀电介质抗反射涂层、硬掩膜层、氮化物层202和垫氧化层201。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mTorr)。接着，去除图案化的光刻胶层、电介质抗反射涂层和硬掩膜层，以形成开口203。其中，使用原位灰化工艺（In-situ Asher）去除图案化的光刻胶、电介质抗反射涂层和硬掩膜层，灰化工艺采用的气体优选为氧气，具体的，将硅半导体衬底置入反应刻蚀装置中，通过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室内，加热的温度范围为60℃～250℃，然后，使用含氧气体供给加热过的反应刻蚀装置的腔室内，所述含氧气体为O₂、O₃、H₂O、N₂O、CH₃OH或其任意组合。含氧气体的流量问4000～8000立方厘米/分钟（sccm），灰化功率为300瓦～1200瓦，同时还通入有氮气和氢气。

如图2B所示，根据氮化物层202和垫氧化层201中形成的开口203刻蚀半导体衬底，以形成浅沟槽204。通常采用的刻蚀剂为含氟的气体，例如CF₄或者CHF₃。可以采用干法刻蚀，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl₂、CH₂F₂、O₂的一种或者几种气体，和一些添加气体如氮气、氩气。所述刻蚀气体的流量范围可为0～150立方厘米/分钟(sccm)，反应室内压力可为3～50毫托(mTorr)，在射频功率为600W～1500W的条件下进行等离子体刻蚀。

在本发明的实施例中，所述开口203定义了浅沟槽隔离结构区域和有源区域。

如图2C所示，在浅沟槽204内形成衬垫层205，衬垫层可以包括数种衬垫材料的任何一种，包括但不限于：氧化硅衬垫材料和氮化硅衬垫材料，衬垫层优选包括氮化硅衬垫材料。可以使用包括但不限于：化学汽相沉积方法和物理汽相沉积方法的方法形成衬垫层。通常，衬垫层具有从大约200到大约1000埃的厚度。

在本发明的一具体实施例中，在浅沟槽204内生长一层衬垫层205，衬垫层的材料优选氮氧化硅。

如图2D所示，对半导体衬底200上的氮化物层202进行pull-back工艺，以露出氮化物层下方的垫氧化层201，具体的，露出位于浅沟槽204顶部附近的部分垫氧化层。

可以采用稀释的氢氟酸和磷酸执行pull-back工艺，在本发明的一具体实施例中，采用稀释的氢氟酸对氮化物层实施pull-back工艺，稀释的氢氟酸的浓度比为2%，反应的时间为1分钟，可以将半导体衬底浸入氢氟酸溶液中。

需要说明的是，上述执行pull-back工艺处理氮化物层的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。

如图2E所示，采用湿法氧化（WET）工艺氧化露出的垫氧化层201，以使露出的垫氧化层的边角边的平滑和圆化，进一步使沟槽204顶部的边角变的圆滑，以改善浅沟槽边角的形状。有利于后续工艺的进行。

需要说明的是，上述氧化露出的垫氧化层的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。

在本发明的一具体实施例中，所述pull-back工艺和所述湿法氧化工艺均用以改善所述浅沟槽的边角形状

接着，采用高密度等离子体化学气相沉积（HDP）的方法在浅沟槽204中填充隔离材料层，所述隔离材料层的材料优选绝缘氧化层；采用平坦化工艺处理绝缘氧化层，如采用化学机械研磨工艺，以露出氮化硅层；去除氮化物层202和部分的垫氧化层201，以形成具有浅沟槽隔离结构的半导体衬底。

图3为具有浅沟槽隔离结构的半导体器件的电流-栅极电压的特性曲线，其中曲线301为图1所示实施例具有浅沟槽隔离结构的半导体器件的特性曲线，曲线302为图2所示实施例具有浅沟槽隔离结构的半导体器件的特性曲线。对比曲线301和曲线302，根据本发明制作的半导体器件与现有技术制作的半导体器件相比，根据本发明制作的半导体器件改善了器件的双峰效应和提高了半导体器件的性能。

图4为具有浅沟槽隔离结构的半导体器件的开关损耗的特性曲线，其中曲线401为图1所示实施例具有浅沟槽隔离结构的半导体器件的特性曲线，曲线402为图2所示实施例具有浅沟槽隔离结构的半导体器件的特性曲线。对比曲线401和曲线402，根据本发明制作的半导体器件与现有技术制作的半导体器件相比，根据本发明制作的半导体器件的开关能损耗较小。

参照图5，示出了根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图，用于简要示出整个制造工艺的流程。

在步骤501中，提供一包括有源区半导体硅衬底，在半导体衬底上形成垫氧化层，在垫氧化层上形成氮化物层，图案化所述氮化物层和所述垫氧化层，以在所述氮化物层和所述垫氧化层中形成开口。

在步骤502中，根据在所述氮化物层和所述垫氧化层中开口刻蚀所述半导体衬底，以形成浅沟槽。

在步骤503中，在所述浅沟槽的底部和侧壁上形成衬垫层；

在步骤504中，采用pull-back工艺处理氮化物层，以露出垫氧化层。

在步骤505中，采用湿法氧化工艺处理露出的垫氧化层，以使垫氧化层的边角圆滑。

综上所示，本发明提出了一种制作浅沟槽隔离结构的方法，根据本发明的制造工艺可以优化半导体衬底中浅沟槽的形态，使得形成的STI的边角更加的圆化和平滑，以改善由STI边角区域的晶体管较早打开后引起的双峰效应（double hump），提高了半导体器件的性能，也有助于半导体器件宽度方向尺寸的减小，也有利于后续对浅沟槽的填充。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种制作半导体器件的方法，包括：

提供半导体衬底；

在所述半导体衬底上依次形成垫氧化层和氮化物层，所述垫氧化层和氮化物层作为浅沟槽的掩膜；

图案化所述垫氧化层和所述氮化物层，以形成露出所述半导体衬底的开口；

根据所述开口刻蚀所述半导体衬底，以形成浅沟槽；

在所述浅沟槽的底部和侧壁上形成衬垫层；

采用回蚀刻工艺处理所述氮化物层，以露出位于所述浅沟槽顶部附近的部分所述垫氧化层；

氧化露出的所述垫氧化层。

2.如权利要求1所述的方法，其特征在于，采用湿法氧化工艺执行所述氧化步骤。

3.如权利要求1所述的方法，其特征在于，所述开口定义了浅沟槽隔离结构区域和有源区域。

4.如权利要求2所述的方法，其特征在于，所述回蚀刻工艺和所述湿法氧化工艺均用以改善所述浅沟槽的边角形状。

5.如权利要求1所述的方法，其特征在于，所述衬垫层为氮氧化硅。

6.如权利要求1所述的方法，其特征在于，还包括在所述浅沟槽中填充隔离材料，进而形成浅沟槽隔离结构的步骤。