CN113257734A - 半导体器件及其制作方法和芯片 - Google Patents

半导体器件及其制作方法和芯片 Download PDF

Info

Publication number
CN113257734A
CN113257734A CN202110479821.8A CN202110479821A CN113257734A CN 113257734 A CN113257734 A CN 113257734A CN 202110479821 A CN202110479821 A CN 202110479821A CN 113257734 A CN113257734 A CN 113257734A
Authority
CN
China
Prior art keywords
active region
layer
oxide layer
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110479821.8A
Other languages
English (en)
Other versions
CN113257734B (zh
Inventor
李星毅
谷玲玲
鲁艳春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Beihai Huike Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihai Huike Semiconductor Technology Co Ltd filed Critical Beihai Huike Semiconductor Technology Co Ltd
Priority to CN202110479821.8A priority Critical patent/CN113257734B/zh
Publication of CN113257734A publication Critical patent/CN113257734A/zh
Application granted granted Critical
Publication of CN113257734B publication Critical patent/CN113257734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体器件及其制作方法和芯片，半导体器件的制作方法包括步骤：在硅衬底上依次形成氧化硅层和氮化硅层；蚀刻氧化硅层、氮化硅层和硅衬底形成多个浅沟槽；在所述浅沟槽内形成厚度为200‑300埃米的隔离氧化层；对所述浅沟槽进行退火温度为900‑960摄氏度的退火处理；在所述浅沟槽内填充隔离绝缘层，使所述隔离绝缘层的顶部高于所述氧化硅层，且所述隔离绝缘层将所述氧化硅层划分为多个第一有源区和第二有源区；蚀刻掉所述氮化硅层；对所述第一有源区和第二有源区分别进行离子注入，并在所述第一有源区和第二有源区中形成对应的P型MOS管和N型MOS管。这样能够防止机台中的重金属离子扩散到有源区和浅沟槽的交界处，从而避免了空洞的产生。

Description

半导体器件及其制作方法和芯片
技术领域
本申请涉及芯片制作领域，尤其涉及一种半导体器件及其制作方法和芯片。
背景技术
在半导体芯片的制备工艺中，逻辑电路所采用的工艺制程多数在55/65/90/130/150/180nm及以上，而进入到深亚微米制程后逻辑产品的沟槽结构由鸟嘴型转变为STI(Shallow-Trench-Isolation，浅沟槽隔离)工艺，因此STI形貌和工艺完整度也就成了决定产品良率的关键。
在实际生产中，为了确保其电路完整性和实际的对应工艺需求，一般逻辑电路的STI退火温度较高，这样容易导致机台内部件的重金属离子气化活跃起来，进入STI中的浅沟槽内，给后续在浅沟槽内的填充制程造成阻碍，使得浅沟槽内填充不完整，形成空洞。
发明内容
本申请的目的是提供一种半导体器件及其制作方法和芯片，防止机台内部件的重金属离子进入到浅沟槽内，以改善浅沟槽内的空洞问题。
本申请公开了一种半导体器件的制作方法，包括：
在硅衬底上依次形成氧化硅层和氮化硅层；
蚀刻氧化硅层、氮化硅层和硅衬底形成多个浅沟槽；
在所述浅沟槽内形成厚度为200-300埃米的隔离氧化层；
对所述浅沟槽进行退火温度为900-960摄氏度的退火处理；
在所述浅沟槽内填充隔离绝缘层，使所述隔离绝缘层的顶部高于所述氧化硅层，且所述隔离绝缘层将所述氧化硅层划分为多个第一有源区和第二有源区；
蚀刻掉所述氮化硅层；以及
对所述第一有源区和第二有源区分别进行离子注入，并在所述第一有源区和第二有源区中形成对应的P型MOS管和N型MOS管。
可选的，对所述第一有源区和第二有源区分别进行离子注入，并在所述第一有源区和第二有源区中形成对应的P型MOS管和N型MOS管的步骤中，包括：
对所述第一有源区进行磷离子注入以在所述第一有源区中形成N肼，对所述第二有源区进行硼离子注入以在所述第二有源区中形成P肼；
在所述第一有源区和所述第二有源区中分别形成对应的栅极绝缘层和栅极，且所述第一有源区和所述第二有源区中的栅极连通；
在所述第一有源区和所述第二有源区中的栅极上形成阻挡层；
对所述第一有源区和第二有源区分别进行衔接注入工艺；
在所述阻挡层上形成钝化层；以及
分别在所述第一有源区和第二有源区形成对应的源极和漏极，以在第一有源区中形成P型MOS管，在第二有源区中形成N型MOS管。
可选的，分别在所述第一有源区和第二有源区形成对应的源极和漏极，以在第一有源区中形成P型MOS管，在第二有源区中形成N型MOS管的步骤中，对所述第一有源区依次注入剂量为3.5～3.7E/cm2的砷离子和剂量为3.9～4.9E/cm2的砷离子，以在所述第一有源区形成源极和漏极。
可选的，在所述第一有源区和所述第二有源区中分别形成对应的栅极绝缘层之前，先在所述第一有源区和所述第二有源区中形成牺牲氧化层，然后去除所述牺牲氧化层。
可选的，所述栅极采用多晶硅材料，且在所述第一有源区和所述第二有源区中的栅极上形成阻挡层的步骤中，所述阻挡层是由多晶硅氧化形成。
可选的，对所述第一有源区和第二有源区分别进行衔接注入工艺的步骤中，对所述第二有源区注入低掺杂的砷离子，对所述第一有源区注入低掺杂的氟化硼离子团。
可选的，所述钝化层包括Si3N4材料，且所述钝化层与所述栅极的侧壁相贴。
可选的，所述隔离氧化层的厚度为260埃米，对所述浅沟槽进行退火处理的退火温度为960摄氏度。
本申请还公开了一种半导体器件，所述半导体器件采用上述半导体器件的制作方法所制作而成，所述半导体器件包括硅衬底、氧化硅层、浅沟槽、隔离氧化层和隔离绝缘层，所述氧化硅层设置在所述硅衬底上，所述浅沟槽有多个，且并列设置在所述氧化硅层上，所述隔离氧化层设置在所述浅沟槽内，所述隔离绝缘层设置在所述隔离氧化层上，并突出于所述氧化硅层，且将所述氧化硅层划分为多个第一有源区和第二有源区；所述第一有源区中设有P型MOS管，所述第二有源区中设有N型MOS管；所述隔离氧化层的厚度为200-300埃米。
本申请还公开了一种芯片，包括如上所述的半导体器件。
本申请通过降低STI退火制程中的退火温度，使得退火温度为900-960摄氏度，由于重金属离子的活跃温度大多在1000摄氏度以上，因此本申请能够极大地减小重金属离子的活跃程度，使原子半径比较大的重金属离子不容易挥发出来；另外由于重金属离子的活跃范围在200埃米以内，本申请还将浅沟槽内的隔离氧化层厚度增加至200-300埃米，能够有效地对重金属离子进行阻拦，防止重金属离子扩散到有源区和浅沟槽的交界处，因此进一步减小了机台中重金属离子对隔离绝缘层的填充效果，从而避免了空洞的产生，增加了产品的良率。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请一实施例提供的一种半导体器件制作方法的流程图；
图2是本申请一实施例提供的一种半导体器件制作流程的示意图；
图3是本申请一实施例提供的一种隔离氧化层厚度与半导体器件良率之间的关系图；
图4是本申请一实施例提供的一种退火温度与半导体器件良率关系的示意图；
图5是本申请另一实施例提供的一种半导体器件的示意图；
图6是本申请另一实施例提供的一种芯片的示意图。
其中，100、芯片；200、半导体器件；210、硅衬底；220、氧化硅层；221、氮化硅层；222、光刻胶；230、浅沟槽；240、隔离氧化层；250、隔离绝缘层；260、第一有源区；270、第二有源区；280、N型MOS管；290、P型MOS管；291、栅极绝缘层；292、栅极；293、阻挡层；294、钝化层；295、源极；2951、第一源极；2952、第二源极；296、漏极；2961、第一漏极；2962、第二漏极。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在芯片半导体制作过程中，当进入到深亚微米制程后逻辑产品的沟槽结构制程时，通常需要采用STI(Shallow-Trench-Isolation，浅沟槽隔离)工艺，现有的STI工艺流程为：
在硅基衬底(可以为N型或P型)上利用湿法氧化生长氧化层，以避免直接在衬底上沉积氮化硅所造成的应力影响；按照1:11的比例在氧化层上沉积1200A左右的氮化硅层；接着通过光刻胶以及图形曝光等步骤在氧化层和氮化硅层中蚀刻出浅沟槽，浅沟槽之间的区域为有源区；在浅沟槽内生长氧化物，这一步是为了使底部浅沟槽平滑完整；对浅沟槽进行退火处理，这一步退火主要是消退硅基衬底和氧化层的界面态以及使浅沟槽完整化；然后利用HDP机台在浅沟槽中填充HDP型氧化硅并将有源区隔离开；接着利用化学机械研磨将HDP型氧化硅磨平；最后蚀刻掉氮化硅层，这一步骤可以通过热磷酸去除氮化硅层，从而完成了整个STI工艺。
在实际生产中，为了确保其电路完整性和实际的对应工艺需求，一般逻辑电路的STI退火温度在1100℃，属于高温制程，STI内生长的氧化物厚度在150埃米；这样会导致机台内部件的重金属也能气化活跃起来，我们知道轻金属的活跃温度大概在400℃左右，如钠离子和钾离子等；而重金属的离子半径较大，活跃温度多数在1000℃左右及以上，如铂离子和金离子等。而这些金属由于表面态效应成“U”型分布在STI的浅沟槽和有源区的交界处，分布范围在200埃米内，这样给后续填充HDP型氧化硅造成阻碍，使得HDP型氧化硅在浅沟槽和有源区的交界处不连续紧密，从而形成空洞，影响产品性能。
为了解决上述技术问题，本申请减小STI工艺中的退火温度来降低重金属离子的活跃程度，并增加在浅沟槽中生长的氧化层厚度来加强对重金属离子的隔绝效果，本申请通过这两个方面结合来避免在STI工艺中有重金属离子扩散到浅沟槽和有源区的交界处，使得HDP型氧化硅在浅沟槽和有源区的交界处不连续紧密，从而形成空洞；具体方案如下。
如图1所示，本申请公开了一种半导体器件的制作方法，包括步骤：
S1：在硅衬底上依次形成氧化硅层和氮化硅层；
S2：蚀刻氧化硅层、氮化硅层和硅衬底形成多个浅沟槽；
S3：在所述浅沟槽内形成厚度为200-300埃米的隔离氧化层；
S4：对所述浅沟槽进行退火温度为900-960摄氏度的退火处理；
S5：在所述浅沟槽内填充隔离绝缘层，使所述隔离绝缘层的顶部高于所述氧化硅层，且所述隔离绝缘层将所述氧化硅层划分为多个第一有源区和第二有源区；
S6：蚀刻掉所述氮化硅层；
S7：对所述第一有源区和第二有源区分别进行离子注入，并在所述第一有源区和第二有源区中形成对应的P型MOS管和N型MOS管。
由于逻辑电路的STI退火制程属于高温制程，退火温度一般在1100摄氏度左右，在该制程中容易导致机台内部件中所含的重金属离子活跃起来，使得重金属离子扩散到有源区和浅沟槽的交界处，这样在浅沟槽内填充隔离绝缘层时，重金属会对隔离绝缘层造成阻碍，使得隔离绝缘层在有源区和浅沟槽的交界处连接不紧密，造成空洞。
本申请通过降低STI退火制程中的退火温度，使得退火温度为900-960摄氏度，由于重金属离子的活跃温度大多在1000摄氏度以上，因此本申请能够极大地减小重金属离子的活跃程度，使原子半径比较大的重金属离子不容易挥发出来；另外由于重金属离子的活跃范围在200埃米以内，因此本申请还将浅沟槽内的隔离氧化层厚度增加至200-300埃米，能够有效地对重金属离子进行阻拦，防止重金属离子扩散到有源区和浅沟槽的交界处，因此进一步减小机台中重金属离子对隔离绝缘层造成的影响，从而避免了空洞的产生，增加了产品的良率。
在S1步骤中，硅衬底可以是N型也可以是P型，而且硅衬底可以是只含硅片材料的衬底，也可以是带有外延层的衬底；氧化硅层的材料可采用二氧化硅，厚度在80-120埃米，且氧化硅层可通过H2O或O2在高温条件下与硅衬底氧化形成,也可利用氢氧合成在DCE环境下生长而成；氮化硅可采用Si3N4材料，氮化硅的厚度在950-1400埃米之间，通过化学气相沉积(Chemical VaporDeposition，CVD)技术形成，也可利用DCS和NH3反应沉积而成。
在该步骤中，由于硅衬底中硅原子的晶格常数和氮化硅层中氮化硅分子的晶格常数相差较大，若直接在硅衬底上沉积氮化硅层，容易导致氮化硅层与硅衬底之间产生较多的应力，当对硅衬底进行加热时，容易导致氮化硅层弯曲变形甚至裂片；氧化硅层中二氧化硅分子的晶格常数在硅原子的晶格常数和Si3N4分子的晶格常数之间，因此能够减少氮化硅层对硅衬底造成的应力，且与硅衬底和氮化硅层之间都有较好的吸附力，因此不会造成膜层翘曲等问题。
在S2步骤中，需要先在氮化硅层上涂布光刻胶，然后利用曝光显影使光刻胶形成光刻胶图案，光刻胶的厚度在0.5-1um即可；然后分别对氮化硅层和氧化硅层进行蚀刻形成浅沟槽，其中可采用基于氟的反应离子蚀刻(RIE)对两个膜层进行蚀刻，先将氮化硅层蚀刻穿，再继续蚀刻氧化硅层和硅衬底，最终形成浅沟槽，中途不需要更换蚀刻材料，也不需要进行清洗制程，有利于提高制程效率；在S2步骤最后需要将光刻胶图案去除掉，可通过氧等离子体工艺将光刻胶成分氧化成气体。浅沟槽的数量有多个，且将整个硅衬底、氧化硅层和氮化硅层组合结构形成的平面分割成一个个的有源区，有源区用于后续制作mos管或其它器件。
在S3步骤中，隔离氧化层的材料包括二氧化硅，隔离氧化层的作用是为了使浅沟槽平滑完整；在蚀刻出浅沟槽时，由于很难使得氧化硅层以及RIE工艺中反应离子各处均匀性一致，因此会导致蚀刻后浅沟槽的各处不平整；为了避免后续形成在浅沟槽中的结构不平整，也为了使沟槽完整，需要先在浅沟槽中形成一层隔离氧化层，使得浅沟槽平滑完整。
本申请中隔离氧化层的厚度为200-300埃米，进一步可做到260埃米。传统STI工艺中，隔离氧化层的厚度在150埃米左右，只起到使浅沟槽平滑完整的作用，而制作半导体芯片的机台内部重金属离子的活跃范围在200埃米，因此传统STI工艺中隔离氧化层不会起到阻拦重金属离子，防止重金属离子扩散到浅沟槽和有源区交界处的作用；本申请通过增加隔离氧化层的厚度，使得隔离氧化层的厚度不小于重金属离子的活跃范围，防止重金属离子穿透隔离氧化层，从而不会扩散到浅沟槽和有源区交界处，影响到后续步骤中隔离绝缘层的填充。
如图2所示，是一种半导体器件制作流程的示意图，包括图1的S1步骤中在硅衬底上形成氧化硅层和氮化硅层的工艺，也包括S2步骤中形成浅沟槽的工艺，还包括S3步骤中形成隔离氧化层的工艺。具体的，先在硅衬底210上形成氧化硅层220，在氧化硅层220上形成氮化硅层221，在氮化硅层221上形成光刻胶222，蚀刻光刻胶222形成图案，然后蚀刻氮化硅层221、氧化硅层220上和硅衬底210形成浅沟槽230，接着去除光刻胶，在浅沟槽230中填充隔离氧化层250，最后蚀刻掉氮化硅层221。
如图3所示，是一种隔离氧化层厚度与半导体器件良率之间的关系图，其中，矩形框表示隔离氧化层厚度，线条表示隔离氧化层厚度对应的良率，从图中可以看出，隔离氧化层的厚度与半导体器件良率并非呈简单的线型关系，当隔离氧化层的厚度超过250埃米左右时，半导体器件良率反而开始下降，而且当隔离氧化层的厚度超过300埃米时，半导体器件良率变得急剧下降，因此本申请将隔离氧化层的厚度选在200-300埃米之间；由此可见随意增加隔离氧化层的厚度并不能够达到即满足阻拦机台中重金属离子，又满足产品良率的效果。发明人通过多次变量实验，得出最佳的隔离氧化层厚度设计，使隔离氧化层对机台中重金属离子具有较好阻拦效果的前提下，还使半导体器件的良率最好，这并非通过简单且有限次数的实验就可得到。
表1是隔离氧化层厚度与半导体器件良率之间的关系表，是基于图2的具体表述，从表1可以明确看出，当隔离氧化层厚度为260埃米时，此时对应的半导体器件良率为97％，此时良率最高，因此本申请中隔离氧化层厚度优选为260埃米。
表1：隔离氧化层厚度与半导体器件良率之间的关系表
氧化层厚度(埃米) 良率
100 95％
120 95.30％
140 94.90％
160 95.10％
180 95.40％
200 96.10％
220 96％
240 96.40％
260 97％
280 96.90％
300 96.80％
320 94.60％
340 93.50％
在S4步骤中，在纯氮气且高温条件下，对浅沟槽进行退火处理，这一道工艺主要是为了消退硅和氧化硅的界面态，使隔离氧化层与氧化硅层之间的贴附效果好，并使浅沟槽完整化。其中，退火温度为900-960摄氏度，由于制作半导体器件的机台中，重金属离子的活跃温度在1000摄氏度以上，当退火温度超过1000摄氏度时，重金属离子会活跃起来，朝浅沟槽和有源区的交界处聚集。本申请通过降低STI工艺中的退火温度，减小机台中的重金属离子的活跃程度，避免重金属离子聚集在浅沟槽和有源区的交界处。
如图4所示，是一种退火温度与半导体器件良率关系的示意图，其中，矩形框表示退火温度，线条表示退火温度对应的良率，图4中隔离氧化层的厚度为定值，这里选用100埃米，当然将隔离氧化层选用其它厚度也是可行的。从图中可以看出，退火温度与半导体器件良率并非呈简单的线型关系，当退火温度在830-900摄氏度之间时，半导体器件良率快速提高；而当退火温度在900-960摄氏度之间时，半导体器件良率提高速率变得平缓；当退火温度达到960摄氏度左右时，半导体器件的良率最大；当退火温度继续增加时，半导体器件良率急剧下降；因此本申请将STI工艺中的退火温度做到900-960摄氏度之间。由此可见降低退火温度虽然能够降低机台中重金属离子的活跃程度，但是会对半导体器件良率产生较大的影响；发明人通过多次变量实验，得出最佳的STI工艺中的退火温度设计范围，在降低机台中重金属离子活跃程度的前提下，还使半导体器件的良率最好，这同样并非通过简单且有限次数的实验就可得到。
表2是退火温度与半导体器件良率的关系表，是基于图4的具体表述，从表2可以明确看出，当退火温度为960摄氏度时，此时对应的半导体器件良率为97％，此时良率最高，因此本申请中退火温度优选为260埃米。
表2：退火温度与半导体器件良率的关系表
隔离氧化层厚度(埃米) 退火温度(摄氏度) 良率
100 800 81％
100 820 82％
100 840 84％
100 860 83％
100 880 87％
100 900 93％
100 920 94％
100 940 95％
100 960 97％
100 980 91％
100 1000 88％
100 1020 87％
100 1040 86％
100 1060 87％
100 1080 88％
100 1100 86％
在S5步骤中，隔离绝缘层也叫HDP型氧化硅，具体可采用二氧化硅材料。隔离绝缘层可利用HDP高密度等离子工艺或化学气相沉积技术在浅沟槽中填充氧化硅材料；由于用其它机器填充浅沟槽时会提前将浅沟槽封死，导致浅沟槽内出现空洞，而HDP机台是一边沉积一边蚀刻，可以防止提前封口，因此本申请优选使用HDP高密度等离子沉积浅沟槽。
在浅沟槽中填充氧化硅材料后，其中形成的氧化硅膜层在6000-8000埃米之间；接着利用化学机械研磨工艺(Chemical Me-chanical Polishing，CMP)将氧化硅膜层磨平，将突出于氮化硅层的氧化硅膜层研磨掉，只保留浅沟槽中的氧化硅层图案，得到隔离绝缘层。隔离绝缘层的顶部突出于氧化硅层的顶部，将氧化硅层划分为多个第一有源区和第二有源区，并将相邻有源区隔离开。
在S6步骤中，利用热磷酸(H3PO4)湿法蚀刻将整个氮化硅层蚀刻掉，此时半导体器件的顶部平面只保留有氧化硅层和隔离绝缘层，隔离绝缘层呈网格状，将氧化硅层分割成多个有源区；而且，热磷酸的温度在180摄氏度左右，可以加快对氮化硅层的蚀刻速率。
S7步骤是在有源区形成mos管的工艺，具体的，S7步骤包括：
S71：对所述第一有源区进行磷离子注入以在所述第一有源区中形成N肼，对所述第二有源区进行硼离子注入以在所述第二有源区中形成P肼；
S72：在所述第一有源区和所述第二有源区中分别形成对应的栅极绝缘层和栅极，且所述第一有源区和所述第二有源区中的栅极连通；
S73：在所述第一有源区和所述第二有源区中的栅极上形成阻挡层；
S74：对所述第一有源区和第二有源区分别进行衔接注入工艺；
S75：在所述阻挡层上形成钝化层；
S76：分别在所述第一有源区和第二有源区形成对应的源极和漏极，以在第一有源区中形成P型MOS管，在第二有源区中形成N型MOS管。
在S71步骤中，先在氧化硅层和隔离绝缘层上形成一整层光刻胶，接着通过曝光显影保留在第二有源区上的光刻胶图案，然后对第一有源区进行高能磷离子注入，以形成局部N型区域，用于制造PMOS管，当然离子注入完后需要剥离掉第二有源区上的光刻胶图案。接着同样在氧化硅层和隔离绝缘层上形成一整层光刻胶，接着通过曝光显影保留在第一有源区上的光刻胶图案，然后对第二有源区进行高能硼离子注入，已形成局部P型区域，用于制造NMOS管，离子注入完后同样需要剥离掉第一有源区上的光刻胶图案。在该步骤中光刻胶的厚度较大，用于阻挡离子注入。
对第一有源区和第二有源区注入完离子后，接下来进行退火处理；将上面步骤中形成的结构放入600-1000摄氏度且充满H2的环境中加热，从而将局部N型区域形成N肼，将局部P型区域形成P肼。退火处理能够修复离子注入造成的Si表面晶体损伤，还能够使注入杂质电激活，但是退火处理同时会造成杂质的进一步扩散，本申请可采用快速加热工艺(rapid thermal processing，RTP)减少杂质的扩散。
在S72步骤之前，本申请先在所述第一有源区和所述第二有源区中形成牺牲氧化层，然后去除所述牺牲氧化层。具体的，由于氧化硅层经过离子注入和高温退火工艺，其表面存在缺陷，导致氧化硅层的地形不平整，因此先在氧化硅层上形成一层厚度为25nm左右的氧化层，用来捕获表面的缺陷，接着用氟化氢容易蚀刻掉牺牲氧化层，剩下洁净的表面，从而保证后续位于氧化硅层表面的膜层平整度。
在S72步骤中，在第一有源区和第二有源区中形成栅极绝缘层，也即栅极氧化层，栅极绝缘层的厚度非常薄，具体在10-100埃米之间，其质量非常关键，因此要控制好栅极绝缘层的厚度、电荷和可动离子等。接着在栅极绝缘层上形成一层多晶硅层，多晶硅层可采用化学气相沉积技术形成，且厚度为700-3000埃米；然后利用光刻胶曝光、显影、蚀刻工艺将多晶硅层蚀刻成栅极，具体可通过基于氟的反应离子蚀刻(RIE)工艺对多晶硅层进行蚀刻。
在S73步骤中，需要在栅极的表面生长阻挡层，用来缓冲隔离栅极和后续步骤形成的钝化层，同时还可以作为钝化层蚀刻时的停止层，防止在蚀刻钝化层时影响到栅极；由于栅极的材料为多晶硅，因此可通过对栅极氧化处理，在栅极的表面得到一层较薄的栅极氧化层，厚度在10-50埃米之间，形成阻挡层；这种阻挡层的形成方法能够避免沉积膜层和蚀刻图案这样的繁琐步骤，提高制程效率。
在S74步骤中，通过分别对第一有源区和第二有源区的衔接注入工艺，以削弱栅极区域的热载流子效应。具体的，先在第一有源区中形成光刻胶图案，然后对第二有源区中以低能量的方式注入低掺杂的砷离子，使得砷离子只注入到第二有源区较浅的部分；然后在第二有源区中形成光刻胶图案，对第一有源区中以以低能量的方式注入低掺杂的氟化硼离子团，使得氟化硼离子团只注入到第二有源区较浅的部分，从而完成整道衔接注入工艺。
在S75步骤中，先在整个器件表面形成一层钝化层，钝化层的厚度在120-180nm之间，可采用Si3N4材料构成；然后蚀刻钝化层，将水平表面的钝化层部分蚀刻掉，只保留与栅极四周相贴的钝化层部分，剩下的钝化层部分能够精准定位晶体管源极区与漏极区的离子注入区间。
在S76步骤中，先在第一有源区形成光刻胶，对第二有源区进行浅深度、重掺杂的砷离子注入，在第二有源区中栅极的两端形成重掺杂的源极和漏极；接着在第二有源区形成光刻胶，对第一有源区进行浅深度、重掺杂的氟化硼离子注入，在第一有源区中栅极的两端形成重掺杂的源极和漏极；此时与栅极四周相贴的钝化层阻挡了栅极区域附近的离子注入，防止漏电。
去除掉前面提到的光刻胶后，还进行一道退火处理，通过采用快速加热工艺(rapid thermal processing，RTP)工艺消除杂质在源极和漏极两个区域的迁移。此时半导体器件的制作工艺已基本完成，后续根据需要在此基础继续沉积其它膜层结构。
另外，在对第一有源区进行浅深度、重掺杂的砷离子注入，在第二有源区中栅极的两端形成重掺杂的源极和漏极这一过程中，本申请对所述第一有源区依次注入剂量为3.5～3.7E/cm2的砷离子和剂量为3.9～4.9E/cm2的砷离子，以在所述第一有源区形成源极和漏极；这样使得第一有源区中P型MOS管的源极和漏极形成了两层结构，第一层结构是以剂量为3.5～3.7E/cm2将砷离子注入到N肼中，在第一有源区的栅极两侧形成第一层的源极和漏极；第二层结构是以剂量为3.9～4.9E/cm2将砷离子注入到N肼中，以在第一层的源极和漏极上形成对应的第二层源极和第二层漏极。
本申请通过将对半导体器件的N肼中依次注入剂量为3.5～3.7E/cm2的砷离子和剂量为3.9～4.9E/cm2的砷离子，使P型MOS管的源极和漏极形成两层结构，能够改善由于STI工艺中提高隔离氧化层厚度和降低退火温度导致的阈值电压增大的问题，使得半导体器件整体性能不受影响。其中，砷离子的注入剂量由阈值电压、离子注入时间以及退火关系方程式推导而出，具体参照如下所示的泊松方程：
Figure BDA0003048194800000191
Figure BDA0003048194800000192
Figure BDA0003048194800000193
Figure BDA0003048194800000194
Figure BDA0003048194800000195
Figure BDA0003048194800000196
其中，VFB是平带电压，
Figure BDA0003048194800000197
为费密势，tox为栅氧化层厚度，
Figure BDA0003048194800000198
为注入剂量，
Figure BDA0003048194800000201
及
Figure BDA0003048194800000202
分别为投影射程和投影标准偏差；Di和ti分别是第i次退火处理的扩散系数和时间，扩散系数里面包含了退火温度，它是退火条件的总和，E是垂直于表面的电场。根据公式可以看到改变退火温度就可以引起阈值电压发生变化，而本申请通过调节离子注入的剂量来改善由于降低退火温度引起阈值电压变化。
由于P型MOS管和N型MOS管分别对应半导体器件中不同的设备(device)，P型MOS管对应的是io，N型MOS管对应的是core，本申请只需单独调节P型MOS管中形成源极和漏极的注入离子参数即可达到改善阈值电压的目的。
如图5所示，是一种半导体器件的示意图，作为本申请的另一实施例，还公开了一种半导体器件，所述半导体器件200由上述半导体器件的制作方法所制作而成，所述半导体器件200包括硅衬底210、氧化硅层220、浅沟槽230、隔离氧化层240和隔离绝缘层250，所述氧化硅层220设置在所述硅衬底210上，所述浅沟槽230有多个，且并列设置在所述氧化硅层220上，所述隔离氧化层240设置在所述浅沟槽230内，所述隔离绝缘层250设置在所述隔离氧化层240上，并突出于所述氧化硅层220，且将所述氧化硅层220划分为多个第一有源区260和第二有源区270；所述第一有源区260中设有P型MOS管290，所述第二有源区270中设有N型MOS管280；所述隔离氧化层240的厚度为200-300埃米。
由于重金属离子的活跃范围在200埃米以内，因此本申请将浅沟槽230内的隔离氧化层240厚度做到200-300埃米，能够有效地对重金属离子进行阻拦，防止重金属离子扩散到有源区和浅沟槽的交界处，因此进一步减小机台中重金属离子对隔离绝缘层250造成的影响，从而避免了空洞的产生，增加了产品的良率。
进一步的，所述P型MOS管290包括栅极绝缘层291、栅极292、阻挡层293、钝化层294、源极295和漏极296；所述栅极绝缘层291设置在所述氧化硅层220上，所述栅极292设置在所述栅极绝缘层291上，且由多晶硅材料构成；所述阻挡层293设置在所述栅极292的表面，由氧化硅材料构成；所述钝化层294与所述阻挡层293相贴，且位于所述栅极292的侧面；所述源极295和漏极296分别位于所述栅极292的两端，且所述源极295包括依次层叠的第一源极2951和第二源极2952，所述漏极296包括依次层叠的第一漏极2961和第二漏极2962，所述第一源极2951和第一漏极2961是将剂量为3.5～3.7E/cm2的砷离子注入到第一有源区260中形成，所述第二源极2952和第二漏极2962是将剂量为3.9～4.9E/cm2的砷离子注入到第一有源区260中形成。通过以不同的剂量注入到第一有源区260中形成分层的源极295和漏极296，改善由于对浅沟槽230中隔离氧化层240的厚度设计而导致的阈值压电变化的问题，从而提高产品的良率。
如图6所示，是一种芯片的示意图，作为本申请的另一实施例，本申请还公开了一种芯片100，所述芯片100包括如上所述的半导体器件200，以及与所述半导体器件200配合的其它结构。
需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
在硅衬底上依次形成氧化硅层和氮化硅层；
蚀刻氧化硅层、氮化硅层和硅衬底形成多个浅沟槽；
在所述浅沟槽内形成厚度为200-300埃米的隔离氧化层；
对所述浅沟槽进行退火温度为900-960摄氏度的退火处理；
在所述浅沟槽内填充隔离绝缘层，使所述隔离绝缘层的顶部高于所述氧化硅层，且所述隔离绝缘层将所述氧化硅层划分为多个第一有源区和第二有源区；
蚀刻掉所述氮化硅层；以及
对所述第一有源区和第二有源区分别进行离子注入，并在所述第一有源区和第二有源区中形成对应的P型MOS管和N型MOS管。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，对所述第一有源区和第二有源区分别进行离子注入，并在所述第一有源区和第二有源区中形成对应的P型MOS管和N型MOS管的步骤中，包括：
对所述第一有源区进行磷离子注入以在所述第一有源区中形成N肼，对所述第二有源区进行硼离子注入以在所述第二有源区中形成P肼；
在所述第一有源区和所述第二有源区中分别形成对应的栅极绝缘层和栅极，且所述第一有源区和所述第二有源区中的栅极连通；
在所述第一有源区和所述第二有源区中的栅极上形成阻挡层；
对所述第一有源区和第二有源区分别进行衔接注入工艺；
在所述阻挡层上形成钝化层；以及
分别在所述第一有源区和第二有源区形成对应的源极和漏极，以在第一有源区中形成P型MOS管，在第二有源区中形成N型MOS管。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，分别在所述第一有源区和第二有源区形成对应的源极和漏极，以在第一有源区中形成P型MOS管，在第二有源区中形成N型MOS管的步骤中，对所述第一有源区依次注入剂量为3.5～3.7E/cm2的砷离子和剂量为3.9～4.9E/cm2的砷离子，以在所述第一有源区形成源极和漏极。
4.如权利要求2所述的半导体器件的制作方法，其特征在于，在所述第一有源区和所述第二有源区中分别形成对应的栅极绝缘层之前，先在所述第一有源区和所述第二有源区中形成牺牲氧化层，然后去除所述牺牲氧化层。
5.如权利要求2所述的半导体器件的制作方法，其特征在于，所述栅极采用多晶硅材料，且在所述第一有源区和所述第二有源区中的栅极上形成阻挡层的步骤中，所述阻挡层是由多晶硅氧化形成。
6.如权利要求2所述的半导体器件的制作方法，其特征在于，对所述第一有源区和第二有源区分别进行衔接注入工艺的步骤中，对所述第二有源区注入低掺杂的砷离子，对所述第一有源区注入低掺杂的氟化硼离子团。
7.如权利要求2所述的半导体器件的制作方法，其特征在于，所述钝化层包括Si3N4材料，且所述钝化层与所述栅极的侧壁相贴。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述隔离氧化层的厚度为260埃米，对所述浅沟槽进行退火处理的退火温度为960摄氏度。
9.一种半导体器件，采用如权利要求1-8任意一项所述半导体器件的制作方法所制作而成，其特征在于，包括：
硅衬底；
氧化硅层，设置在所述硅衬底上；
多个浅沟槽，并列设置在所述氧化硅层上；
隔离氧化层，设置在所述浅沟槽内；
隔离绝缘层，设置在所述隔离氧化层上，并突出于所述氧化硅层，且将所述氧化硅层划分为多个第一有源区和第二有源区；
其中，所述第一有源区中设有P型MOS管，所述第二有源区中设有N型MOS管；所述隔离氧化层的厚度为200-300埃米。
10.一种芯片，其特征在于，包括如权利要求9所述的半导体器件。
CN202110479821.8A 2021-04-30 2021-04-30 半导体器件及其制作方法和芯片 Active CN113257734B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110479821.8A CN113257734B (zh) 2021-04-30 2021-04-30 半导体器件及其制作方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110479821.8A CN113257734B (zh) 2021-04-30 2021-04-30 半导体器件及其制作方法和芯片

Publications (2)

Publication Number Publication Date
CN113257734A true CN113257734A (zh) 2021-08-13
CN113257734B CN113257734B (zh) 2023-06-23

Family

ID=77223367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110479821.8A Active CN113257734B (zh) 2021-04-30 2021-04-30 半导体器件及其制作方法和芯片

Country Status (1)

Country Link
CN (1) CN113257734B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705860A (zh) * 2023-08-01 2023-09-05 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050101070A1 (en) * 2003-11-06 2005-05-12 Renesas Technology Corp. Method of manufacturing semiconductor device
US20090014810A1 (en) * 2007-06-26 2009-01-15 Eun-Jong Shin Method for fabricating shallow trench isolation and method for fabricating transistor
US8501562B1 (en) * 2010-03-05 2013-08-06 Synopsys, Inc. Fabricating a gate oxide
US20140077313A1 (en) * 2012-09-18 2014-03-20 Semiconductor Manufacturing International Corp. Transistor device and fabrication method
US20140252502A1 (en) * 2013-03-11 2014-09-11 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices
CN104576505A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US20150221596A1 (en) * 2014-02-05 2015-08-06 Applied Materials, Inc. Dielectric/metal barrier integration to prevent copper diffusion
CN105679667A (zh) * 2016-03-09 2016-06-15 上海道之科技有限公司 一种沟槽igbt器件的终端结构制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050101070A1 (en) * 2003-11-06 2005-05-12 Renesas Technology Corp. Method of manufacturing semiconductor device
US20090014810A1 (en) * 2007-06-26 2009-01-15 Eun-Jong Shin Method for fabricating shallow trench isolation and method for fabricating transistor
US8501562B1 (en) * 2010-03-05 2013-08-06 Synopsys, Inc. Fabricating a gate oxide
US20140077313A1 (en) * 2012-09-18 2014-03-20 Semiconductor Manufacturing International Corp. Transistor device and fabrication method
US20140252502A1 (en) * 2013-03-11 2014-09-11 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices
CN104576505A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US20150221596A1 (en) * 2014-02-05 2015-08-06 Applied Materials, Inc. Dielectric/metal barrier integration to prevent copper diffusion
CN105679667A (zh) * 2016-03-09 2016-06-15 上海道之科技有限公司 一种沟槽igbt器件的终端结构制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705860A (zh) * 2023-08-01 2023-09-05 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法
CN116705860B (zh) * 2023-08-01 2023-10-31 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN113257734B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
KR100420534B1 (ko) 얕은 트렌치 분리 구조의 반도체 장치와 일관된 임계전압을 갖는 모스 트랜지스터 제조 방법
TWI644395B (zh) Semiconductor device and method of manufacturing same
CN101069279B (zh) 半导体器件及其制造方法
JP2002110830A (ja) セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法
JP4209181B2 (ja) フラッシュメモリセルの自己整列フローティングゲート形成方法
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN115020343B (zh) 一种半导体器件的制作方法
JPS59119848A (ja) 半導体装置の製造方法
CN101996999A (zh) 一种具有扩展型沟槽的dram结构及其制作方法
CN111952237B (zh) 半导体元件及其制备方法
US20100099228A1 (en) Method for reducing poly-depletion in dual gate cmos fabrication process
JP4898066B2 (ja) フラッシュメモリセルの製造方法
US7700429B2 (en) Method for forming fin transistor
CN113257734A (zh) 半导体器件及其制作方法和芯片
KR20120126439A (ko) 반도체 소자의 센스앰프 트랜지스터 및 그 제조 방법
JP4298959B2 (ja) 半導体素子の製造方法
US10446559B2 (en) Method of fabricating DRAM
CN110391184A (zh) 第零层层间膜的制造方法
US7109094B2 (en) Method for preventing leakage in shallow trench isolation
CN109755133B (zh) Ldmos晶体管及其制造方法
US20080318383A1 (en) Method of manufacturing semiconductor device
CN117637480B (zh) 一种屏蔽栅沟槽mosfet器件及其制作工艺
CN210535646U (zh) 半导体结构
JP4528997B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
CN106531809B (zh) 一种深沟槽功率mos器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant