CN103681301B - 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法 - Google Patents
改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法 Download PDFInfo
- Publication number
- CN103681301B CN103681301B CN201210346926.7A CN201210346926A CN103681301B CN 103681301 B CN103681301 B CN 103681301B CN 201210346926 A CN201210346926 A CN 201210346926A CN 103681301 B CN103681301 B CN 103681301B
- Authority
- CN
- China
- Prior art keywords
- polymer
- electrode power
- tungsten
- gas
- deep trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 241000237509 Patinopecten sp. Species 0.000 title claims abstract description 16
- 235000020637 scallop Nutrition 0.000 title claims abstract description 16
- 229920000642 polymer Polymers 0.000 claims abstract description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 27
- 239000010937 tungsten Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 238000005549 size reduction Methods 0.000 claims description 3
- 238000001556 precipitation Methods 0.000 claims description 2
- 238000006116 polymerization reaction Methods 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000013049 sediment Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 238000004026 adhesive bonding Methods 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法，步骤包括：1）涂胶，曝光，定义钨通道尺寸；2）高压下，预淀积聚合物；3）预刻蚀聚合物；4）在沟槽侧壁和底部淀积聚合物；5）交迭进行聚合物刻蚀和淀积；6）深沟槽各向异性干法刻蚀，彻底打开沟槽底部聚合物，并刻蚀底部单晶硅，形成小单晶硅沟槽；7）循环进行步骤4）至6），直至达到要求的钨通道深度。本发明利用刻蚀和淀积交迭步骤来控制沟槽侧壁和底部的聚合物厚度，以保护沟槽侧壁的聚合物，这样大大降低了沟槽侧壁“扇贝”形貌的幅度，保证了后续金属钨阻挡层淀积的可行性和金属钨sinker的实现。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法。
背景技术
RFLDMOS（射频横向扩散型金属氧化场效应管）的输出功率非常高，特别适合覆盖长距离的无线通讯，目前已经被广泛引入到手提式高功率无线基站PA的应用中。其中，金属钨坠(sinker)被用作连接源和重掺的硅衬底的低电（热）阻通道，这样可将源端直接贴在导电和导热的塑封法兰盘上，降低电阻和内部热阻，实现低成本封装，同时减少源接地的电感，增加共源放大器的RF增益，提高器件性能和减少版图面积。这个通道主要是通过单晶硅深沟槽刻蚀产生的，深沟槽侧壁的光滑度即侧壁“扇贝”形貌（见图1）的大小对后续钨的填充工艺影响很大，过于粗糙的沟槽侧壁会导致金属钨填充前阻挡层Ti/TiN（钛/氮化钛）淀积不均匀，无法起到阻挡金属钨与单晶硅侧壁反应的作用，导致金属钨sinker无法实现。
发明内容
本发明要解决的技术问题是提供一种改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法，它可以提高深沟槽侧壁表面的光滑度。
为解决上述技术问题，本发明的改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法，包括以下步骤：
1）在硅衬底上涂布光刻胶，曝光图形，形成用于填充钨的深沟槽，并定义钨通道的尺寸；
2）在70～160毫托高压下，在光刻胶上预淀积一层聚合物，使步骤1）定义的钨通道的尺寸缩小；
3）预刻蚀聚合物，在步骤2）淀积的聚合物表面打开缺口；
4）在所述深沟槽侧壁和底部淀积一层聚合物；
5）利用高能量等离子体交迭进行聚合物干法刻蚀和淀积，进一步加厚深沟槽侧壁的聚合 物，同时减薄或完全打开深沟槽底部的聚合物；
6）利用高能量等离子体，进行深沟槽的各向异性干法刻蚀，彻底打开深沟槽底部的聚合物，并刻蚀深沟槽底部的单晶硅，形成小单晶硅沟槽；
7）循环进行步骤4）至6），直至达到所要求的钨通道深度。
本发明利用刻蚀和淀积交迭步骤来控制沟槽侧壁和底部的聚合物厚度，以对沟槽侧壁进行保护，如此大大降低了沟槽侧壁“扇贝”形貌的幅度，保证了后续金属钨阻挡层淀积的可行性和金属钨sinker的实现。
附图说明
图1是深沟槽“扇贝”形侧壁的示意图。
图2是本发明的改善侧壁“扇贝”形貌的干法刻蚀工艺的流程示意图。
图3是用本发明实施例的干法刻蚀方法形成的深沟槽侧壁的形貌示意图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本发明的改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法，是在间歇式干法刻蚀工艺中插入刻蚀和淀积的交迭步骤，对沟槽侧壁进行保护，以减小侧壁表面的扇贝形貌。其具体工艺流程如下（参见图2）：
步骤1，在硅衬底上涂布光刻胶，进行图形曝光，形成用于填充金属钨的沟槽，并定义钨通道的尺寸大小（宽度为0.5～2μm）。光刻胶的厚度（2～4μm）要尽量的厚，以足够抵挡后续的干法刻蚀及满足通道的深度要求。
步骤2，在70～160毫托高压下，在光刻胶上用化学气相淀积（CVD）方法预淀积一层含有C、F成分的有机聚合物（厚度0.1～0.5微米），使步骤1形成的钨通道的尺寸缩小，以防止由于长时间刻蚀而导致通道尺寸变大。
本步骤的淀积条件为：淀积气体以聚合物生成气体C4F8为主，上部电极功率为200～800W，下部电极功率为-30V～-180V，淀积时间一般是10～150秒。
步骤3，预刻蚀聚合物，在步骤2淀积的聚合物表面打开缺口（即钨通道的开口），以利于后续主刻蚀的进行，同时，侧壁的聚合物损失不大，这样能弥补后续刻蚀导致通道扩大的变化量。
本步骤的刻蚀条件为：刻蚀气体以低选择比刻蚀气体CF4为主，上部电极功率为500～1000W，下部电极功率为-200V～-400V，压力为10～50毫托,刻蚀时间一般是10～150秒。
上述步骤2、3是控制钨sinker尺寸大小的步骤。
步骤4，在步骤1形成的沟槽侧壁和底部用CVD方法淀积一层含有C、F成分的有机聚合物（厚度0.01～0.05微米）。
本步骤的淀积条件为：沉淀气体以C4F8气体为主，压力一般为50～100毫托，上部电极功率为1000～2000W,下部电极功率为-100V～-300V,时间一般是1～10秒。
本步骤完成后，在光刻胶和单晶硅所有暴露在外部的表面都淀积上了一层聚合物。
步骤5，利用高能量等离子体（能量应保证在500W以上）进行聚合物干法刻蚀和淀积的交迭步骤（即同时进行刻蚀和淀积工艺），进一步加厚深沟槽侧壁的聚合物，同时减薄或完全打开深沟槽底部的聚合物，从而为后续刻蚀保证足够的侧壁聚合物，以减少扇贝形貌的形成。
这步的刻蚀和淀积条件为：刻蚀和沉淀混合气体以SF6和C4F8气体为主，压力一般为30～300毫托，上部电极功率为500～2500W，下部电极功率为-20V～-400V，时间一般是1～10秒。
步骤6，利用高能量等离子体（能量应保证在1000W以上），进行深沟槽的各向异性干法刻蚀，彻底打开深沟槽底部的聚合物，并刻蚀深沟槽底部的单晶硅，形成小单晶硅沟槽。因为侧壁的聚合物较厚，所以这步刻蚀对侧壁的影响甚微。
这步的刻蚀条件为：刻蚀气体以SF6为主，上部电极功率为1000～2000W，下部电极功率为-150V～-600V，压力为50～150毫托，刻蚀时间一般是1～10秒。
步骤7，循环进行步骤4-6，直至达到所要求的sinker沟道的深度。这步使步骤6所形成的无数个小单晶硅沟槽叠加，形成一个深沟槽。在循环的三步中，压力、气体和电极功率都可以采用渐进式增加或减少来控制聚合物和单晶硅的刻蚀量。
上述方法利用刻蚀和淀积交迭步骤来控制沟槽侧壁和底部的聚合物厚度，大大降低了沟 槽侧壁“扇贝”形貌的幅度（见图3），从而保证了后续金属钨阻挡层淀积的可行性和金属钨sinker的实现。
Claims (10)
1.改善沟槽侧壁“扇贝”形貌的干法刻蚀工艺方法，其特征在于，包括以下步骤：
1)在硅衬底上涂布光刻胶，曝光图形，形成用于填充钨的深沟槽，并定义钨通道的尺寸；
2)在70～160毫托高压下，在光刻胶上预淀积一层聚合物，使步骤1)定义的钨通道的尺寸缩小；
3)预刻蚀聚合物，在步骤2)淀积的聚合物表面打开缺口；
4)在所述深沟槽侧壁和底部淀积一层聚合物；
5)利用高能量等离子体同时进行聚合物干法刻蚀和淀积，进一步加厚深沟槽侧壁的聚合物，同时减薄或完全打开深沟槽底部的聚合物；
6)利用高能量等离子体，进行深沟槽的各向异性干法刻蚀，彻底打开深沟槽底部的聚合物，并刻蚀深沟槽底部的单晶硅，形成小单晶硅沟槽；
7)循环进行步骤4)至6)，直至达到所要求的钨通道深度。
2.根据权利要求1所述的方法，其特征在于，步骤1)，光刻胶厚度为2～4μm，钨通道的宽度为0.5～2μm。
3.根据权利要求1所述的方法，其特征在于，步骤2)，采用化学气相淀积方法。
4.根据权利要求3所述的方法，其特征在于，步骤2)的淀积条件为：淀积气体以聚合物生成气体C4F8为主，上部电极功率为200～800W，下部电极功率为-30V～-180V，淀积时间为10～150秒。
5.根据权利要求1所述的方法，其特征在于，步骤3)的刻蚀条件为：刻蚀气体以CF4为主，上部电极功率为500～1000W，下部电极功率为-200V～-400V，压力为10～50毫托,刻蚀时间为10～150秒。
6.根据权利要求1所述的方法，其特征在于，步骤4)，采用化学气相淀积方法。
7.根据权利要求6所述的方法，其特征在于，步骤4)的淀积条件为：沉淀气体以C4F8气体为主，压力为50～100毫托，上部电极功率为1000～2000W，下部电极功率为-100V～-300V，时间为1～10秒。
8.根据权利要求1所述的方法，其特征在于，所述聚合物为含有C、F成分的有机聚合物，其中，步骤2)的聚合物的厚度为0.1～0.5微米，步骤4)的聚合物的厚度为0.01～0.05微米。
9.根据权利要求1所述的方法，其特征在于，步骤5)的刻蚀和淀积条件为：刻蚀和淀积混合气体以SF6和C4F8气体为主，压力为30～300毫托，上部电极功率为500～2500W，下部电极功率为-20V～-400V，时间为1～10秒。
10.根据权利要求1所述的方法，其特征在于，步骤6)的刻蚀条件为：刻蚀气体以SF6为主，上部电极功率为1000～2000W，下部电极功率为-150V～-600V，压力为50～150毫托，刻蚀时间为1～10秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210346926.7A CN103681301B (zh) | 2012-09-17 | 2012-09-17 | 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210346926.7A CN103681301B (zh) | 2012-09-17 | 2012-09-17 | 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681301A CN103681301A (zh) | 2014-03-26 |
| CN103681301B true CN103681301B (zh) | 2016-08-17 |
Family
ID=50318498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210346926.7A Active CN103681301B (zh) | 2012-09-17 | 2012-09-17 | 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681301B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447785B (zh) * | 2018-02-26 | 2019-04-30 | 清华大学 | 基于sog圆片的深硅刻蚀方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200826189A (en) * | 2006-11-22 | 2008-06-16 | Sumitomo Precision Prod Co | Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for… |
| CN102473633A (zh) * | 2009-08-14 | 2012-05-23 | 株式会社爱发科 | 蚀刻方法 |
| CN102610560A (zh) * | 2012-03-21 | 2012-07-25 | 中微半导体设备(上海)有限公司 | 通孔侧壁形貌修饰方法 |
| CN104658914A (zh) * | 2015-02-15 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 一种改善形貌的深沟槽制造方法及深沟槽 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7074723B2 (en) * | 2002-08-02 | 2006-07-11 | Applied Materials, Inc. | Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system |
| US20080286978A1 (en) * | 2007-05-17 | 2008-11-20 | Rong Chen | Etching and passivating for high aspect ratio features |
| JP5223878B2 (ja) * | 2010-03-30 | 2013-06-26 | 株式会社デンソー | 半導体装置の製造方法 |
| KR20110139550A (ko) * | 2010-06-23 | 2011-12-29 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| KR20120000612A (ko) * | 2010-06-28 | 2012-01-04 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
2012
- 2012-09-17 CN CN201210346926.7A patent/CN103681301B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200826189A (en) * | 2006-11-22 | 2008-06-16 | Sumitomo Precision Prod Co | Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for… |
| CN102473633A (zh) * | 2009-08-14 | 2012-05-23 | 株式会社爱发科 | 蚀刻方法 |
| CN102610560A (zh) * | 2012-03-21 | 2012-07-25 | 中微半导体设备(上海)有限公司 | 通孔侧壁形貌修饰方法 |
| CN104658914A (zh) * | 2015-02-15 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 一种改善形貌的深沟槽制造方法及深沟槽 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681301A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733455B (zh) | 集成电路及其形成方法 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104347422B (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN103035501B (zh) | 一种避免空洞的多晶硅沟槽栅极的制备方法 | |
| CN108565222A (zh) | 一种SiC器件的横向变掺杂结终端结构制作方法 | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN103681301B (zh) | 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| CN107978555A (zh) | 栅极侧墙的工艺方法 | |
| CN102130006A (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
| CN206332033U (zh) | 优化表面电场的沟槽式势垒肖特基结构 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN117352547A (zh) | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 | |
| CN103441149B (zh) | 沟槽功率器件及其制作方法 | |
| CN105470297B (zh) | 一种vdmos器件及其制作方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN104538452A (zh) | 沟槽型mosfet的结构及制造方法 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN107611026B (zh) | 一种深硅刻蚀工艺 | |
| CN1937206A (zh) | 利用硼离子注入法实现氮化物半导体器件的有源区之间隔离的方法 | |
| CN205248280U (zh) | 绝缘栅双极晶体管的背面结构 | |
| CN102064130B (zh) | 利于金属填充的sdmos接触孔形状的形成方法 | |
| CN104282550A (zh) | 肖特基二极管的制造方法 | |
| CN103077920A (zh) | 改善硅通孔横向开口的干法刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |