KR20120000612A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120000612A
KR20120000612A KR1020100060948A KR20100060948A KR20120000612A KR 20120000612 A KR20120000612 A KR 20120000612A KR 1020100060948 A KR1020100060948 A KR 1020100060948A KR 20100060948 A KR20100060948 A KR 20100060948A KR 20120000612 A KR20120000612 A KR 20120000612A
Authority
KR
South Korea
Prior art keywords
gas
flow rate
present
opening
plasma
Prior art date
Application number
KR1020100060948A
Other languages
English (en)
Inventor
전용호
김동현
한제우
신경섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100060948A priority Critical patent/KR20120000612A/ko
Priority to US13/164,090 priority patent/US8822341B2/en
Publication of KR20120000612A publication Critical patent/KR20120000612A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법에 있어서, 마스크 패턴에 의해 선택적으로 노출된 반도체 기판 상에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입한다. 상기 제1 가스와 제2 가스의 유량비를 일정 범위 내에서 주기적으로 변화시키면서 플라즈마 식각과 플라즈마 증착을 동시에 수행하여 상기 반도체 기판에 개구를 형성하는 단계를 포함한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 기판에 개구를 갖는 반도체 장치를 제조하는 방법에 관한 것이다.
적층 패키지와 같은 반도체 장치를 제조하는 데 있어서, 반도체 기판에 개구(비아 홀)를 형성하고 상기 개구 내에 도전 물질을 형성하여 플러그를 형성할 수 있다. 예를 들면, 건식 식각 공정을 이용하여 상기 반도체 기판에 상기 개구를 형성할 수 있다.
이러한 종래의 비아 홀의 형성법의 하나로 보쉬 공정(bosch process)이 사용될 수 있다. 상기 보쉬 공정에 있어서, 플라즈마 에칭 공정과 플라즈마 증착 공정을 교대로 수행하여 반도체 기판 상에 종횡비가 큰 개구를 형성하게 된다.
그러나, 종래의 식각 공정에 있어서, 식각율과 스캘럽(scallop)과 같은 표면 거칠기는 서로 상반관계(trade-off)에 있다. 따라서, 공정 시간을 단축시키기 위해 식각율을 증가시키면 개구 내의 표면 거칠기가 저하되는 문제점이 있다.
본 발명의 일 목적은 보다 높은 식각율로 우수한 표면 거칠기를 갖는 개구를 형성할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 상기 개구 형성 방법을 이용하여 반도체 장치를 제조하는 방법을 제공하는 데 있다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체 장치의 제조 방법에 있어서, 마스크 패턴에 의해 선택적으로 노출된 반도체 기판 상에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입한다. 상기 제1 가스와 제2 가스의 유량비를 일정 범위 내에서 주기적으로 변화시키면서 플라즈마 식각과 플라즈마 증착을 동시에 수행하여 상기 반도체 기판에 개구를 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 개구를 형성하는 단계는 제1 위상을 갖는 상기 제1 가스를 제공하는 단계 및 상기 제1 위상과 다른 제2 위상을 갖는 제2 가스를 상기 제1 가스와 함께 제공하는 단계를 포함할 수 있다. 상기 제1 위상과 상기 제2 위상의 차이는 180°일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 가스의 유량과 상기 제2 가스의 유량의 합은 시간에 따라 일정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 가스의 유량이 최대값일 때, 상기 제2 가스의 유량은 최소값일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 가스의 최대 유량은 상기 제2 가스의 최대 유량과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 가스의 최소 유량은 상기 제2 가스의 최소 유량과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 가스의 유량이 증가할 때, 상기 제2 가스의 유량은 감소할 수 있다.
본 발명의 일 실시예에 있어서, 제1 시간 동안 상기 제1 가스와 제2 가스의 유량비는 1보다 크고, 상기 제1 시간 이후의 제2 시간 동안 상기 제1 가스와 제2 가스의 유량비는 1보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 가스는 적어도 SF6을 포함하고, 상기 제2 가스는 적어도 C4F8을 포함할 수 있다.
상기 본 발명의 다른 목적을 달성하기 위해 본 발명에 따른 반도체 장치의 제조 방법에 있어서, 반도체 기판 상에 상기 반도체 기판을 선택적으로 노출시키는 마스크 패턴을 형성한다. 상기 마스크 패턴에 의해 선택적으로 노출된 반도체 기판 상에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입한다. 상기 제1 가스와 제2 가스의 유량비를 일정 범위 내에서 주기적으로 변화시키면서 플라즈마 식각과 플라즈마 증착을 동시에 수행하여 상기 반도체 기판에 개구를 형성한다. 상기 개구를 채우는 플러그를 형성한다. 상기 플러그 상에 접속 부재를 형성한다. 상기 반도체 기판 상에 상기 접속 부재에 의해 전기적으로 연결되는 다른 반도체 장치를 부착시킨다.
본 발명의 다른 실시예에 있어서, 상기 개구를 형성하는 단계는 제1 위상을 갖는 상기 제1 가스를 제공하는 단계 및 상기 제1 위상과 다른 제2 위상을 갖는 제2 가스를 상기 제1 가스와 함께 제공하는 단계를 포함할 수 있다. 상기 제1 위상과 상기 제2 위상의 차이는 180°일 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 가스의 유량과 상기 제2 가스의 유량의 합은 시간에 따라 일정할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 가스의 유량이 최대값일 때, 상기 제2 가스의 유량은 최소값일 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 가스의 최대 유량은 상기 제2 가스의 최대 유량과 동일할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 가스의 최소 유량은 상기 제2 가스의 최소 유량과 동일할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 가스의 유량이 증가할 때, 상기 제2 가스의 유량은 감소할 수 있다.
본 발명의 다른 실시예에 있어서, 제1 시간 동안 상기 제1 가스와 제2 가스의 유량비는 1보다 크고, 상기 제1 시간 이후의 제2 시간 동안 상기 제1 가스와 제2 가스의 유량비는 1보다 작을 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 가스는 적어도 SF6을 포함하고, 상기 제2 가스는 적어도 C4F8을 포함할 수 있다.
이와 같이 구성된 발명에 따른 반도체 기판 상에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입하고, 상기 제1 가스와 제2 가스의 유량비를 일정 범위 내에서 주기적으로 변화시키면서 플라즈마 식각과 플라즈마 증착을 동시에 수행하여 상기 반도체 기판에 개구를 형성한다. 따라서, 상기 제1 가스에 의한 플라즈마 식각 공정이 수행될 때, 상기 제2 가스에 의한 플라즈마 증착 공정이 동시에 수행될 수 있다.
이에 따라, 식각율을 증가시키기 위하여 상기 제1 가스에 의한 플라즈마 식각 공정이 상대적으로 우세하게 수행되더라도, 상기 제2 가스에 의한 플라즈마 증착 공정이 동시에 수행되어 식각된 개구의 측벽을 보호함으로써 우수한 표면 거칠기를 갖는 개구를 형성할 수 있게 된다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 수행하기 위한 플라즈마 처리 장치를 나타내는 단면도이다.
도 2는 마스크 패턴이 형성된 반도체 기판을 나타내는 단면도이다.
도 3은 도 1의 플라즈마 처리 장치를 이용하여 형성된 개구를 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 제1 및 제2 가스들의 유량 및 유량비의 변화를 나타내는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 6 스텝의 공정 사이클을 갖는 개구 형성 공정에서의 제1 및 제2 가스들의 유량 변화를 나타내는 그래프이다.
도 6 및 도 7은 도 5의 공정 사이클의 수행 결과를 나타내는 그래프들이다.
도 8은 본 발명의 일 실시예에 따른 10 스텝의 공정 사이클을 갖는 개구 형성 공정에서의 제1 및 제2 가스들의 유량 변화를 나타내는 그래프이다.
도 9a 내지 9e는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 수행하기 위한 플라즈마 처리 장치를 나타내는 단면도이다.
도 1을 참조하면, 플라즈마 처리 장치(100)는 기판(10)을 가공하기 위한 챔버(102) 및 챔버(102) 내에 플라즈마를 제공하는 플라즈마 발생부를 포함한다.
본 발명의 일 실시예에 있어서, 상기 플라즈마 발생부는 플라즈마 전력(RF 전력)을 이용하여 챔버(102) 내에 플라즈마를 발생시킬 수 있다. 상기 플라즈마 발생부는 챔버(102) 내에 소스 가스를 제공하는 가스 공급부(130) 및 고주파 발생부를 포함할 수 있다. 상기 고주파 발생부는 챔버(102) 내부에 제공된 가스에 고주파를 인가하여 플라즈마 상태로 형성시킬 수 있다. 상기 고주파 발생부는 상부 전극(110), 소스 전원 공급기(140), 하부 전극(120), 및 바이어스 전압 공급기(150)를 포함할 수 있다.
상부 전극(110)은 디스크 형상을 가지며 챔버(102)의 상부에 배치되어 소스 전원이 인가되는 제1 전극(112)과, 제1 전극(112)과 대응하는 디스크 형상을 갖고 제1 전극(112)의 하부면에 결합되는 제2 전극(114)을 포함할 수 있다. 상부 전극(110)은 제1 스위치를 통해 소스 전원 공급기(source power generator, 140)에 연결된다.
하부 전극(120)은 공정 챔버(102)의 바닥 상에 지지되고, 반도체 기판(10)은 하부 전극(120)의 상부면 상에 지지된다. 반도체 기판(10)은 진공 또는 정전기력에 의해 하부 전극(120)의 상부면에 고정된다. 하부 전극(120)은 제2 스위치를 통해 바이어스 전원 공급기(bias power generator, 150)에 연결된다.
상기 고주파 발생부의 구조는 이에 한정되지 않으며, 플라즈마 발생 방법에 따라 다양한 변형이 가능함을 이해할 수 있을 것이다. 또한, 챔버(102)의 일측에는 챔버(102)의 하부와 연통하는 진공 펌프(160)를 포함하는 배기부가 구비될 수 있다. 상기 배기부는 챔버(102) 내의 가스, 공정 부산물 등을 외부로 배출할 수 있다.
본 발명의 일 실시예에 있어서, 가스 공급부(130)는 제1 가스 공급부(132) 및 제2 가스 공급부(134)를 포함할 수 있다. 제1 가스 공급부(132)는 플라즈마 식각을 위한 제1 가스를 제공하고 제2 가스 공급부(134)는 플라즈마 증착을 위한 제2 가스를 공급할 수 있다. 예를 들면, 상기 제1 가스는 적어도 SF6을 포함하고, 상기 제2 가스는 적어도 C4F8을 포함할 수 있다.
이하에서는, 도 1의 플라즈마 처리 장치(100)를 이용하여 반도체 기판에 개구를 형성하는 방법에 대하여 설명하기로 한다.
도 2는 마스크 패턴이 형성된 반도체 기판을 나타내는 단면도이고, 도 3은 도 1의 플라즈마 처리 장치를 이용하여 형성된 개구를 나타내는 단면도이다.
먼저, 반도체 기판(10) 상에 반도체 기판(10)을 선택적으로 노출시키는 마스크 패턴(20)을 형성한다. 예를 들면, 반도체 기판(10)은 실리콘을 포함하는 웨이퍼일 수 있다. 또한, 포토레지스트 막을 반도체 기판(10) 상에 형성한 후, 상기 포토레지스 막을 패터닝하여 마스크 패턴(20)을 형성할 수 있다.
이와 다르게, 반도체 기판(10) 상에 절연막을 형성한 후, 상기 절연막 상에 마스크 패턴(20)을 형성하여 상기 절연막에 개구를 형성할 수 있다. 예를 들면, 상기 절연막은 실리콘 산화물을 포함할 수 있다.
이어서, 챔버(102) 내에 반도체 기판(10)을 로딩한 후, 챔버(102) 내에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입한다. 이 때, 챔버(102) 내에 상기 제1 및 제2 가스들과 함께 불활성 가스도 함께 공급될 수 있다.
이후, 플라즈마 파워를 공급하여 챔버(102) 내에 플라즈마를 발생시킨다. 예를 들면, 챔버(102) 내의 압력은 10 mT 내지 90 mT이고, RF 전력은 1000 W 내지 3000 W이며, 바이어스 전압은 200 V 내지 600 V일 수 있다.
이에 따라, 상기 제1 가스는 활성화되어 반도체 기판(10)의 표면을 수직 방향으로 식각하고(플라즈마 식각 공정), 이와 함께, 상기 제2 가스는 활성화되어 식각된 개구의 측벽 상에 보호막을 형성한다(플라즈마 증착(패시베이션) 공정).
도 3에 도시된 바와 같이, 상술한 공정들을 수행하여 반도체 기판(10)에 원하는 깊이(H) 및 폭(D)을 갖는 개구를 형성한다. 이 때, 상기 개구의 측벽은 스캘럽 현상에 의한 소정 깊이(d)의 표면 거칠기를 가질 수 있다.
도 4는 본 발명의 일 실시예에 따른 제1 및 제2 가스들의 유량 및 유량비의 변화를 나타내는 그래프이다.
본 발명의 일 실시예에 있어서, 상기 제1 가스의 유량은 일정 범위 내에서 시간에 따라 주기적으로 변화되고, 상기 제2 가스의 유량은 일정 범위 내에서 시간에 따라 주기적으로 변화될 수 있다. 상기 제1 가스의 유량과 상기 제2 가스의 유량의 합은 시간에 따라 일정할 수 있다. 예를 들면, 상기 제1 가스는 100 sccm 내지 400 sccm일 수 있고, 상기 제2 가스는 100 sccm 내지 400 sccm일 수 있다.
또한, 상기 제1 가스의 유량은 제1 위상을 가질 수 있고, 상기 제2 가스의 유량은 상기 제1 위상과 다른 제2 위상을 가질 수 있다. 상기 제1 위상과 상기 제2 위상의 차이는 90° 내지 180°일 수 있다.
도 4에 도시된 바와 같이, 상기 제1 가스의 유량과 상기 제2 가스의 유량은 180°의 위상차를 가질 수 있다. 상기 제1 가스의 유량이 최대값일 때, 상기 제2 가스의 유량은 최소값일 수 있다. 상기 제1 가스의 유량이 최대값일 때, 상기 제2 가스의 유량은 최대값일 수 있다. 또한, 상기 제1 가스의 최대 유량은 상기 제2 가스의 최대 유량과 동일할 수 있고, 상기 제1 가스의 최소 유량은 상기 제2 가스의 최소 유량과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 가스와 상기 제2 가스의 유량비는 공정 사이클 동안 주기적으로 변화할 수 있다. 또한, 상기 제1 가스의 유량이 증가할 때, 상기 제2 가스의 유량은 감소할 수 있다. 상기 제1 가스의 유량이 감소할 때, 상기 제2 가스의 유량은 증가할 수 있다.
도 4에 도시된 바와 같이, 일회의 공정 사이클 내의 제1 시간(0 ~ t1, t2 ~ t3, t4 ~ t5) 동안 상기 제1 가스와 상기 제2 가스의 유량비는 1보다 크고, 일회의 공정 사이클 내의 제2 시간(t1 ~ t2, t3 ~ t4) 동안 상기 제1 가스와 상기 제2 가스의 유량비는 1보다 작을 수 있다.
따라서, 상기 제1 시간 동안에는 상기 제1 가스에 의한 플라즈마 식각 공정이 상대적으로 우세하고, 상기 제2 시간 동안에는 상기 제2 가스에 의한 플라즈마 증착 공정이 상대적으로 우세할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 가스와 상기 제2 가스가 동시에 주기적으로 공급되어 플라즈마 식각과 플라즈마 증착을 동시에 수행할 수 있다. 상기 제1 가스에 의한 플라즈마 식각 공정이 수행될 때, 상기 제2 가스에 의한 플라즈마 증착 공정이 동시에 수행될 수 있다.
따라서, 식각율을 증가시키기 위하여 상기 제1 가스에 의한 플라즈마 식각 공정이 상대적으로 우세하게 수행되더라도, 상기 제2 가스에 의한 플라즈마 증착 공정이 동시에 수행되어 식각된 개구의 측벽을 보호함으로써 우수한 표면 거칠기를 갖는 개구를 형성할 수 있게 된다.
도 5는 본 발명의 일 실시예에 따른 6 스텝의 공정 사이클을 갖는 개구 형성 공정에서의 제1 및 제2 가스들의 유량 변화를 나타내는 그래프이며, 도 6 및 도 7은 도 5의 공정 사이클의 수행 결과를 나타내는 그래프들이다.
도 5를 참조하면, 제1 가스(SF6)는 200 sccm 내지 400 sccm의 범위 내에서 주기적으로 공급되고, 제2 가스(C4F8)는 200 sccm 내지 400 sccm의 범위 내에서 상기 제1 가스와 180°의 위상차를 가지고 주기적으로 공급될 수 있다.
도 6은 개구의 폭(D)의 증가에 따른 스캘럽에 의한 깊이(d)와 식각율(E/R)의 변화를 나타낸다.
종래의 보쉬 공정에 따르면, 개구의 폭(D)이 증가함에 따라, 식각율(E/R)은 증가하지만 개구의 표면 거칠기가 저하된다. 그러나, 도 6을 참조하면, 본 발명에 따른 개구 형성 방법에 따르면, 개구의 크기에 따라 식각율(E/R)이 증가하더라도 개구의 표면 거칠기는 일정한 값을 갖는다. 따라서, 식각율의 증가와는 관계없이 스캘럽에 의한 표면 거칠기는 일정한 값을 가질 수 있다.
도 7은 스텝 시간의 증가에 따른 스캘럽에 의한 깊이(d)와 식각율(E/R)의 변화를 나타낸다.
종래의 보쉬 공정에 따르면, 스텝 시간이 증가함에 따라, 식각율(E/R)은 증가하지만 개구의 표면 거칠기가 저하된다. 그러나, 도 7을 참조하면, 본 발명에 따른 개구 형성 방법에 따르면, 스텝 시간에 따라 식각율(E/R)이 증가하더라도 개구의 표면 거칠기는 일정한 값을 갖는다. 따라서, 식각율의 증가와는 관계없이 스캘럽에 의한 표면 거칠기는 일정한 값을 가질 수 있다.
본 발명에 따른 개구 형성 방법에서는, 식각율과 스캘럽과 같은 표면 거칠기는 서로 상반관계(trade-off)에 있지 않게 된다. 그러므로, 높은 식각율로 우수한 표면 거칠기를 갖는 개구를 형성할 수 있게 된다.
도 8은 본 발명의 일 실시예에 따른 10 스텝의 공정 사이클을 갖는 개구 형성 공정에서의 제1 및 제2 가스들의 유량 변화를 나타내는 그래프이다.
도 8을 참조하면, 제1 가스(SF6)는 200 sccm 내지 400 sccm의 범위 내에서 주기적으로 공급되고, 제2 가스(C4F8)는 200 sccm 내지 400 sccm의 범위 내에서 상기 제1 가스와 180°의 위상차를 가지고 주기적으로 공급될 수 있다. 상기 제1 및 제2 가스들의 유량 및 유량비 그리고 위상차는 플라즈마 발생 방법 및 원하는 개구의 형상에 따라 다양한 변형이 가능함을 이해할 수 있을 것이다.
도 9a 내지 9e는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다. 본 실시예에 따른 반도체 장치의 제조 방법은 제1 가스와 제2 가스의 유량비를 주기적으로 변화시켜 플라즈마 식각과 플라즈마 증착을 동시에 수행하는 공정을 이용하여 수행될 수 있다.
도 9a를 참조하면, 예비 반도체 칩들이 형성된 반도체 기판(10)을 마련한다. 반도체 기판(10)은 제1 면(12) 및 제1 면(12)과 반대하는 제2 면(14)을 가질 수 있다.
본 발명의 다른 실시예에 있어서, 기판(10)은 실리콘 웨이퍼일 수 있다. 상기 웨이퍼는 다이 영역(DA) 및 절단 영역(CA)을 가질 수 있다. 상기 예비 반도체 칩들은 다이 영역(DA)에 형성될 수 있다. 즉, 상기 예비 반도체 칩들은 절단 영역(CA)에 의해 구분될 수 있다. 절단 영역(CA)은 이후의 소잉(sawing) 공정 등에 의해 절단되어 상기 예비 반도체 칩들로부터 개별적으로 분리된 반도체 칩들을 형성할 수 있다.
기판(10)의 제1 면(12) 상에는 다수개의 칩 패드들(도시되지 않음)이 형성될 수 있다. 상기 예비 반도체 칩들은 내부에 형성된 다수개의 회로 소자들을 포함할 수 있다. 입출력 신호들은 상기 칩 패드들을 통해 상기 회로 소자에 입력되거나 상기 회로 소자로부터 출력될 수 있다.
도 9b를 참조하면, 반도체 기판(10) 상에 반도체 기판(10)을 선택적으로 노출시키는 마스크 패턴(20)을 형성한다.
본 발명의 다른 실시예에 있어서, 포토레지스트 막을 반도체 기판(10) 상에 형성한 후, 상기 포토레지스 막을 패터닝하여 마스크 패턴(20)을 형성할 수 있다.
도 9c를 참조하면, 마스크 패턴(20)을 식각 마스크로 이용하여 반도체 기판(10)에 개구(22)를 형성한다.
본 발명의 다른 실시예에 있어서, 도 1의 플라즈마 챔버 내에 반도체 기판(10)을 로딩한 후, 상기 챔버 내에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입한다. 예를 들면, 상기 제1 가스는 적어도 SF6을 포함하고, 상기 제2 가스는 적어도 C4F8을 포함할 수 있다.
이후, 플라즈마 파워를 공급하여 상기 챔버 내에 플라즈마를 발생시킨다. 예를 들면, 상기 챔버 내의 압력은 10 mT 내지 90 mT이고, RF 전력은 1000 W 내지 3000 W이며, 바이어스 전압은 200 V 내지 600 V일 수 있다.
이어서, 상기 제1 가스와 제2 가스의 유량비를 일정 범위 내에서 주기적으로 변화시키면서 플라즈마 식각과 플라즈마 증착을 동시에 수행하여 반도체 기판(10)에 개구(22)를 형성한다. 이에 따라, 상기 제1 가스는 활성화되어 반도체 기판(10)의 표면을 수직 방향으로 식각하고, 이와 함께, 상기 제2 가스는 활성화되어 식각된 개구의 측벽 상에 보호막을 형성한다.
도 4를 참조로 하여 설명한 공정을 수행하여 반도체 기판(10)에 원하는 깊이 및 폭을 갖는 개구(22)를 형성할 수 있다. 이 경우에 있어서, 개구(22)는 재배선 패드(도시되지 않음)를 관통하여 형성될 수 있다. 상기 재배선 패드는 반도체 기판(10)의 제1 면(12) 상에 형성되어 상기 칩 패드와 전기적으로 연결될 수 있다. 이와 다르게, 개구(22)는 상기 칩 패드가 형성된 영역에 형성되어 상기 칩 패드를 관통할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 가스의 유량은 일정 범위 내에서 시간에 따라 주기적으로 변화되고, 상기 제2 가스의 유량은 일정 범위 내에서 시간에 따라 주기적으로 변화될 수 있다. 상기 제1 가스의 유량과 상기 제2 가스의 유량의 합은 시간에 따라 일정할 수 있다.
또한, 상기 제1 가스의 유량은 제1 위상을 가질 수 있고, 상기 제2 가스의 유량은 상기 제1 위상과 다른 제2 위상을 가질 수 있다. 상기 제1 위상과 상기 제2 위상의 차이는 90° 내지 180°일 수 있다.
예를 들면, 상기 제1 가스의 유량과 상기 제2 가스의 유량은 180°의 위상차를 가질 수 있다. 상기 제1 가스의 유량이 최대값일 때, 상기 제2 가스의 유량은 최소값일 수 있다. 상기 제1 가스의 유량이 최대값일 때, 상기 제2 가스의 유량은 최대값일 수 있다. 또한, 상기 제1 가스의 최대 유량은 상기 제2 가스의 최대 유량과 동일할 수 있고, 상기 제1 가스의 최소 유량은 상기 제2 가스의 최소 유량과 동일할 수 있다. 또한, 상기 제1 가스의 유량이 증가할 때, 상기 제2 가스의 유량은 감소할 수 있다. 상기 제1 가스의 유량이 감소할 때, 상기 제2 가스의 유량은 증가할 수 있다.
도 9d를 참조하면, 개구(22)를 채우는 플러그(30)를 형성한다.
본 발명의 다른 실시예에 있어서, 개구(22)의 내벽 상에 절연막(도시되지 않음)을 형성한 후, 개구(22)를 포함한 기판(10)의 제1 면(12) 상에 시드층(도시되지 않음)을 형성할 수 있다. 상기 시드층은 스퍼터링 공정에 의해 형성될 수 있다. 상기 시드층은 상기 절연막에 대하여 밀착성이 우수하고 이후에 형성될 플러그와의 용접에 대한 젖음성이 우수한 금속을 사용할 수 있다. 상기 시드층은 Ti/Cu, Ti/Pd, Ti/Ni, Cr/Cu 또는 이들의 조합으로 이루어진 합금층을 포함할 수 있다. 이어서, 전해 도금 공정을 이용하여 개구(22)를 채우는 플러그(30)를 형성할 수 있다. 예를 들면, 플러그(30)는 금(Au), 은(Ag), 구리(Cu), 백금(Pt) 등을 포함할 수 있다.
이와 다르게, 플러그(30)는 화학 기상 증착 공정 또는 물리 기상 증착 공정에 의해 형성되거나 박막 형성 공정 및 에치백 공정을 반복적으로 수행하여 형성될 수 있다.
이어서, 기판(10)의 제2 면(14)을 부분적으로 제거하여 플러그(30)의 하부를 노출시킨다. 기판(10)의 제2 면(14) 전체를 연마 공정 또는 식각 공정에 의해 부분적으로 제거할 수 있다. 예를 들면, 기판(10)의 제2 면(14)을 화학 기계적 연마 공정을 통해 제거할 수 있다. 기판(10)의 제2 면(14)이 제거되는 두께는 기판(10)을 관통하여 형성되는 플러그의 길이, 제조 공정에서의 기판(10)의 비틀림(warpage) 등을 고려하여 선택될 수 있다.
도 9e를 참조하면, 기판(10)의 절단 영역(CA)을 따라 절단하여 개별적으로 분리된 제1 및 제2 반도체 칩들을 형성한 후, 상기 제1 반도체 칩의 플러그(30) 상에 접속 부재(40)를 형성한다. 상기 제1 반도체 칩 상에 상기 제2 반도체 칩을 적층시키고 접속 부재(40)를 이용하여 상기 제1 반도체 칩의 플러그(30)와 상기 제2 반도체 칩의 플러그(60)를 전기적으로 연결시킨다. 상기 제1 및 제2 반도체 칩들을 실장 기판(도시되지 않음) 상에 실장시켜 적층 패키지를 완성한다.
상술한 바와 같이, 본 발명에 따른 반도체 장치의 제조 방법은 반도체 기판 상에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입하고, 상기 제1 가스와 제2 가스의 유량비를 일정 범위 내에서 주기적으로 변화시키면서 플라즈마 식각과 플라즈마 증착을 동시에 수행하여 상기 반도체 기판에 개구를 형성한다. 따라서, 상기 제1 가스에 의한 플라즈마 식각 공정이 수행될 때, 상기 제2 가스에 의한 플라즈마 증착 공정이 동시에 수행될 수 있다.
이에 따라, 식각율을 증가시키기 위하여 상기 제1 가스에 의한 플라즈마 식각 공정이 상대적으로 우세하게 수행되더라도, 상기 제2 가스에 의한 플라즈마 증착 공정이 동시에 수행되어 식각된 개구의 측벽을 보호함으로써 우수한 표면 거칠기를 갖는 개구를 형성할 수 있게 된다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 반도체 기판 20 : 마스크 패턴
22 : 개구 30 : 플러그
40 : 접속 부재 100 : 플라즈마 처리 장치
102 : 챔버 110 : 상부 전극
120 : 하부 전극 130 : 가스 공급부
132 : 제1 가스 공급부 134 : 제2 가스 공급부
140 : 소스 전원 공급기 150 : 바이어스 전압 공급기

Claims (10)

  1. 마스크 패턴에 의해 선택적으로 노출된 반도체 기판 상에 플라즈마 식각을 위한 제1 가스 및 플라즈마 증착을 위한 제2 가스를 도입하는 단계;
    상기 제1 가스와 제2 가스의 유량비를 일정 범위 내에서 주기적으로 변화시키면서 플라즈마 식각과 플라즈마 증착을 동시에 수행하여 상기 반도체 기판에 개구를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 개구를 형성하는 단계는
    제1 위상을 갖는 상기 제1 가스를 제공하는 단계; 및
    상기 제1 위상과 다른 제2 위상을 갖는 제2 가스를 상기 제1 가스와 함께 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 제1 위상과 상기 제2 위상의 차이는 180°인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서, 상기 제1 가스의 유량과 상기 제2 가스의 유량의 합은 시간에 따라 일정한 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서, 상기 제1 가스의 유량이 최대값일 때, 상기 제2 가스의 유량은 최소값인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서, 상기 제1 가스의 최대 유량은 상기 제2 가스의 최대 유량과 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서, 상기 제1 가스의 최소 유량은 상기 제2 가스의 최소 유량과 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서, 상기 제1 가스의 유량이 증가할 때, 상기 제2 가스의 유량은 감소하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서, 제1 시간동안 상기 제1 가스와 제2 가스의 유량비는 1보다 크고, 상기 제1 시간 이후의 제2 시간 동안 상기 제1 가스와 제2 가스의 유량비는 1보다 작은 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항에 있어서, 상기 제1 가스는 적어도 SF6을 포함하고, 상기 제2 가스는 적어도 C4F8을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020100060948A 2010-06-28 2010-06-28 반도체 장치의 제조 방법 KR20120000612A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100060948A KR20120000612A (ko) 2010-06-28 2010-06-28 반도체 장치의 제조 방법
US13/164,090 US8822341B2 (en) 2010-06-28 2011-06-20 Methods of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100060948A KR20120000612A (ko) 2010-06-28 2010-06-28 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120000612A true KR20120000612A (ko) 2012-01-04

Family

ID=45352945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060948A KR20120000612A (ko) 2010-06-28 2010-06-28 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US8822341B2 (ko)
KR (1) KR20120000612A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251072B1 (ko) * 2011-07-12 2013-04-12 에이피티씨 주식회사 반도체소자의 식각방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084695A (ja) * 2011-10-06 2013-05-09 Tokyo Electron Ltd 半導体装置の製造方法
US8652969B2 (en) * 2011-10-26 2014-02-18 International Business Machines Corporation High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
GB2499816A (en) * 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
US8951915B2 (en) 2012-09-11 2015-02-10 Infineon Technologies Ag Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
CN103681301B (zh) * 2012-09-17 2016-08-17 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
US9275869B2 (en) * 2013-08-02 2016-03-01 Lam Research Corporation Fast-gas switching for etching
CN103413779B (zh) * 2013-08-09 2015-09-30 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN103646918B (zh) * 2013-11-28 2017-01-11 中微半导体设备(上海)有限公司 硅通孔的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230981B1 (ko) 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
EP1357584A3 (en) * 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US7393561B2 (en) * 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
US6784108B1 (en) * 2000-08-31 2004-08-31 Micron Technology, Inc. Gas pulsing for etch profile control
WO2002071463A1 (en) * 2001-03-02 2002-09-12 Tokyo Electron Limited Shower head gas injection apparatus with secondary high pressure pulsed gas injection
US20050211668A1 (en) 2004-03-26 2005-09-29 Lam Research Corporation Methods of processing a substrate with minimal scalloping
KR100746910B1 (ko) 2006-05-12 2007-08-07 한국과학기술원 플라즈마 식각장치 및 식각방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251072B1 (ko) * 2011-07-12 2013-04-12 에이피티씨 주식회사 반도체소자의 식각방법

Also Published As

Publication number Publication date
US8822341B2 (en) 2014-09-02
US20110318930A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
KR20120000612A (ko) 반도체 장치의 제조 방법
CN101114592B (zh) 半导体装置及其制造方法
US8476116B2 (en) Reduction of etch microloading for through silicon vias
US7932175B2 (en) Method to form a via
TWI459485B (zh) 晶片封裝體的形成方法
US20070269931A1 (en) Wafer level package and method of fabricating the same
JP2007311584A (ja) 半導体装置の製造方法
JP2011086773A (ja) 半導体装置及び回路基板並びに電子機器
JP2010093284A (ja) 半導体装置の製造方法
JP2006005343A (ja) ウエハレベルチップスケールパッケージ製造方法
TWI489605B (zh) 晶片封裝體及其形成方法
US9922899B2 (en) Method of manufacturing element chip and element chip
JP6058268B2 (ja) インターポーザ及びその形成方法
CN116490971A (zh) 具内置emi屏蔽的封装结构
JP2012178520A (ja) 半導体装置及びその製造方法
JP5703556B2 (ja) 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器
US20120104445A1 (en) Chip package and method for forming the same
TWI512920B (zh) 晶片封裝體及其形成方法
JP6002008B2 (ja) 半導体装置の製造方法
JP6492286B2 (ja) 素子チップの製造方法
TWI484597B (zh) 晶片封裝體及其形成方法
EP3478629B1 (en) Component with a thin-layer covering and method for its production
JP2012209440A (ja) 半導体装置、回路基板および電子機器
US10077187B2 (en) Semiconductor structure and manufacturing method thereof
JP2007095894A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination