CN102473633A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN102473633A
CN102473633A CN2010800359635A CN201080035963A CN102473633A CN 102473633 A CN102473633 A CN 102473633A CN 2010800359635 A CN2010800359635 A CN 2010800359635A CN 201080035963 A CN201080035963 A CN 201080035963A CN 102473633 A CN102473633 A CN 102473633A
Authority
CN
China
Prior art keywords
gas
diaphragm
etching
work procedure
fluoro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800359635A
Other languages
English (en)
Other versions
CN102473633B (zh
Inventor
森川泰宏
邹弘纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102473633A publication Critical patent/CN102473633A/zh
Application granted granted Critical
Publication of CN102473633B publication Critical patent/CN102473633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种蚀刻方法,可对由硅构成的被处理体形成想要的纵横比及形状的沟道或通孔。具有使用含卤化氢气体的蚀刻工序,其向真空腔(1)内导入含卤化氢气体蚀刻硅基板(9);使用含氟气体的蚀刻工序,其向真空腔(1)内导入含氟气体蚀刻硅基板(9);保护膜形成工序,其溅镀浮动电极(15),在硅基板(9)上形成保护膜;保护膜去除工序,其将高频偏压功率施加给基板电极(8),去除保护膜的一部分,将使用含氟气体的蚀刻工序、保护膜形成工序及保护膜去除工序以此顺序重复进行。

Description

蚀刻方法
技术领域
本发明涉及一种蚀刻方法,更详细地说是涉及一种由硅构成的被处理体的蚀刻方法。
背景技术
近年来,随着半导体装置集成度的增加,单个元件的尺寸渐趋小型化。所以,对旨在保证元件分离或存储单元容量面积的硅基板上所形成的沟道(槽)或通孔(孔),要求其有很高的纵横比(沟道(或通孔)的深度/沟道(或通孔)的直径)。
以往对于在硅基板上形成沟道或通孔的方法,包括一种通过将含氟气体等离子化并生成氟自由基而蚀刻硅基板的方法。在这种情况下,由于氟自由基与硅自发地进行反应,所以室温的蚀刻为各向同性。因此,现在采用的是在蚀刻硅基板形成沟道或通孔的一部分后,在其侧壁上形成保护膜,进而进行蚀刻的方法(例如,参照专利文献1)。
现有技术文献
专利文献
专利文献1:国际公开WO2006/003962.
发明概要
发明要解决的技术问题
在上述现有方法中,是通过形成保护膜,来抑制侧壁被蚀刻。但却出现了问题,即因一边重复执行蚀刻工序和保护膜形成工序,一边形成沟道或通孔,而在这些侧壁上产生凹凸或类似情况。再有,硅基板的蚀刻,是在硅基板上形成规定形状的掩膜后,对暴出掩膜的部分进行的。此处,掩膜正下方部分,容易被氟自由基进入,保护膜容易受到损伤。因此,还存在一个问题,即随着蚀刻朝深度方向进行,侧壁也被蚀刻,而无法得到想要的形状的沟道或通孔。
上述问题在要形成纵横比高的沟道或通孔时变得显著。因此,本发明的目的在于提供一种蚀刻方法,其对于由硅构成的被处理体,可以形成想要的纵横比及形状的沟道或通孔。
本发明的其他目的及优点通过下述内容将会变得显而易见。
发明内容
解决技术问题的手段
本发明的第一方式,是在处理室内产生等离子,蚀刻由设置在该处理室内的基板电极上的硅构成的被处理体的方法,其特征在于:具有使用含卤化氢气体的蚀刻工序,其将含卤化氢气体导入所述处理室内,蚀刻所述被处理体;使用含氟气体的蚀刻工序,其将含氟气体导入所述处理室内,蚀刻所述被处理体;保护膜形成工序,其溅镀与所述被处理体相向配置的固体材料,在所述被处理体上形成保护膜;保护膜去除工序,其向所述基板电极施加高频偏压功率,去除所述保护膜的一部分,其中将使用含氟气体的蚀刻工序、保护膜形成工序及保护膜去除工序以此顺序重复进行。
在上述重复工序中,将使用含氟气体的蚀刻工序、保护膜形成工序及保护膜去除工序以此顺序重复即可,也可将使用含氟气体的蚀刻工序和保护膜形成工序的任意一个为最开始。
本发明的第一方式,优选最开始进行所述使用含卤化氢气体的蚀刻工序。即优选在被处理体的表面上形成有规定形状的掩膜,使用含卤化氢气体蚀刻该掩膜正下方的硅。
本发明的第一方式,在所述使用含卤化氢气体的蚀刻工序之后,可将所述使用含氟气体的蚀刻工序、所述保护膜形成工序及所述保护膜去除工序以此顺序重复进行。
再有,本发明的第一方式,可在将所述使用含氟气体的蚀刻工序、所述保护膜形成工序及所述保护膜去除工序以此顺序重复进行之后,进行所述使用含卤化氢气体的蚀刻工序。
进而,本发明的第一方式,也可交互进行所述使用含卤化氢气体的蚀刻工序、和将所述使用含氟气体的蚀刻工序、所述保护膜形成工序及所述保护膜去除工序以此顺序重复进行的工序。
本发明的第二方式,是在处理室内产生等离子,将由设置在该处理室内的基板电极上的硅构成的被处理体蚀刻的方法,其特征在于:具有使用含卤化氢气体的蚀刻工序,其将含卤化氢气体导入所述处理室内,蚀刻所述被处理体;保护膜形成工序,其溅镀与所述被处理体相向设置的固体材料,在所述被处理体上形成保护膜;使用含氟气体的蚀刻工序,其将含氟气体导入所述处理室内的同时向所述基板电极施加高频偏压功率,去除所述保护膜的一部分的同时蚀刻所述被处理体,其中将所述保护膜形成工序和所述使用含氟气体的蚀刻工序以此顺序重复进行。
本发明的第二方式优选最开始进行所述使用含卤化氢气体的蚀刻工序。即优选在被处理体的表面形成有规定形状的掩膜,使用含卤化氢气体蚀刻该掩膜正下方的硅。
本发明的第二方式,在所述使用含卤化氢气体的蚀刻工序后,可将所述保护膜形成工序和所述使用含氟气体的蚀刻工序以此顺序重复进行。
再有,本发明的第二方式,也可在将所述保护膜形成工序和所述使用含氟气体的蚀刻工序以此顺序重复进行后,进行所述使用含卤化氢气体的蚀刻工序。
进而,本发明的第二方式,也可交互进行所述使用含卤化氢气体的蚀刻工序,和将所述保护膜形成工序与所述使用含氟气体的蚀刻工序以该顺序重复进行的工序。
在本发明的第一方式及第二方式中,优选所述含卤化氢气体含有氟元素。
在本发明的第一方式及第二方式中,所述卤化氢可以是从碘化氢、氯化氢及溴化氢的组中选出的至少一种。
在本发明的第一方式及第二方式中,所述含氟气体可以是包含从六氟化硫气体、三氟化氮气体、氟气、四氟化硅气体、二氟化氙气体、氟化碘气体及碘化碳氟化合物气体构成的组中选出的至少一种的气体。
在本发明的第一方式及第二方式中,所述固体材料,可以是使用从氟树脂、硅、碳、碳化硅、氧化硅及氮化硅的组中选出的材料构成的。
发明效果
根据本发明的第一方式,由于具有使用含卤化氢气体的蚀刻工序、使用含氟气体的蚀刻工序、保护膜形成工序、以及保护膜去除工序,将使用含氟气体的蚀刻工序、保护膜形成工序及保护膜去除工序以此顺序重复进行,所以成为可以对由硅构成的被处理体,形成想要的纵横比及形状的沟道或通孔。
根据本发明的第二方式,由于具有使用含卤化氢气体的蚀刻工序、保护膜形成工序、以及使用含氟气体的蚀刻工序,将保护膜形成工序和使用含氟气体的蚀刻工序以此顺序重复进行,所以成为可以对由硅构成的被处理体形成想要的纵横比及形状的沟道或通孔。再有,在使用含氟气体的蚀刻工序中,由于在去除保护膜的一部分的同时蚀刻被处理体,所以可以减少整体的工序数。
附图说明
图1是在本实施方式中使用的NLD方式的蚀刻装置的示意图。
图2是本实施方式中的使用含氟气体的蚀刻工序、保护膜形成工序及保护膜去除工序的顺序。
图3(a)~(e)是硅基板的局部剖面示意图。
具体实施方式
图1示出了在本实施方式中使用的NLD(Magnetic Neutral Loop Discharge;磁中性线放电)类型的蚀刻装置。NLD类型,由于可以控制等离子的直径和大小,所以与通常类型相比具有蚀刻精度高和能溅镀的优点。在本发明中优选使用这种类型。但是,本发明并不仅限于NLD类型,也可以是能产生等离子的其他型式的蚀刻装置。
在图1中,作为处理室的真空腔1,具备上部的等离子产生部2、以及下部的基板处理部3。基板处理部3上安装有排气口4,排气口4连接在合适的排气系统(图中未示出)中。再有,在等离子产生部2的外部安装有3个磁场线圈5、6、7。通过这些磁场线圈,在真空腔1的内部形成磁中性线。
在基板处理部3上,安装有基板电极8,作为被处理体的硅基板9载置于基板电极8上。再有,基板电极8,通过阻塞电容器10,连接在施加射频偏压的高频偏压电源11上。
在等离子产生部2和3个磁场线圈5、6、7之间,配置有用于产生等离子的3个高频天线线圈12。这些高频天线线圈12连接在高频电源13上,设置为可沿3个磁场线圈5、6、7在等离子产生部2上形成的磁中性线而施加交流电场。由此,可使磁中性线上产生放电等离子。
等离子产生部2的顶板,电位上维持在悬浮状态,作为浮动电极14而发挥作用。浮动电极14上设置有固体材料15。固体材料15,例如用氟树脂、硅、碳、碳化硅、氧化硅或氮化硅等构成。
高频电源13至高频天线线圈12的馈线,在中途岔开,经由变电容器16朝向浮动电极14。由此,从高频电源13向浮动电极14间歇施加高频功率,在浮动电极14上产生自偏压。另外,也可用开关代替可变电容器16。再有,也可将浮动电极14用的高频电源和高频天线线圈12用的高频电源分开安装。
真空腔1上连接有提供含卤化氢气体的供给线路17,以及通过含氟气体供给线路18。在供给线路17的中途安装有控制装置19,控制含卤化氢气体的供给、停止,以及供给中的流量。再有,供给线路18的中途安装有控制装置20,控制含氟气体的供给、停止,以及供给中的流量。
在供给线路18中,设置为提供稀有气体的供给线路21连接在控制装置20的下游,含氟气体和稀有气体在气体混合部22中混合。由此,可以向真空腔1提供这些混合气体。再有,如通过控制装置20停止含氟气体的供给,则可仅将稀有气体提供给真空腔1。另外,在本实施方式中,也可将含氟气体的供给线路和稀有气体的供给线路分开安装。
作为卤化氢,例如可使用碘化氢、氯化氢或溴化氢。含卤化氢气体可包含卤化氢以外的气体,特别优选含有氟气或氧气。通过含有氟,蚀刻速度变大提高生产能力。再有通过含有氧,由卤化氢和硅的反应而形成的生成物分解,蚀刻顺畅进行。
含氟气体可使用六氟化硫(SF6)气体、三氟化氮(NF3)气体、氟(F2)气、四氟化硅(SiF4)气体、二氟化氙(XeF2)气体、氟化碘(IF6或IF7)气体或碘化碳氟化合物气等,但优选使用六氟化硫。再有,可使用作为氩(Ar)、氙(Xe)、氪(Kr)或氮(N2)等作为稀有气体。
接着,用图1的蚀刻装置对蚀刻硅基板9的方法进行说明。
首先,向真空腔1的内部导入含卤化氢气体,蚀刻硅基板9。此处,采用在硅基板9的表面,安装着具有预定图案的掩膜(图中未示出)的基板。通过蚀刻露出掩膜的硅基板9,可以在硅基板9上需要的位置上形成想要的形状的沟道或通孔。另外,掩膜既可为SiO2等无机物,也可为由丙烯酸树脂或有机硅树脂等构成的感光性抗蚀剂,或由环氧树脂等构成的热固性抗蚀剂。掩膜,在沟道或通孔的形成结束后,通过灰化等去除。
具体是使控制装置19运转,向真空腔1的内部导入含卤化氢气体。此时,使可变电容器16为OFF状态,以使高频功率不提供给浮动电极14。另一方面,使高频偏压电源11为ON状态,以使高频功率提供给基板电极8。再有,从高频电源13向高频天线线圈12提供用于产生等离子的功率。由此,进行硅基板9的蚀刻。
作为一个例子,使用HBr、SF6以及O2的混合气体作为含卤化氢气体,使用He气体作为稀有气体,设置真空腔内的压力为2Pa、高频电源的输出为2000W,高频偏压电源的输出为100W,高频偏压电源的频率数为12.56MHz来进行刻蚀时,蚀刻速度是5.755μm/分。另外,蚀刻气体的各流量设置为HBr气体为75sccm、SF6为50sccm、O2为100sccm。再有设置He气体的压力为1330Pa,温度为-20℃,蚀刻时间为120秒。结果形成了具有光滑侧壁的开孔部。
通过使用卤化氢进行蚀刻,可得到各向异性形状,即可在抑制沟道或通孔的内壁变为弓形状态的同时,推进蚀刻。但是,在该蚀刻中,由于与掩膜的选择比不会变大,因而有在进行蚀刻的同时掩膜消失的危险。因此,在规定深度的蚀刻完成时,将蚀刻气体切换为含氟气体。
具体是通过控制装置19停止含卤化氢气体的供给,使控制装置20运转。由此,在气体混合部22中,稀有气体中混入含卤化氢气体,向真空腔1的内部导入这些混合气体。此时,使可变电容器16和高频偏压电源11为OFF状态,以使高频功率不提供给浮动电极14和基板电极8。而且,从高频电源13向高频天线线圈12提供用于产生等离子的功率,进行硅基板9的蚀刻。
采用使用含氟气体的上述蚀刻,蚀刻通过氟自由基和硅的反应而顺利进行。虽然该蚀刻可将与掩膜的选择比增大,但由于变为各向同性而无法得到各向异性形状。因此,产生沟道或通孔的内壁以拱状扩展形成弓形。为防止其发生,设置为在侧壁上形成保护膜,以保护侧壁免于蚀刻。
具体是设置为在规定时间进行使用含氟气体的蚀刻后,通过控制装置20停止含氟气体的供给,仅将稀有气体提供给真空腔1的内部。再有,在高频偏压电源11为OFF状态下,将可变电容器16设为ON,同时提高高频电源13的输出。由此,不向基板电极8提供高频功率,而将高频功率施加给浮动电极14。而且,溅镀设置在浮动电极14上的固体材料15,在硅基板9上形成保护膜(图中未示出)。例如,使用氟树脂作为固体材料15时,在硅基板9上形成氟树脂膜。
接着,设置可变电容器16为OFF,停止向浮动电极14施加高频功率。而且,设置高频偏压电源11为ON,将高频功率施加给基板电极8。由此,除了沟道或通孔的侧壁,而将在硅基板9的表面、和与其大致平行的面上形成的保护膜去除。另外,此时,也可使控制装置20运转,导入含氟气体,但也可不导入含氟气体而导入稀有气体。
图2是使用含氟气体的蚀刻工序、保护膜形成工序及保护膜去除工序的顺序。在此例中,以上述的各工序为一个循环,示出了三个循环的定时。另外,在图2中,分别有信号A示出了触发信号,信号B示出了显示含氟气体的控制装置20的控制定时的信号,信号C示出了显示可变电容器16的控制定时的信号,信号D示出了显示高频电源13的控制定时的信号,信号E示出了显示高频偏压电源11的控制定时的信号。
在图2中,第一个循环结束后,进行第二个循环,进而进行第三个循环。即在进行了第一个循环的蚀刻→保护膜形成→保护膜去除之后,进入第二个循环,进行使用了含氟气体的蚀刻。由此,在通过保护膜防止对侧壁的蚀刻的同时,可将硅基板在其深度方向上进一步蚀刻。蚀刻到了规定的深度时,再在侧壁上形成保护膜。其后,进入第三个循环,同样进行蚀刻→保护膜形成→保护膜去除。通过在第三个循环结束后往后也重复上述工序,可在保护侧壁的同时,推进向硅基板的深度方向的蚀刻。另外,上述循环的重复次数根据想要的沟道或通孔的形状来适当设定。
图3(a)~(e)是硅基板的局部剖面示意图,示出了采用本发明的蚀刻方法的各工序。
首先,如图3(a)所示,通过使用了卤化氢的蚀刻,将露出掩膜101的硅基板102蚀刻到规定的深度。
接着,将蚀刻气体更换为含氟气体,进一步蚀刻硅基板102。由此,能得到图3(b)所示的形状。
接下来,停止含氟气体的供给,如图3(c)所示,在硅基板102上形成保护膜103。保护膜103形成为被覆于掩膜101的顶部和开孔部104的内部。
接着,保留开孔部104的侧壁104a,将在硅基板102的表面和与其大致平行的面上形成的保护膜103去除。由此,得到图3(d)所示的结构。此后,再进行使用含氟气体的蚀刻,进而更深地刻蚀硅基板102(图3(e))。
如此,采用本实施方式,在进行使用了含卤化氢气体的蚀刻工序后,使用重复进行含氟气体的蚀刻工序、保护膜形成工序及保护膜去除工序。由此,可在使沟道或通孔的侧壁光滑的同时,将硅基板向其深度方向上蚀刻。这被认为是下述原因导致的。
在仅重复进行氟自由基的各向同性的蚀刻工序和对侧壁形成保护膜工序,同时形成沟道或通孔的现有方法中,难以形成没有凹凸的光滑侧壁。但是,如本发明那样,采用使用了卤化氢的各向异性的蚀刻,可形成光滑的侧壁。再有,掩膜正下方的部分,容易被氟自由基进入,保护膜容易受到损伤,但通过使用卤化氢进行蚀刻,也可将所述部分的氟自由基导致的损伤减少。而且,如果在此蚀刻之后,重复执行使用了含氟气体的蚀刻和对侧壁形成保护膜,推进向深度方向的刻蚀,则可在维持良好的形状的同时,形成高纵横比的沟道或通孔。另外,随着向深度方向的蚀刻的顺利进行,由于氟自由基导致的向掩膜正下方部分的化学侵蚀减少,所以几乎没有形成了光滑形状的侧壁在使用了含氟气体的蚀刻工序中变为产生凹凸的状态的危险。
另外,本发明并不限于上述实施形式,可以在不脱离本发明的主旨的范围内实施各种变形。
例如,在上述实施方式中,在进行使用了含卤化氢气体的蚀刻后,重复进行使用了含氟气体的蚀刻、保护膜的形成、以及保护膜的去除。但是,本发明并不仅限于此。
在本发明中,也可在重复进行使用含氟气体的蚀刻、保护膜的形成、以及保护膜的去除后,进行使用含卤化氢气体的蚀刻。再有,也可重复下述工序:在使用含卤化氢气体的蚀刻进行后,重复进行使用含氟气体的蚀刻、保护膜的形成、以及保护膜的去除的工序,再在使用含卤化氢气体的蚀刻进行后,重复进行使用含氟气体的蚀刻、保护膜的形成、以及保护膜的去除。进而,也可重复下述工序:在重复进行使用含氟气体的蚀刻、保护膜的形成、以及保护膜的去除之后,进行使用了含卤化氢气体的蚀刻,再在重复进行使用了含氟气体的蚀刻、保护膜的形成、以及保护膜的去除之后,进行使用含卤化氢气体的蚀刻。采用上述的任意一种情况,都可得到本发明的效果。
再有,在上述实施方式中,在使用了含氟气体的蚀刻时,设置高频偏压电源11为OFF状态,以不将高频功率提供给图1的基板电极8。但是,在本发明中,也可在施加高频偏压功率的同时,使用含氟气体进行蚀刻。采用这种方方法,可同时进行硅基板的蚀刻和保护膜的去除。从而,可在使沟道或通孔的侧壁光滑的同时,将硅基板向其深度方向刻蚀,在此效果之外,也能得到可减少整体的工序数的效果。
在上述方法中,有向真空腔内导入含卤化氢气体蚀刻硅基板的工序,以及重复下述操作的工序:在溅镀与硅基板相向设置的固体材料,在硅基板上形成保护膜后,通过向真空腔内导入含氟气体的同时向基板电极施加高频偏压功率,在去除保护膜的一部分的同时蚀刻硅基板。此时,可在使用含卤化氢气体的蚀刻工序之后,将保护膜形成工序和使用含氟气体的蚀刻工序以此顺序重复进行。再有,也可在将保护膜形成工序和使用含氟气体的蚀刻工序以此顺序重复进行之后,进行使用含卤化氢气体的蚀刻工序。进而,也可交互进行使用含卤化氢气体的蚀刻工序、以及将保护膜形成工序与使用含氟气体的蚀刻工序以此顺序重复进行的工序。
附图标记说明
1真空腔
2等离子产生部
3基板处理部
4排气口
5,6,7磁场线圈
8基板电极
9硅基板
10阻塞电容器
11高频偏压电源
12高频天线线圈
13高频电源
14浮动电极
15固体材料
16可变电容器
17,18,21供给线路
19,20控制装置
22气体混合部
101掩膜
102硅基板
103保护膜
104开孔部

Claims (14)

1.一种蚀刻方法,其在处理室内使等离子产生,蚀刻由设置在该处理室内的基板电极上的硅构成的被处理体,所述蚀刻方法,其特征在于包括:
使用含卤化氢气体的蚀刻工序,其向所述处理室内导入含卤化氢气体,蚀刻所述被处理体;
使用含氟气体的蚀刻工序,其向所述处理室内导入含氟气体,蚀刻所述被处理体;
保护膜形成工序,其溅镀与所述被处理体相向设置的固体材料,在所述被处理体上形成保护膜;
保护膜去除工序,其向所述基板电极施加高频偏压功率,去除所述保护膜的一部分,
将所述使用含氟气体的蚀刻工序、所述保护膜形成工序及所述保护膜去除工序以此顺序重复进行。
2.根据权利要求1所述的蚀刻方法,其特征在于:
在最开始进行所述使用含卤化氢气体的蚀刻工序。
3.根据权利要求1所述的蚀刻方法,其特征在于:
在所述使用含卤化氢气体的蚀刻工序之后,将所述使用含氟气体的蚀刻工序、所述保护膜形成工序及所述保护膜去除工序以此顺序重复进行。
4.根据权利要求1所述的蚀刻方法,其特征在于:
在将所述使用含氟气体的蚀刻工序、所述保护膜形成工序及所述保护膜去除工序以此顺序重复进行后,进行所述使用含卤化氢气体的蚀刻工序。
5.根据权利要求1所述的蚀刻方法,其特征在于:
交互进行
所述使用含卤化氢气体的蚀刻工序;以及
将所述使用含氟气体的蚀刻工序、所述保护膜形成工序及所述保护膜去除工序以此顺序重复进行的工序。
6.一种蚀刻方法,其在处理室内产生等离子,蚀刻由该处理室内设置的基板电极上的硅构成的被处理体,所述蚀刻方法,其特征在于包括:
使用含卤化氢气体的蚀刻工序,其向所述处理室内导入含卤化氢气体,蚀刻所述被处理体;
保护膜形成工序,其溅镀与所述被处理体相向设置的固体材料,在所述被处理体上形成保护膜;
使用含氟气体的蚀刻工序,其在向所述处理室内导入含氟气体的同时向所述基板电极施加高频偏压功率,在去除所述保护膜的一部分的同时蚀刻所述被处理体,
将所述保护膜形成工序和所述使用含氟气体的蚀刻工序以此顺序重复进行。
7.根据权利要求6的所述蚀刻方法,其特征在于:
在最开始进行所述使用含卤化氢气体的蚀刻工序。
8.根据权利要求6的所述蚀刻方法,其特征在于:
在所述使用含卤化氢气体的蚀刻工序之后,将所述保护膜形成工序和所述使用含氟气体的蚀刻工序以此顺序重复进行。
9.根据权利要求6的所述蚀刻方法,其特征在于:
在将所述保护膜形成工序和所述使用含氟气体的蚀刻工序以此顺序重复进行后,进行所述使用含卤化氢气体的蚀刻工序。
10.根据权利要求6的所述蚀刻方法,其特征在于:
交互进行
所述使用含卤化氢气体的蚀刻工序;以及
将所述保护膜形成工序与所述使用含氟气体的蚀刻工序以此顺序重复进行的工序。
11.根据权利要求1~10中任意一项中的所述蚀刻方法,其特征在于:
所述含卤化氢气体包含氟元素。
12.根据权利要求1~11中任意一项所述蚀刻方法,其特征在于:
所述卤化氢是从碘化氢、氯化氢及溴化氢构成的组中选出的至少一种。
13.根据权利要求1~12中任意一项所述蚀刻方法,其特征在于:
所述含氟气体,包含从六氟化硫气体、三氟化氮气体、氟气、四氟化硅气体、二氟化氙气体、氟化碘气体及碘化碳氟化合物气体构成的组中选出的至少一种。
14.根据权利要求1~13中任意一项所述蚀刻方法,其特征在于:
所述固体材料,使用从氟树脂、硅、碳、碳化硅、氧化硅及氮化硅构成的组中选出的材料构成。
CN201080035963.5A 2009-08-14 2010-08-12 蚀刻方法 Active CN102473633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-188148 2009-08-14
JP2009188148 2009-08-14
PCT/JP2010/005053 WO2011018900A1 (ja) 2009-08-14 2010-08-12 エッチング方法

Publications (2)

Publication Number Publication Date
CN102473633A true CN102473633A (zh) 2012-05-23
CN102473633B CN102473633B (zh) 2015-03-04

Family

ID=43586083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080035963.5A Active CN102473633B (zh) 2009-08-14 2010-08-12 蚀刻方法

Country Status (7)

Country Link
US (1) US8993449B2 (zh)
EP (1) EP2466627A4 (zh)
JP (1) JPWO2011018900A1 (zh)
KR (1) KR101330650B1 (zh)
CN (1) CN102473633B (zh)
TW (1) TWI518771B (zh)
WO (1) WO2011018900A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681301A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN107369623A (zh) * 2016-05-11 2017-11-21 半导体元件工业有限责任公司 形成电子器件的方法
CN107634007A (zh) * 2017-09-13 2018-01-26 京东方科技集团股份有限公司 干刻蚀方法
CN109786237A (zh) * 2017-11-12 2019-05-21 台湾积体电路制造股份有限公司 制造半导体结构的方法
CN110021524A (zh) * 2017-12-27 2019-07-16 东京毅力科创株式会社 蚀刻方法
CN113948358A (zh) * 2020-07-17 2022-01-18 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及半导体结构的形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802571B2 (en) * 2011-07-28 2014-08-12 Lam Research Corporation Method of hard mask CD control by Ar sputtering
JP5961794B2 (ja) * 2012-08-29 2016-08-02 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
JP6107198B2 (ja) * 2013-02-14 2017-04-05 セントラル硝子株式会社 クリーニングガス及びクリーニング方法
US9126452B2 (en) * 2013-07-29 2015-09-08 Xerox Corporation Ultra-fine textured digital lithographic imaging plate and method of manufacture
JP6549765B2 (ja) * 2014-06-16 2019-07-24 東京エレクトロン株式会社 処理方法
JP6456049B2 (ja) * 2014-06-16 2019-01-23 キヤノン株式会社 貫通基板の形成方法
JP6373150B2 (ja) 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP6410592B2 (ja) * 2014-12-18 2018-10-24 東京エレクトロン株式会社 プラズマエッチング方法
JP6796519B2 (ja) * 2017-03-10 2020-12-09 東京エレクトロン株式会社 エッチング方法
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
JP2022191787A (ja) * 2021-06-16 2022-12-28 キオクシア株式会社 半導体装置の製造方法
JP7231683B1 (ja) * 2021-08-30 2023-03-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077451A (en) * 1996-03-28 2000-06-20 Kabushiki Kaisha Toshiba Method and apparatus for etching of silicon materials
JP2002367960A (ja) * 2001-06-05 2002-12-20 Internatl Business Mach Corp <Ibm> 高アスペクト比の開口をエッチングする方法
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法
CN1977362A (zh) * 2004-07-02 2007-06-06 株式会社爱发科 蚀刻方法和系统
JP2009046735A (ja) * 2007-08-21 2009-03-05 Ulvac Japan Ltd スパッタ装置およびプラズマ処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214356A (ja) * 1998-01-29 1999-08-06 Sony Corp シリコン基板のドライエッチング方法
US20080146034A1 (en) * 2006-12-13 2008-06-19 Applied Materials, Inc. Method for recess etching
JP2008263093A (ja) 2007-04-13 2008-10-30 Tokyo Electron Ltd エッチング方法、エッチングシステムおよびエッチング装置
US8521689B2 (en) 2007-04-20 2013-08-27 International Business Machines Corporation Generation of a set of pre-filters from a set of event subscriptions to more efficiently select events of interest
CN101960569B (zh) * 2008-03-07 2012-11-28 株式会社爱发科 等离子处理方法
JP5331443B2 (ja) * 2008-10-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077451A (en) * 1996-03-28 2000-06-20 Kabushiki Kaisha Toshiba Method and apparatus for etching of silicon materials
JP2002367960A (ja) * 2001-06-05 2002-12-20 Internatl Business Mach Corp <Ibm> 高アスペクト比の開口をエッチングする方法
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法
CN1977362A (zh) * 2004-07-02 2007-06-06 株式会社爱发科 蚀刻方法和系统
JP2009046735A (ja) * 2007-08-21 2009-03-05 Ulvac Japan Ltd スパッタ装置およびプラズマ処理装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681301A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN103681301B (zh) * 2012-09-17 2016-08-17 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
CN107369623A (zh) * 2016-05-11 2017-11-21 半导体元件工业有限责任公司 形成电子器件的方法
CN107369623B (zh) * 2016-05-11 2023-02-21 半导体元件工业有限责任公司 形成电子器件的方法
US10468271B2 (en) 2017-09-13 2019-11-05 Boe Technology Group Co., Ltd. Dry etching method
CN107634007B (zh) * 2017-09-13 2019-12-31 京东方科技集团股份有限公司 干刻蚀方法
CN107634007A (zh) * 2017-09-13 2018-01-26 京东方科技集团股份有限公司 干刻蚀方法
CN109786237A (zh) * 2017-11-12 2019-05-21 台湾积体电路制造股份有限公司 制造半导体结构的方法
CN109786237B (zh) * 2017-11-12 2020-12-11 台湾积体电路制造股份有限公司 制造半导体结构的方法
CN110021524A (zh) * 2017-12-27 2019-07-16 东京毅力科创株式会社 蚀刻方法
CN110021524B (zh) * 2017-12-27 2022-12-23 东京毅力科创株式会社 蚀刻方法
CN113948358A (zh) * 2020-07-17 2022-01-18 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及半导体结构的形成方法
CN113948358B (zh) * 2020-07-17 2024-03-12 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及半导体结构的形成方法

Also Published As

Publication number Publication date
EP2466627A4 (en) 2015-06-24
TWI518771B (zh) 2016-01-21
EP2466627A1 (en) 2012-06-20
JPWO2011018900A1 (ja) 2013-01-17
CN102473633B (zh) 2015-03-04
KR20120037497A (ko) 2012-04-19
TW201120954A (en) 2011-06-16
US8993449B2 (en) 2015-03-31
US20120171869A1 (en) 2012-07-05
WO2011018900A1 (ja) 2011-02-17
KR101330650B1 (ko) 2013-11-19

Similar Documents

Publication Publication Date Title
CN102473633B (zh) 蚀刻方法
CN101523567B (zh) 去氟化工艺
KR100804858B1 (ko) 에칭방법 및 장치
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
JPH06163478A (ja) 半導体のドライエッチング方法
CN101652841B (zh) 干蚀刻方法
JP2007027349A (ja) エッチング方法及びエッチング装置
JP2010021442A (ja) プラズマ処理方法及びプラズマ処理装置
CN104576506A (zh) 一种刻蚀硅通孔的方法
EP1691402A1 (en) Plasma etching method
KR102615854B1 (ko) 다공성 로우-k (low-k) 유전체 에칭
TWI571928B (zh) 藉由氬濺鍍之硬遮罩臨界尺寸控制方法
TW201419405A (zh) 具有受控擺動之蝕刻用方法
JP5065726B2 (ja) ドライエッチング方法
CN100442452C (zh) 等离子蚀刻法
CN104637808B (zh) 一种解决底切问题的刻蚀方法
CN111916349A (zh) 硅刻蚀方法
JP2006156467A (ja) プラズマエッチング方法
JP4360065B2 (ja) プラズマ処理方法
CN109997212A (zh) 在有机层蚀刻中生成竖直轮廓的方法
JP2005166827A (ja) プラズマエッチング方法
CN106847689B (zh) 一种深硅刻蚀工艺
JP2005310944A (ja) ドライエッチング方法
JP2022094141A (ja) エッチング処理方法及びプラズマ処理装置
JP2021512502A (ja) アモルファスカーボン層の開孔プロセス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant