JP7231683B1 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP7231683B1
JP7231683B1 JP2021140210A JP2021140210A JP7231683B1 JP 7231683 B1 JP7231683 B1 JP 7231683B1 JP 2021140210 A JP2021140210 A JP 2021140210A JP 2021140210 A JP2021140210 A JP 2021140210A JP 7231683 B1 JP7231683 B1 JP 7231683B1
Authority
JP
Japan
Prior art keywords
gas
substrate
modified
protective film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021140210A
Other languages
English (en)
Other versions
JP2023034124A (ja
Inventor
直史 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2021140210A priority Critical patent/JP7231683B1/ja
Priority to TW111123892A priority patent/TW202326848A/zh
Priority to CN202210887275.6A priority patent/CN115732356A/zh
Priority to EP22192271.9A priority patent/EP4141911A1/en
Priority to KR1020220107485A priority patent/KR20230032952A/ko
Priority to US17/897,275 priority patent/US20230068877A1/en
Application granted granted Critical
Publication of JP7231683B1 publication Critical patent/JP7231683B1/ja
Publication of JP2023034124A publication Critical patent/JP2023034124A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3345—Problems associated with etching anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】プラズマ指向性の影響を少なくし、等方性エッチングを実現可能な技術を提供する技術を提供する。【解決手段】半導体装置の製造方法は、改質ガスを供給して、パターンが設けられていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで改質膜を除去させる改質膜除去工程と、を有する。【選択図】図４

Description

本開示は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
近年、対象膜を所定のパターンでマスクして対象膜をエッチングする技術が存在する。（例えば特許文献１）
特開２０１７－１５７６６０号公報
エッチング技術の一つとして、対象膜の最表面の原子層単位でエッチングを行う原子層エッチング（ＡＬＥ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｔｃｈｉｎｇ）の技術が提案されている。
このような技術では、基板上の層（例えば、Ｓｉを含有する層）に、ハロゲンを含有する第１ガス（例えば、Ｃｌ２など）などを吸着させた後、中性準安定ガス（例えば、Ａｒなどのプラズマ）を用いて基板上の層をエッチングする。
ここでは、基板上の層を除去する際に、中性準安定ガスによるプラズマ指向性が影響して、垂直方向にエッチングが進行しやすく、マスクの下方の側壁面の層の除去が少なくなる場合がある。このようなエッチング状態を異方性エッチングと呼ぶ。
このように、垂直方向と水平方向のエッチング速度に差があると、適用する半導体の製造工程が制限される可能性があり、垂直方向と水平方向のエッチング速度の差を少なくしたいという要望がある。なお、このように垂直方向と水平方向とのエッチング速度の差が少ない状態を等方性エッチングと呼ぶ。
本開示は、プラズマ指向性の影響を少なくし、等方性エッチングを実現可能な技術を提供することを目的とする。
本開示の一態様によれば、改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、プラズマによって活性化した除去ガスと、保護膜形ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる改質膜除去工程と、を有する半導体装置の製造方法を提供する。
本開示によれば、プラズマ指向性の影響を少なくし、等方性エッチングを実現可能な技術が提供される。
本開示の第１実施形態に係る基板処理装置の概略構成例を示す説明図である。 本開示の第１実施形態に係る基板処理装置のコントローラを説明する説明図である。 （Ａ）は、本開示の第１実施形態に係る基板処理工程における基板の初期状態を示す説明図であり、（Ｂ）は、基板の表面改質工程を示す説明図であり、（Ｃ）は、基板の改質膜除去工程を示す説明図であり、（Ｃ）は、基板の処理の繰り返し工程を示す説明図である。 本開示の第１実施形態に係る基板処理工程を説明するフロー図である。 基板処理工程における処理時間とエッチング量との関係を示すグラフである。 本開示の第１実施形態に係る基板処理工程におけるエッチング処理を説明する説明図である。 本開示の第１実施形態に係る基板処理工程におけるエッチング処理による改質膜の状態を説明する説明図である。 本開示の第２実施形態に係る基板処理工程を説明するフロー図である。 本開示の第３実施形態に係る基板処理装置の概略構成例を示す説明図である。 本開示の第３実施形態に係る基板処理工程を説明するフロー図である。 本開示の第４実施形態に係る基板処理工程を説明するフロー図である。 比較例の基板処理工程におけるエッチング処理を説明する説明図である。 比較例の基板処理工程におけるエッチング処理による改質膜の状態を説明する説明図である。
以下に、本開示の実施の形態について、図面を参照しながら説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、図面に示される、各要素の寸法の関係、各要素の比率等は、現実のものとは必ずしも一致していない。また、複数の図面の相互間においても、各要素の寸法の関係、各要素の比率等は必ずしも一致していない。
［本開示の第１実施形態］
図１～図７を用いて、本開示の第１実施形態に係る基板処理装置、及び半導体装置の製造方法について説明する。
（１）基板処理装置の構成
図１は、第１実施形態に係る基板処理装置を説明する説明図である。以下に、各構成を具体的に説明する。
（チャンバ）
図１に示すように、基板処理装置２００は、処理容器としてのチャンバ２０２を備えている。チャンバ２０２は、処理容器の一例である。チャンバ２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。また、チャンバ２０２は、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料により構成されている。チャンバ２０２内には、基板としてのシリコン基板等の基板１００を処理する処理空間２０５と、基板１００を処理空間２０５に搬送する際に基板１００が通過する搬送空間２０６とが形成されている。チャンバ２０２は、上部容器２０２ａと下部容器２０２ｂで構成される。上部容器２０２ａと下部容器２０２ｂの間には仕切り板２０８が設けられる。
下部容器２０２ｂの側面には、ゲートバルブ１４９に隣接した基板搬入出口１４８が設けられており、基板１００は基板搬入出口１４８を介して図示しない真空搬送室との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。更に、下部容器２０２ｂは接地されている。
処理空間２０５を構成する処理室は、例えば後述する基板載置台２１２とシャワーヘッド２３０で構成される。すなわち、上部容器２０２ａに支持された基板載置台２１２とシャワーヘッド２３０との間には、処理空間２０５が設けられている。ここで、チャンバ２０２内の処理空間２０５は、処理室の一例である。処理空間２０５内には、基板１００が載置される基板載置部２１０が設けられている。基板載置部２１０は、基板１００を載置する基板載置面２１１と、基板載置面２１１を表面に持つ基板載置台２１２、基板載置台２１２に内包された加熱源としてのヒータ２１３を主に有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。ヒータ２１３には、ヒータ２１３の温度を制御する温度制御部２２０が接続される。
基板載置台２１２はシャフト２１７によって支持される。シャフト２１７の支持部はチャンバ２０２の底壁に設けられた穴２１５を貫通しており、更には支持板２１６を介してチャンバ２０２の外部で昇降機構２１８に接続されている。昇降機構２１８を作動させてシャフト２１７及び基板載置台２１２を昇降させることにより、基板載置面２１１上に載置される基板１００を昇降させることが可能となっている。尚、シャフト２１７の下端部の周囲はベローズ２１９により覆われている。チャンバ２０２内は気密に保持されている。
基板載置台２１２は、基板１００の搬送時には、基板載置面２１１が基板搬入出口１４８に対向する位置まで下降し、基板１００の処理時には、図１で示されるように、基板１００が処理空間２０５内の処理位置となるまで上昇する。
具体的には、基板載置台２１２を基板搬送位置まで下降させた時には、リフトピン２０７の上端部が基板載置面２１１の上面から突出して、リフトピン２０７が基板１００を下方から支持するようになっている。また、基板載置台２１２を基板処理位置まで上昇させたときには、リフトピン２０７は基板載置面２１１の上面から埋没して、基板載置面２１１が基板１００を下方から支持するようになっている。
シャワーヘッド２３０は、処理空間２０５の上部（上流側）に設けられている。シャワーヘッド２３０は、蓋２３１を有する。蓋２３１はフランジ２３２を有し、フランジ２３２は上部容器２０２ａ上に支持される。更に、蓋２３１は位置決め部２３３を有する。位置決め部２３３が上部容器２０２ａに勘合されることで、蓋２３１が固定される。
シャワーヘッド２３０は、バッファ空間２３４を有する。バッファ空間２３４は、蓋２３１と位置決め部２３３で構成される空間をいう。バッファ空間２３４と処理空間２０５は連通している。バッファ空間２３４に供給されたガスは、バッファ空間２３４内で拡散し、処理空間２０５に均一に供給される。ここではバッファ空間２３４と処理空間２０５を別の構成として説明したが、それに限るものではなく、バッファ空間２３４を処理空間２０５に含めてもよい。
処理空間２０５は、主に上部容器２０２ａ、基板処理ポジションにおける基板載置台２１２の上部構造で構成される。処理空間２０５を構成する構造を処理室と呼ぶ。尚、処理室は処理空間２０５を構成する構造であればよく、上記構造にとらわれないことは言うまでもない。
搬送空間２０６は、主に下部容器２０２ｂ、基板処理ポジションにおける基板載置台２１２の下部構造で構成される。搬送空間２０６を構成する構造を搬送室と呼ぶ。搬送室は処理室の下方に配される。尚、搬送室は搬送空間２０６を構成する構造であればよく、上記構造にとらわれないことは言うまでもない。
（ガス供給部）
続いてガス供給部を説明する。共通ガス供給管２４２には、第一ガス供給管２４３ａ、第二ガス供給管２４７ａ、第三ガス供給管２４９ａが接続されている。
第一ガス供給管２４３ａを含む第一ガス供給系２４３からは第一処理ガスが主に供給され、第二ガス供給管２４７ａを含む第二ガス供給系２４７からは主に第二処理ガスが供給され、第三ガス供給管２４９ａを含む第三ガス供給系２４９からは主に第三ガスが供給される。
（第一ガス供給系）
第一ガス供給管２４３ａの上流には、上流方向から順に、第一ガス供給源２４３ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４３ｃ、及び開閉弁であるバルブ２４３ｄが設けられている。第１実施形態では、第一処理ガスは、改質ガスである。改質ガスをプラズマ状態とするために、第一ガス供給管２４３ａにおけるバルブ２４３ｄの下流に、プラズマ生成部としてのリモートプラズマユニット（ＲＰＵ）２４３ｅを設ける。
そして、第一ガス供給管２４３ａからは、改質ガスが、ＭＦＣ２４３ｃ、バルブ２４３ｄ、共通ガス供給管２４２を介して、シャワーヘッド２３０内に供給される。改質ガスはＲＰＵ２４３ｅによりプラズマ状態とされる。
改質ガスとしては、例えば、塩素（Ｃｌ）などのハロゲンを含有するガスが用いられる。第一ガス供給系２４３からは、改質ガスとして、例えば、プラズマ状態されたＣｌ２ガスが供給される。なお、上記のＣｌ２ガスに代えて、例えば、プラズマ状態されたＨＦガスを供給してもよい。
主に、第一ガス供給管２４３ａ、第一ガス供給源２４３ｂ、ＭＦＣ２４３ｃ、バルブ２４３ｄ、ＲＰＵ２４３ｅにより、第一ガス供給系２４３が構成される。第一ガス供給系２４３は、改質ガス供給部の一例である。
後述するように、改質ガスを供給することで、パターン１０４によりマスクされていない基板１００上の堆積膜１０２を改質させて改質膜１０６を形成する（図３参照）。例えば、改質膜１０６は、堆積膜１０２の表面に層状に形成された改質層である。
（第二ガス供給系）
第二ガス供給管２４７ａには、上流方向から順に、第二ガス供給源２４７ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４７ｃ、及び開閉弁であるバルブ２４７ｄ、プラズマ生成部としてのリモートプラズマユニット（ＲＰＵ）２４７ｅが設けられている。
第二ガス供給管２４７ａから、第二処理ガスが、マスフローコントローラ２４７ｃ、バルブ２４７ｄ、共通ガス供給管２４２を介してシャワーヘッド２３０に供給される。第二処理ガスは、ＲＰＵ２４７ｅによりプラズマ状態とされる。
第１実施形態では、第二処理ガスは、除去ガスである。除去ガスは、プラズマによって活性化されるガスであり、基板１００上の改質膜１０６をエッチング（除去）するガスである。例えば、基板１００上の堆積膜１０２を改質させて改質膜１０６とすることで、改質膜１０６がエッチングされやすくなる。第二ガス供給系２４７からは、除去ガスとして、例えば、プラズマ状態とされたアルゴン（Ａｒ）ガスが供給される。なお、上記のＡｒガスに代えて、例えば、プラズマ状態とされたＤＭＡＣ（ＡｌＣｌ（ＣＨ３）２）を供給してもよい。
主に、第二ガス供給管２４７ａ、第二ガス供給源２４７ｂ、マスフローコントローラ２４７ｃ、バルブ２４７ｄにより、第二ガス供給系２４７が構成される。第二ガス供給系２４７は、除去ガス供給部の一例である。
第１実施形態の基板処理装置２００では、第一ガス供給系２４３から改質ガスが供給される工程が終了した後（すなわち、改質ガスの供給が停止された後）、第二ガス供給系２４７からプラズマによって活性化した除去ガスが供給される構成とされている。
（第三ガス供給系）
第三ガス供給管２４９ａには、上流方向から順に、第三ガス供給源２４９ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４９ｃ、及び開閉弁であるバルブ２４９ｄが設けられている。
第三ガス供給管２４９ａから、第三ガスが、マスフローコントローラ２４９ｃ、バルブ２４９ｄ、共通ガス供給管２４２を介してシャワーヘッド２３０に供給される。第１実施形態では、第三ガスは、保護膜形成ガスである。保護膜形成ガスは、改質膜の表面に付着可能な性質を有する。保護膜形成ガスは、基板１００上の改質膜１０６の表面に吸着することで、改質膜１０６の表面に保護膜を形成する。改質膜１０６の表面に保護膜が形成されることで、基板１００上の改質膜１０６が除去ガスによりエッチングされにくくなる。第三ガス供給系２４９からは、保護膜形成ガスとして、例えば、ＣＨ系（例えば、Ｃ３Ｈ６など）のガスが供給される。
主に、第三ガス供給管２４９ａ、第三ガス供給源２４９ｂ、マスフローコントローラ２４９ｃ、バルブ２４９ｄにより、第三ガス供給系２４９が構成される。第三ガス供給系２４９は、保護膜形成ガス供給部の一例である。
基板処理装置２００は、第二ガス供給系２４７からのプラズマによって活性化した除去ガスと、第三ガス供給系２４９からの保護膜形成ガスと、を少なくとも同時に供給するタイミングを含むよう供給する構成とされている。プラズマによって活性化した除去ガスと、保護膜形成ガスとを供給するタイミングについては、後に説明する。
（排気部）
チャンバ２０２の雰囲気を排気する排気部は、処理空間２０５の雰囲気を排気する排気部２６１で主に構成される。
排気部２６１は、処理空間２０５に接続される排気管２６１ａを有する。排気管２６１ａは、処理空間２０５に連通するよう設けられる。排気管２６１ａには、処理空間２０５内を所定の圧力に制御又は調整する圧力調整器であるＡＰＣ（ＡｕｔｏＰｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）２６１ｃ、処理空間２０５の圧力を計測する第一の圧力検出部２６１ｄが設けられる。ＡＰＣ２６１ｃは開度調整可能な弁体（図示せず）を有し、後述するコントローラ２８０からの指示に応じて排気管２６１ａのコンダクタンスを調整する。また、排気管２６１ａにおいてＡＰＣ２６１ｃの上流側にはバルブ２６１ｂが設けられる。排気管２６１ａ、バルブ２６１ｂ、ＡＰＣ２６１ｃ、及び圧力検出部２６１ｄをまとめて排気部２６１と呼ぶ。
排気管２６１ａの下流側には、ポンプ２７８が設けられる。ポンプ２７８として、例えば、真空ポンプ、ＤＰ（Ｄｒｙ Ｐｕｍｐ。ドライポンプ）などが用いられる。ポンプ２７８は、排気管２６１ａを介して、処理空間２０５の雰囲気を排気する。
（コントローラ）
基板処理装置２００は、基板処理装置２００の各部の動作を制御するコントローラ２８０を有している。コントローラ２８０は、図２に示すように、演算部（ＣＰＵ）２８０ａ、一時記憶部（ＲＡＭ）２８０ｂ、記憶部２８０ｃ、送受信部２８０ｄを少なくとも有する。コントローラ２８０は、送受信部２８０ｄを介して基板処理装置２００の各構成に接続され、上位コントローラや使用者の指示に応じて記憶部２８０ｃからプログラムやレシピを呼び出し、その内容に応じて各構成の動作を制御する。
より具体的には、コントローラ２８０は、送受信部２８０ｄを介して基板処理装置２００のゲートバルブ１４９、昇降機構２１８、圧力調整器２６１ｃ、ポンプ２７８にそれぞれ接続されている。また、コントローラ２８０は、送受信部２８０ｄを介して基板処理装置２００のＭＦＣ２４３ｃ、ＭＦＣ２４７ｃ、ＭＦＣ２４９ｃ、バルブ２４３ｄ、バルブ２４７ｄ、バルブ２４９ｄ、圧力検出部２６１ｄなどにそれぞれ接続されている。さらに、コントローラ２８０は、送受信部２８０ｄを介して、ヒータ２１３の温度を制御する温度制御部２２０、ヒータ２１３付近の温度を測定する温度測定部２９０などにそれぞれ接続されている。
尚、コントローラ２８０は、専用のコンピュータとして構成してもよいし、汎用のコンピュータとして構成してもよい。例えば、上述のプログラムを格納した外部記憶装置２８２を用意し、外部記憶装置２８２を用いて汎用のコンピュータにプログラムをインストールすることにより、本実施形態に係るコントローラ２８０を構成することができる。外部記憶装置２８２としては、例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ（ＵＳＢ Ｆｌａｓｈ Ｄｒｉｖｅ）やメモリカード等の半導体メモリなどがある。また、コンピュータにプログラムを供給するための手段は、外部記憶装置２８２を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用いても良いし、上位装置２７０から送受信部２８３を介して情報を受信し、外部記憶装置２８２を介さずにプログラムを供給するようにしてもよい。また、キーボードやタッチパネル等の入出力装置２８１を用いて、コントローラ２８０に指示をしても良い。
尚、記憶部２８０ｃや外部記憶装置２８２は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。尚、本明細書において記録媒体という言葉を用いた場合は、記憶部２８０ｃ単体のみを含む場合、外部記憶装置２８２単体のみを含む場合、または、その両方を含む場合がある。
（２）半導体装置の製造方法
次に、半導体装置の製造方法について説明する。半導体装置の製造方法では、後述する基板処理工程の各工程が実施される。基板処理工程では、図１に示す基板処理装置２００を用いる。以下に具体例を説明する。以下の説明において、基板処理装置２００を構成する各部の動作は、コントローラ２８０により制御される。
（基板搬入載置工程）
基板載置台２１２を基板１００の搬送位置（搬送ポジション）まで下降させ、基板載置台２１２の貫通孔２１４にリフトピン２０７を貫通させる。その結果、リフトピン２０７が、基板載置台２１２表面よりも所定の高さ分だけ突出した状態となる。これらの動作と並行して、搬送空間２０６の雰囲気を排気し、隣接する真空搬送室（図示せず）と同圧、あるいは隣接する真空搬送室の圧力よりも低い圧力とする。尚、ここでは、上部側に堆積膜１０２及び堆積膜１０２の表面の一部をマスクするパターン１０４が形成された基板１００（図３（Ａ）参照）が搬入される。基板１００上に形成された堆積膜１０２などの層については、後に説明する。
続いて、ゲートバルブ１４９を開いて、搬送空間２０６を隣接する真空搬送室と連通させる。そして、この真空搬送室から図示しない真空搬送ロボット用いて基板１００を搬送空間２０６に搬入する。
（基板処理ポジション移動工程）
所定の時間経過後、基板載置台２１２を上昇させ、基板載置面２１１上に基板１００を載置し、さらに図１に示すように、基板処理ポジションまで上昇させる。基板処理ポジションでは、基板載置面２１１上に載置された基板１００に対して、基板処理工程の各工程が実施される。
（基板処理工程の概要）
図３には、基板処理工程を示す説明図が示されている。また、図４には、基板処理工程において改質ガス、除去ガス、及び保護膜形成ガスを供給するタイミングを説明するフロー図が示されている。図３に示すように、基板処理工程は、改質工程、改質膜除去工程、及び改質工程と改質膜除去工程とを繰り返して行う繰り返し工程を備えている。
図３（Ａ）には、処理される基板１００の初期状態が示されている。図３（Ａ）に示すように、基板１００上には、処理の対象となる対象膜としての堆積膜１０２が形成されている。堆積膜１０２の表面には、堆積膜１０２の一部をマスクするパターン１０４が形成されている。パターン１０４は、処理の対象とならない。堆積膜１０２としては、例えば、Ｓｉ膜が用いられている。なお、堆積膜１０２として、Ｓｉ膜に代えて、例えば、Ａｌ２Ｏ３からなる膜を用いてもよい。なお、図３（Ａ）では、基板１００の構成を分かりやすくするため、基板１００の上部側に形成された堆積膜１０２及びパターン１０４を示しており、基板１００上の他の層については、図示を省略している。なお、図３（Ｂ）～（Ｄ）、図６等においても、基板１００の上部側に形成された堆積膜１０２付近の処理状態が示されており、基板１００上の他の層については、図示を省略している。
（改質工程）
図３（Ｂ）には、改質工程が示されている。図３（Ｂ）に示すように、改質工程では、基板１００が配置された処理空間２０５（図１参照）に、改質ガスを供給する（図４参照）。これにより、パターン１０４によりマスクされていない基板１００上の堆積膜１０２が改質ガスによって改質され、改質膜１０６が形成される。例えば、堆積膜１０２として、Ｓｉ膜を用いる場合、改質ガスとしては、プラズマ状態とされたＣｌ２などが用いられる。これにより、例えば、基板１００上の堆積膜１０２の表面に、ＳｉＣｌ２などを含む改質膜１０６が形成される。また、上記材料に代えて、例えば、堆積膜１０２として、Ａｌ２Ｏ３からなる膜を用いる場合、改質ガスとして、プラズマ状態とされたＨＦガスを用いてもよい。
第１実施形態の基板処理装置２００では、第一ガス供給系２４３からプラズマ状態の改質ガスが供給される（図１参照）。改質ガスは、ＲＰＵ２４３ｅによってプラズマ状態に変質される。
（改質膜除去工程）
図３（Ｃ）には、改質膜除去工程が示されている。図３（Ｃ）に示すように、改質膜除去工程では、基板１００が配置された処理空間２０５（図１参照）に、プラズマにより活性化された除去ガスを供給する。また、改質膜除去工程では、プラズマにより活性化された除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んでいる。図４に示すように、第１実施形態では、プラズマにより活性化された除去ガスと保護膜形成ガスとの供給を同時に開始し、プラズマにより活性化された除去ガスと保護膜形成ガスとの供給を同時に停止する。これにより、基板１００上の改質膜１０６が除去される。改質膜除去工程では、保護膜形成ガスの供給により、疑似的にエッチングの飽和状態が生成され、基板１００上の改質膜１０６のサイドエッチングが進む。基板１００上の改質膜１０６が除去される改質膜除去工程の詳細については、後に説明する。
例えば、堆積膜１０２として、Ｓｉ膜を用い、改質ガスとして、プラズマ状態とされたＣｌ２を用いる場合、除去ガスとしては、プラズマ状態とされたアルゴン（Ａｒ）などが用いられる。また、保護膜形成ガスとしては、Ｃ３Ｈ６などが用いられる。また、上記材料に代えて、堆積膜１０２として、Ａｌ２Ｏ３からなる膜を用い、改質ガスとして、プラズマ状態とされたＨＦガスを用いる場合、除去ガスとして、プラズマ状態とされたＤＭＡＣ（ＡｌＣｌ（ＣＨ３）２）などを用い、保護膜形成ガスとして、Ｃ３Ｈ６などを用いてもよい。
第１実施形態の基板処理装置２００では、図４に示すタイミングで、第二ガス供給系２４７からプラズマ状態の除去ガスが供給される（図１参照）。除去ガスは、ＲＰＵ２４７ｅによってプラズマ状態に変質される。また、基板処理装置２００では、図４に示すタイミングで、第三ガス供給系２４９から保護膜形成ガスが供給される（図１参照）。
（繰り返し工程）
図３（Ｄ）には、改質工程と改質膜除去工程とを所定の回数繰り返して行う繰り返し工程が示されている。図３（Ｄ）に示すように、繰り返し工程では、改質工程と改質膜除去工程とを１つのサイクルとし、１つのサイクルを繰り返して行う。第１実施形態の繰り返し工程では、１つのサイクルを少なくとも１回以上繰り返している（図４参照）。これにより、第１実施形態では、１つのサイクルが２回以上実施される。第１実施形態では、２回の改質膜除去工程で基板１００上の改質膜１０６が除去されることで、基板１００上の堆積膜１０２の所望の膜厚が除去される。すなわち、１つのサイクルを繰り返して行う繰り返し工程により、１回の改質膜除去工程でエッチング時間を長くする場合と比較して、基板１００上の改質膜１０６の所望のエッチング量が確保される。なお、サイクルの回数は、要求されるエッチング量に応じて設定される。
第１実施形態の基板処理装置２００では、繰り返し工程における改質工程で、第一ガス供給系２４３からプラズマ状態の改質ガスが供給される（図１参照）。また、基板処理装置２００では、繰り返し工程における改質膜除去工程で、第二ガス供給系２４７からプラズマ状態の除去ガスが供給され、第三ガス供給系２４９から保護膜形成ガスが供給される。
（除去ガスと保護膜形成ガスの供給による影響）
ここで、改質膜除去工程において、プラズマにより活性化された除去ガスと保護膜形成ガスの供給による影響について説明する。
図５には、処理時間とエッチング量との関係が示されている。図５に示す実線のグラフ１３０は、プラズマにより活性化された除去ガスと保護膜形成ガスとを供給するプロセスを備えた本技術の例である。また、図５に示す二点鎖線のグラフ１３２は、プラズマにより活性化された除去ガスのみを供給するプロセスを備えた比較例である。図５に示すように、比較例のグラフ１３２では、プラズマにより活性化された除去ガスのみを供給することで、処理時間に応じてエッチング量が増加している。
図１２には、比較例における基板５００上の堆積膜５０２の改質膜のエッチング部分５０８が示されている。図１２に示すように、基板５００上の改質膜のエッチング部分５０８は、エッチングが垂直方向に進行する途中であるので、エッチングが水平方向にはほとんど広がらない。
このため、図１３に示すように、比較例では、除去ガス（例えば、Ａｒプラズマ）のプラズマ指向性に起因した異方性エッチングが発生する。すなわち、改質膜５０４を除去する際に、除去ガスのプラズマ指向性が影響して、パターン１０４の下側の側壁面の改質膜５０４の除去が少なくなる（異方性エッチング）。
これに対し、図５に示すように、本技術例のグラフ１３０では、プラズマにより活性化された除去ガスのみを供給しているときは、処理時間に応じてエッチング量が増加するが、保護膜形成ガスを添加することで、処理時間が長くなっても、エッチング量がほとんど増加しなくなる。
図６には、本技術の例における基板１００上の堆積膜１０２の改質膜のエッチング部分１１２が示されている。図６に示すように、本技術の例では、保護膜形成ガスを添加することで、基板１００上の改質膜のエッチング部分１１２は、エッチングが垂直方向に飽和するため、オーバーエッチングで水平方向に進行する。この現象は、以下のような理由によると考えられる。除去ガスと共に供給された保護膜形成ガスは、分解されて基板１００上の堆積膜１０２の改質膜に吸着され、改質膜上に保護膜が形成される。保護膜は水平方向よりも垂直方向に厚く形成される。形成された保護膜は、除去ガスによる垂直方向のエッチング速度を低減させる。そのため、疑似的にエッチングの飽和状態が生成される。これによって、垂直方向に対して飽和状態となったエッチングは、未飽和な状態である水平方向に進むと考えられる。このように、垂直方向においてエッチング速度を低減させると共に、水平方向におけるエッチングを促進させるので、等方性エッチングを実現することができる。
このため、図７に示すように、本技術の例では、基板１００上の堆積膜１０２の改質膜１０６のサイドエッチングが進むため、等方性エッチングを実現できる。
（基板搬出工程）
基板処理工程により基板１００上の改質膜１０６が除去されたら、図１に示す基板載置台２１２を下降させ、基板１００を搬送ポジションに移動する。搬送ポジションに移動後、搬送空間２０６から基板１００を搬出する。
（作用及び効果）
次に、第１実施形態の作用及び効果について説明する。
第１実施形態の半導体装置の製造方法は、改質ガスを供給して、パターン１０４でマスクされていない基板１００上の堆積膜１０２を改質させて改質膜１０６を形成する改質工程を備えている。さらに、第１実施形態の半導体装置の製造方法は、プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで基板１００上の改質膜１０６を除去させる改質膜除去工程を備えている。
改質工程では、例えば、プラズマ状態の改質ガスを供給することで、パターン１０４でマスクされていない基板１００上の堆積膜１０２を改質させ、改質膜１０６を形成する。これにより、堆積膜１０２の表面側に改質膜１０６が形成される。
改質膜除去工程では、プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んでいる。第１実施形態の半導体装置の製造方法では、プラズマによって活性化した除去ガスと、保護膜形成ガスとを同時に供給しており、これにより、基板１００上の改質膜１０６を除去させる。
例えば、図１２に示すように、プラズマによって活性化した除去ガスのみを供給する比較例では、基板５００上の改質膜のエッチング部分５０８は、エッチングが垂直方向に進行する途中であるので、エッチングが水平方向にはほとんど広がらない。このため、図１３に示すように、改質膜５０４を除去する際に、除去ガスによるプラズマ指向性が影響してパターン１０４の下方の側壁面の改質膜５０４の除去が少なくなる（異方性エッチング）。
これに対し、第１実施形態の半導体装置の製造方法では、改質膜除去工程において、プラズマによって活性化した除去ガスと、保護膜形成ガスと、を同時に供給している。これにより、図６に示すように、保護膜形成ガスを添加することで、保護膜形成ガスが基板１００上の堆積膜１０２の改質膜に吸着されて保護膜が形成され、疑似的にエッチングの飽和状態が生成される。これによって、図７に示すように、基板１００上の堆積膜１０２の改質膜１０６のサイドエッチングが進む。
このため、第１実施形態の半導体装置の製造方法では、プラズマ指向性の影響を少なくし、等方性エッチングを実現することができる。
また、第１実施形態の半導体装置の製造方法では、保護膜形成ガスは、除去ガスの供給開始と同時に供給を開始する（図４参照）。これにより、保護膜形成ガスを供給するタイミングの制御が容易となり、プロセスの制御性が向上する。
また、第１実施形態の半導体装置の製造方法では、保護膜形成ガスは、除去ガスの供給停止と同時に供給を停止する（図４参照）。これにより、保護膜形成ガスの供給を停止するタイミングの制御が容易となり、プロセスの制御性が向上する。
また、第１実施形態の半導体装置の製造方法では、改質工程と改質膜除去工程とを１つのサイクルとし、１つのサイクルを所定の回数繰り返して行う繰り返し工程を有している。第１実施形態では、繰り返し工程で１つのサイクルを１回繰り返している。例えば、１回の改質膜除去工程で、除去ガスの供給量を多くしたり、処理時間を長くしても、エッチング量を増やすことは難しい。これは改質工程が飽和的な反応であるためである。これに対して、１つのサイクルを所定の回数繰り返して行う繰り返し工程を有することで、所望のエッチング量を確保することができる。
また、基板処理装置２００は、基板１００を処理する処理室を構成する処理空間２０５と、改質ガスを処理空間２０５に供給する第一ガス供給系２４３と、プラズマによって活性化した除去ガスを処理空間２０５に供給する第二ガス供給系２４７と、保護膜形成ガスを処理空間２０５に供給する第三ガス供給系２４９と、を備えている。さらに、基板処理装置２００は、第一ガス供給系２４３から改質ガスを供給して、パターン１０４でマスクされていない基板１００上の堆積膜１０２を改質させて改質膜１０６を形成する処理と、第二ガス供給系２４７から除去ガスと第三ガス供給系２４９から保護膜形成ガスとを少なくとも同時に供給するタイミングを含んで基板１００上の改質膜１０６を除去させる処理と、を行うコントローラ２８０を備えている。
このため、基板処理装置２００では、プラズマ指向性の影響を少なくし、等方性エッチングを実現することができる。
また、基板処理装置２００のプログラムは、改質ガスを供給して、パターン１０４でマスクされていない基板１００上の堆積膜１０２を改質させて改質膜１０６を形成するステップと、プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで基板１００上の改質膜１０６を除去させるステップと、をコンピュータによって基板処理装置２００に実行させる。
このため、第１実施形態のプログラムでは、プラズマ指向性の影響を少なくし、等方性エッチングを実現することができる。
［本開示の第２実施形態］
次に、本開示の第２実施形態に係る基板処理装置、及び半導体装置の製造方法について説明する。なお、前述した第１実施形態と同一構成部分については、同一番号を付してその説明を省略する。
第２実施形態では、第１実施形態と同様に基板処理装置２００を使用している。第２実施形態では、第１実施形態の半導体装置の製造方法に対して、基板処理工程の一部を変更している。図８には、第２実施形態の半導体装置の製造方法における基板処理工程を説明するフロー図が示されている。
図８に示すように、改質工程では、基板１００が配置された処理空間２０５（図１参照）に、改質ガスを供給する。これにより、基板１００上の堆積膜１０２の一部が改質ガスによって改質され、堆積膜１０２の表面側に改質膜１０６が形成される（図３（Ｂ）参照）。改質工程は、第１実施形態の改質工程と同様である。
図８に示すように、改質膜除去工程では、基板１００が配置された処理空間２０５（図１参照）に、プラズマにより活性化された除去ガスを供給する。さらに、プラズマにより活性化された除去ガスの供給後に、保護膜形成ガスの供給を開始する。除去ガスと保護膜形成ガスを同時供給する場合は保護膜形成と除去が同時に進行するためエッチング速度が低下する。一方、第２実施形態では、エッチング速度低下が抑制される。また、保護膜形成ガスは、プラズマにより活性化された除去ガスの供給停止と同時に供給を停止する。すなわち、第２実施形態の改質膜除去工程でも、プラズマにより活性化された除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んでいる。このような改質膜除去工程により、基板１００上の改質膜１０６が除去される（図３（Ｃ）参照）。改質膜除去工程では、保護膜形成ガスの供給により、疑似的にエッチングの飽和状態が生成され、基板１００上の改質膜１０６のサイドエッチングが進む。
図８に示すように、繰り返し工程では、改質工程と改質膜除去工程とを１つのサイクルとし、１つのサイクルを所定の回数繰り返して行う。第２実施形態では、繰り返し工程において、１つのサイクルを１回繰り返している。これにより、基板１００上の堆積膜１０２の所望の膜厚が除去される。
第２実施形態の半導体装置の製造方法は、第１実施形態の半導体装置の製造方法と同様の工程による作用及び効果に加えて、以下のような作用及び効果を有している。
第２実施形態の半導体装置の製造方法では、保護膜形成ガスは、プラズマによって活性化した除去ガスの供給後に供給を開始する。これにより、図８に示すように、改質膜除去工程の前側では、垂直方向のエッチングを阻害する保護膜形成ガスの供給がないタイミングがある。このため、基板１００上の改質膜１０６をエッチングする際のエッチング速度の低下が少ない。
［本開示の第３実施形態］
次に、本開示の第３実施形態に係る基板処理装置、及び半導体装置の製造方法について説明する。なお、前述した第１及び第２実施形態と同一構成部分については、同一番号を付してその説明を省略する。
図９には、第３実施形態の基板処理装置３００が示されている。図９に示すように、基板処理装置３００は、共通ガス供給管２４２に接続される第四ガス供給管３４５ａを備えている。第四ガス供給管３４５ａを含む第四ガス供給系３４５からは主に第四ガスが供給される。
（第四ガス供給系）
第四ガス供給管３４５ａには、上流方向から順に、第四ガス供給源３４５ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）３４５ｃ、及び開閉弁であるバルブ３４５ｄが設けられている。
第四ガス供給管３４５ａから、第四ガスが、マスフローコントローラ３４５ｃ、バルブ３４５ｄ、共通ガス供給管２４２を介してシャワーヘッド２３０に供給される。第３実施形態では、第四ガスは、後処理ガスである。後処理ガスは、基板１００上の改質膜１０６の表面に保護膜形成ガス（例えば、Ｃ３Ｈ６など）が吸着されることで形成された保護膜を除去する。第四ガス供給系３４５からは、後処理ガスとして、例えば、酸素（Ｏ２）、ＮＯ、Ｎ２Ｏなどが供給される。例えば、後処理ガスとして、酸素（Ｏ２）を用いることで、保護膜をＣＯ２として放出することができる。
主に、第四ガス供給管３４５ａ、第四ガス供給源３４５ｂ、マスフローコントローラ３４５ｃ、バルブ３４５ｄにより、第四ガス供給系３４５が構成される。第四ガス供給系３４５は、後処理ガスを供給する後処理ガス供給部の一例である。
第３実施形態の基板処理装置３００では、改質膜除去工程の後、第四ガス供給系３４５から後処理ガスを供給する構成とされている。
図１０には、第３実施形態の半導体装置の製造方法における基板処理工程を説明するフロー図が示されている。図１０に示すように、基板処理工程では、第１実施形態の基板処理工程と同様に、改質ガスを供給する改質工程と、プラズマによって活性化した除去ガスと保護膜形成ガスとを同時に供給する改質膜除去工程と、を有している。さらに、基板処理工程では、第１実施形態の基板処理工程と異なる工程として、改質膜除去工程の後に、後処理ガスを供給して基板１００上の改質膜１０６の表面の保護膜を除去する保護膜除去工程を有している。
さらに、図１０に示すように、基板処理工程では、改質工程と改質膜除去工程と保護膜除去工程とを１つのサイクルとし、１つのサイクルを所定の回数繰り返して行う繰り返し工程を有している。第３実施形態では、１つのサイクルを１回繰り返している。
第３実施形態の半導体装置の製造方法は、第１実施形態の半導体装置の製造方法と同様の工程による作用及び効果に加えて、以下のような作用及び効果を有している。
第３実施形態の半導体装置の製造方法は、改質膜除去工程の後に、後処理ガスを供給して基板１００上の改質膜１０６の表面の保護膜を除去する保護膜除去工程を有している。例えば、保護膜が残っていると、次のサイクルの改質工程で、基板上の堆積膜を改質させる際の妨げとなる。例えば、保護膜が残っていると、保護膜の上から改質ガスが供給されるため、改質状態がまばらになってしまう。そうすると、新たに形成する保護膜もまばらになり、その結果エッチング状態がまばらになる。これに対して、第３実施形態の半導体装置の製造方法では、基板１００上の改質膜１０６の表面の保護膜を除去していることで、次のサイクルでの改質ガスの供給による基板１００上の堆積膜１０２の改質への影響が抑制される。したがって、次に形成する保護膜を均一に形成できる。
また、第３実施形態の半導体装置の製造方法は、改質工程と改質膜除去工程と保護膜除去工程とを１つのサイクルとし、１つのサイクルを所定の回数繰り返して行う繰り返し工程を有している。このため、第３実施形態の半導体装置の製造方法では、次のサイクルでの改質ガスの供給による基板１００上の堆積膜１０２の改質への影響が少なると共に、基板１００上の改質膜１０６のエッチング量を確保することができる。
［本開示の第４実施形態］
次に、本開示の第４実施形態に係る基板処理装置、及び半導体装置の製造方法について説明する。なお、前述した第１～第３実施形態と同一構成部分については、同一番号を付してその説明を省略する。
第４実施形態では、第３実施形態と同様に基板処理装置３００を使用している。第４実施形態では、第３実施形態の半導体装置の製造方法に対して、基板処理工程の一部を変更している。図１１には、第４実施形態の半導体装置の製造方法における基板処理工程を説明するフロー図が示されている。
図１１に示すように、基板処理工程では、第３実施形態の基板処置工程に対して、改質膜除去工程における保護膜形成ガスを供給するタイミングを変更している。保護膜形成ガスは、プラズマによって活性化した除去ガスの供給後に供給を開始する。さらに、保護膜形成ガスは、プラズマによって活性化した除去ガスの供給の停止前に供給を停止する。
さらに、図１１に示すように、基板処理工程では、改質工程と改質膜除去工程と保護膜除去工程とを１つのサイクルとし、１つのサイクルを所定の回数繰り返して行う繰り返し工程を有している。第４実施形態では、繰り返し工程において、１つのサイクルを１回繰り返している。
第４実施形態の半導体装置の製造方法は、第３実施形態の半導体装置の製造方法と同様の工程による作用及び効果に加えて、以下のような作用及び効果を有している。
第４実施形態の半導体装置の製造方法では、改質膜除去工程において、保護膜形成ガスは、プラズマによって活性化した除去ガスの供給後に供給を開始する。これにより、図１１に示すように、改質膜除去工程の前側で、垂直方向のエッチングを阻害する保護膜形成ガスの供給がないタイミングがある。このため、基板１００上の改質膜１０６をエッチングする際のエッチング速度の低下が少なく、工程時間の増加が抑制される。
また、第４実施形態の半導体装置の製造方法では、保護膜形成ガスは、プラズマによって活性化した除去ガスの供給の停止前に供給を停止する。これにより、図１１に示すように、改質膜除去工程の後側で、垂直方向のエッチングを阻害する保護膜形成ガスの供給がないタイミングがある。このため、基板１００上の改質膜１０６をエッチングする際のエッチング速度の低下が少なく、工程時間の増加が抑制される
［その他］
以上に、本開示の実施形態を具体的に説明したが、本開示は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
第１～第４実施形態では、改質膜除去工程において、プラズマによって活性化された除去ガスの供給に対し、保護膜形成ガスの供給を開始するタイミングは、変更が可能である。また、第１～第４実施形態では、改質膜除去工程において、プラズマによって活性化された除去ガスと保護膜形成ガスの供給を停止するタイミングは、変更が可能である。本開示の技術では、改質膜除去工程において、プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んでいればよい。例えば、プラズマによって活性化された除去ガスの供給と同時に保護膜形成ガスの供給を開始し、又はプラズマによって活性化された除去ガスの供給を開始した後に保護膜形成ガスの供給を開始することが好ましい。また、例えば、プラズマによって活性化された除去ガスの供給停止と同時に保護膜形成ガスの供給を停止し、又は保護膜形成ガスの供給を停止した後にプラズマによって活性化された除去ガスの供給を停止することが好ましい。
また、第１～第４実施形態では、改質膜除去工程において、プラズマによって活性化した除去ガスを供給している途中で、保護膜形成ガスの供給を複数回に分けて実施してもよい。これにより、エッチング速度の低下が少なくなり、保護膜形成ガスを１回供給する場合に比べて、プロセスの制御性が向上する。
また、第１～第４実施形態では、繰り返し工程において、１つのサイクルを１回繰り返したが、本開示の技術は、この構成に限定されず、繰り返し工程で１つのサイクルを複数回繰り返してもよい。
＜本開示の好ましい態様＞
以下、本開示の好ましい態様について付記する。
（付記１）
本開示の一態様によれば、
改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
プラズマによって活性化した除去ガスと保護膜形成ガスを同時に供給して前記改質膜を除去させる改質膜除去工程と、
前記改質工程と前記改質膜除去工程とを１つのサイクルとして、前記１つのサイクルを所定の回数繰り返し、前記堆積膜の所望膜厚の除去する繰り返し工程と、
を有する半導体装置の製造方法が提供される。
（付記２）
本開示の他の態様によれば、
改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
プラズマによって活性化した除去ガスを供給する除去ガス供給工程と、
保護膜形成ガスを供給する保護膜形成ガス供給工程と、
前記除去ガス供給工程と前記保護膜形成ガス供給工程とを少なくとも同時実行するタイミングを含んで前記改質膜を除去させる改質膜除去工程と、
を有する半導体装置の製造方法が提供される。
（付記３）
付記２に記載の半導体装置の製造方法であって、
前記改質工程と前記改質膜除去工程とを所定の回数繰り返す工程を有する。
（付記４）
付記２又は付記３に記載の半導体装置の製造方法であって、
前記改質膜除去工程を所定の回数繰り返す工程を有する。
（付記５）
付記２又は付記４に記載の半導体装置の製造方法であって、
前記除去ガス供給工程の間に、前記保護膜形成ガス供給工程を所定の回数実行する工程を有する。
（付記６）
付記２に記載の半導体装置の製造方法であって、
前記改質工程と前記改質膜除去工程とを１つのサイクルとして、前記１つのサイクルを複数回繰り返し、前記堆積膜の所望膜厚の除去する繰り返し工程を有する。
（付記７）
本開示の他の態様によれば、
改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる改質膜除去工程と、
を有し、
前記保護膜形成ガスは、前記除去ガスの供給後に供給を開始する半導体装置の製造方法が提供される。
（付記８）
本開示の他の態様によれば、
改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる改質膜除去工程と、
を有し、
前記保護膜形成ガスは、前記除去ガスの供給開始と同時に供給を開始する半導体装置の製造方法が提供される。
（付記９）
付記７又は付記８に記載の半導体装置の製造方法であって、
前記保護膜形成ガスは、前記除去ガスの供給の停止前に供給を停止する半導体装置の製造方法が提供される。
（付記１０）
付記７又は付記８に記載の半導体装置の製造方法であって、
前記保護膜形成ガスは、前記除去ガスの供給停止と同時に供給を停止する半導体装置の製造方法が提供される。
（付記１１）
本開示の他の態様によれば、
改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる改質膜除去工程と、
前記改質膜除去工程の後に、後処理ガスを供給して前記改質膜の表面の保護膜を除去する保護膜除去工程と、
前記改質工程と前記改質膜除去工程と前記保護膜除去工程とを１つのサイクルとして、前記１つのサイクルを所定の回数繰り返して行う繰り返し工程と、
を有する半導体装置の製造方法が提供される。
（付記１２）
本開示の他の態様によれば、
改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
プラズマによって活性化した除去ガスと保護膜形成ガスを同時に供給して前記改質膜を除去させる改質膜除去工程と、
前記改質膜除去工程の後に、後処理ガスを供給して前記改質膜の表面の保護膜を除去する保護膜除去工程と、
前記改質工程と前記改質膜除去工程と前記保護膜除去工程とを１つのサイクルとして、前記１つのサイクルを所定の回数繰り返し、前記堆積膜の所望膜厚の除去する繰り返し工程と、
を有する半導体装置の製造方法が提供される。
（付記１３）
本開示の他の態様によれば、
基板を処理する処理室と、
改質ガスを前記処理室に供給する改質ガス供給部と、
プラズマによって活性化した除去ガスを前記処理室に供給する除去ガス供給部と、
保護膜形成ガスを前記処理室に供給する保護膜形成ガス供給部と、
後処理ガスを供給する後処理ガス供給部と、
前記改質ガス供給部から前記改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する処理と、前記除去ガス供給部から前記除去ガスと、前記保護膜形成ガス供給部から前記保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる処理と、前記後処理ガス供給部から前記後処理ガスを供給して前記改質膜の表面の保護膜を除去する処理と、を行う制御部と、
を有する基板処理装置が提供される。
（付記１４）
本開示の他の態様によれば、
改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成するステップと、
プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させるステップと、
後処理ガスを供給して前記改質膜の表面の保護膜を除去させるステップと、
をコンピュータによって基板処理装置に実行させるためのプログラムが提供される。
１００ 基板
１０２ 堆積膜
１０６ 改質膜
２００ 基板処理装置
２０２ チャンバ
２０５ 処理空間（処理室）
２４３ 第一ガス供給系（改質ガス供給部）
２４７ 第二ガス供給系（除去ガス供給部）
２４９ 第三ガス供給系（保護膜形成ガス供給部）
２８０ コントローラ（制御部）
３００ 基板処理装置

Claims (13)

  1. 改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
    プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる改質膜除去工程と、
    を有する半導体装置の製造方法。
  2. 前記改質工程と前記改質膜除去工程とを１つのサイクルとし、
    前記１つのサイクルを所定の回数繰り返して行う繰り返し工程を有する請求項１に記載の半導体装置の製造方法。
  3. 前記改質膜除去工程の後に、後処理ガスを供給して前記改質膜の表面の保護膜を除去する保護膜除去工程を有する請求項１に記載の半導体装置の製造方法。
  4. 前記改質工程と前記改質膜除去工程とを所定の回数繰り返す工程を有する請求項１に記載の半導体装置の製造方法。
  5. 前記改質膜除去工程を所定の回数繰り返す工程を有する請求項１に記載の半導体装置の製造方法。
  6. 前記除去ガス供給の間に、前記保護膜形成ガス供給を所定の回数実行する工程を有する請求項１に記載の半導体装置の製造方法。
  7. 前記改質工程と前記改質膜除去工程とを１つのサイクルとして、前記１つのサイクルを複数回繰り返し、前記堆積膜の所望膜厚の除去する繰り返し工程を有する請求項１に記載の半導体装置の製造方法。
  8. 前記保護膜形成ガスは、前記除去ガスの供給後に供給を開始する工程を有する請求項１に記載の半導体装置の製造方法。
  9. 改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する改質工程と、
    プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる改質膜除去工程と、
    を有し、
    前記保護膜形成ガスは、前記除去ガスの供給開始と同時に供給を開始する半導体装置の製造方法。
  10. 前記保護膜形成ガスは、前記除去ガスの供給の停止前に供給を停止する、請求項８または請求項９に記載の半導体装置の製造方法。
  11. 前記保護膜形成ガスは、前記除去ガスの供給停止と同時に供給を停止する、請求項８または請求項９に記載の半導体装置の製造方法。
  12. 基板を処理する処理室と、
    改質ガスを前記処理室に供給する改質ガス供給部と、
    プラズマによって活性化した除去ガスを前記処理室に供給する除去ガス供給部と、
    保護膜形成ガスを前記処理室に供給する保護膜形成ガス供給部と、
    前記改質ガス供給部から前記改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成する処理と、前記除去ガス供給部から前記除去ガスと、前記保護膜形成ガス供給部から前記保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させる処理が可能な制御部と、
    を有する基板処理装置。
  13. 改質ガスを供給して、マスクされていない基板上の堆積膜を改質させ改質膜を形成するステップと、
    プラズマによって活性化した除去ガスと、保護膜形成ガスと、を少なくとも同時に供給するタイミングを含んで前記改質膜を除去させるステップと、
    をコンピュータによって基板処理装置に実行させるためのプログラム。
JP2021140210A 2021-08-30 2021-08-30 半導体装置の製造方法、基板処理装置およびプログラム Active JP7231683B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021140210A JP7231683B1 (ja) 2021-08-30 2021-08-30 半導体装置の製造方法、基板処理装置およびプログラム
TW111123892A TW202326848A (zh) 2021-08-30 2022-06-27 半導體裝置之製造方法、基板處理裝置及電腦可讀取的記錄媒體
CN202210887275.6A CN115732356A (zh) 2021-08-30 2022-07-26 半导体器件的制造方法、衬底处理装置及记录介质
EP22192271.9A EP4141911A1 (en) 2021-08-30 2022-08-26 Substrate processing method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR1020220107485A KR20230032952A (ko) 2021-08-30 2022-08-26 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US17/897,275 US20230068877A1 (en) 2021-08-30 2022-08-29 Substrate processing method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021140210A JP7231683B1 (ja) 2021-08-30 2021-08-30 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP7231683B1 true JP7231683B1 (ja) 2023-03-01
JP2023034124A JP2023034124A (ja) 2023-03-13

Family

ID=83080932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021140210A Active JP7231683B1 (ja) 2021-08-30 2021-08-30 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (6)

Country Link
US (1) US20230068877A1 (ja)
EP (1) EP4141911A1 (ja)
JP (1) JP7231683B1 (ja)
KR (1) KR20230032952A (ja)
CN (1) CN115732356A (ja)
TW (1) TW202326848A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069848A (ja) 2011-09-22 2013-04-18 Spp Technologies Co Ltd プラズマエッチング方法
JP2020502811A (ja) 2016-12-19 2020-01-23 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ デザイナー原子層エッチング
US20210193473A1 (en) 2019-12-20 2021-06-24 Wonik Ips Co., Ltd. Atomic layer etching method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883144B2 (ja) * 1997-09-30 2007-02-21 富士通株式会社 半導体装置の製造方法
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
EP2466627A4 (en) * 2009-08-14 2015-06-24 Ulvac Inc etching
US10727073B2 (en) * 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
JP2017157660A (ja) 2016-03-01 2017-09-07 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US10541146B2 (en) * 2017-04-26 2020-01-21 Tokyo Electron Limited Method of cyclic plasma etching of organic film using sulfur-based chemistry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069848A (ja) 2011-09-22 2013-04-18 Spp Technologies Co Ltd プラズマエッチング方法
JP2020502811A (ja) 2016-12-19 2020-01-23 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ デザイナー原子層エッチング
US20210193473A1 (en) 2019-12-20 2021-06-24 Wonik Ips Co., Ltd. Atomic layer etching method

Also Published As

Publication number Publication date
JP2023034124A (ja) 2023-03-13
CN115732356A (zh) 2023-03-03
EP4141911A1 (en) 2023-03-01
TW202326848A (zh) 2023-07-01
US20230068877A1 (en) 2023-03-02
KR20230032952A (ko) 2023-03-07

Similar Documents

Publication Publication Date Title
US20160090651A1 (en) Substrate processing apparatus
TWI661074B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP5113830B2 (ja) アモルファスカーボン膜の形成方法、半導体装置の製造方法およびコンピュータ可読記憶媒体
US10714316B2 (en) Method of manufacturing semiconductor device
US20150294860A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10224227B2 (en) Method of processing substrate
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
KR101664153B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US20220254635A1 (en) Workpiece processing method
KR102111210B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
JP7231683B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN110120341B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20200020612A (ko) 성막 방법 및 성막 장치
TWI716902B (zh) 半導體裝置之製造方法、基板處理裝置及程式
EP4117023A1 (en) Method of processing substrate, substrate processing apparatus, and recording medium
JP7220603B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
KR20230043724A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230216

R150 Certificate of patent or registration of utility model

Ref document number: 7231683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150