JP6796519B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP6796519B2
JP6796519B2 JP2017046473A JP2017046473A JP6796519B2 JP 6796519 B2 JP6796519 B2 JP 6796519B2 JP 2017046473 A JP2017046473 A JP 2017046473A JP 2017046473 A JP2017046473 A JP 2017046473A JP 6796519 B2 JP6796519 B2 JP 6796519B2
Authority
JP
Japan
Prior art keywords
gas
film
processing chamber
etched
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017046473A
Other languages
English (en)
Other versions
JP2018152425A (ja
Inventor
健次 大内
健次 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017046473A priority Critical patent/JP6796519B2/ja
Priority to TW107107420A priority patent/TWI775819B/zh
Priority to US15/915,782 priority patent/US10483135B2/en
Priority to KR1020180027209A priority patent/KR102129164B1/ko
Publication of JP2018152425A publication Critical patent/JP2018152425A/ja
Application granted granted Critical
Publication of JP6796519B2 publication Critical patent/JP6796519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211Antennas, e.g. particular shapes of coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Description

本発明の実施形態は、被処理体に対するエッチング方法に関する。
半導体の製造において、高詳細な配線パターンの形成が半導体素子の微細化に伴って要求されている。例えば、特許文献1には、微細加工精度の向上を目的とした誘電体薄膜素子の製造方法に係る技術が開示されている。また、プロセスの複雑化を抑制しつつ選択的なパターン成膜を行うための技術が特願2016−121820号明細書に記載されている。
特開平11−354505号公報
高詳細な配線パターンを形成する場合には、例えばC系ガス等を用いてエッチング側面にカーボン系の被エッチング膜を形成することによって側面へのエッチングを抑制し垂直方向に対するエッチングを行う技術が知られているが、複数のエッチング工程を通してパターン形状が十分に維持されるよう層間には十分なエッチングレートの差が要求される場合がある。しかしながら、エッチングレートの差を生じさせる層を予め画定された高詳細な配線パターンに沿って形成する場合には、複雑なプロセスが必要となり得る。パターン形状を十分に維持しつつ当該形状に沿った層をパターン上に容易に積層する技術が望まれている。
一態様においては、被処理体に対するエッチング方法が提供される。被処理体は主面と溝部と被エッチング膜とを含み、溝部は主面に設けられており、被エッチング膜は主面と溝部の表面(溝部の表面は、溝部の側面、および、溝部の底面を含む)とを覆う。この方法は、プラズマ処理装置の処理室内に被処理体を収容する第1工程と、第1工程の後に、処理室内に第1のガスの供給を開始する第2工程と、第2工程の後に、第2のガスとプラズマ生成用高周波電力とを処理室内に供給して第2のガスを含む処理室内のガスによるプラズマを処理室内において生成する処理を開始する第3工程と、を備える。第1のガスは、水素原子を含まない酸化剤を含有するガスであり、第2のガスは、ケイ素原子およびフッ素原子を含み水素原子を含まない化合物を含有するガスである。被エッチング膜の材料は、フッ素を用いたドライエッチングが可能な材料であり、被エッチング膜のうち溝部の表面を覆う部分のみが、選択的に除去される。
上記方法において、少なくとも以下の効果が一例として奏され得る。まず発明者は、鋭意研究の結果、水素原子を含まない酸化剤を含有する第1のガスと、ケイ素原子およびフッ素原子を含み水素原子を含まない化合物を含有する第2のガスとを用いてプラズマを生成することによって、被処理体の表面(被処理体の表面は、主面、および、溝部の表面を含み、溝部の表面は、溝部の側面、および、溝部の底面を含む)を覆う被エッチング膜のうち溝部の表面に設けられた部分は除去され、被エッチング膜のうち主面(溝部が除かれた部分)に設けられた部分は残存し、シリコンおよび酸素を含有する膜がこの残存した部分に形成される一方で溝部の表面にはほとんど形成されないことを見い出した。このように、上記方法によれば、水素原子を含まない酸化剤を含有する第1のガスと、ケイ素原子およびフッ素原子を含み水素原子を含まない化合物を含有する第2のガスとを用いてプラズマを生成することのみによって、被エッチング膜のうちパターン形状を画定する溝部の表面に設けられた部分のみが選択的に除去される。
一実施形態において、被エッチング膜の材料は、TiNまたはSiNであることができる。被エッチング膜の材料がTiNまたはSiNの場合には、溝部の表面に設けられた被エッチング膜に対する選択的なエッチングが可能になると共に、このエッチングによって残存する被エッチング膜上における選択的な膜の形成も可能になる。
一実施形態において、第3工程の実行時における被処理体の温度は、摂氏450度未満であることができる。第3工程の実行時における被処理体の温度が摂氏450度以上の場合、第3工程において被処理体の主面(溝部を除いた部分)に対する膜の形成が困難となる。
一実施形態において、被エッチング膜の材料がTiNの場合に、第3工程の実行時における被処理体の温度は、摂氏250度未満であることができる。被エッチング膜の材料がTiNであって、被処理体の温度が摂氏250度以上の場合には、第3工程によって、被エッチング膜のうち溝部の表面に設けられた部分が除去されるだけでなく、被エッチング膜のうち主面(溝部が除かれた部分)に設けられた部分も除去され得る。
一実施形態において、被エッチング膜の材料がSiNの場合に、第3工程の実行時における被処理体の温度は、摂氏250度以上且つ摂氏450度未満であることができる。被エッチング膜の材料がSiNであって、被処理体の温度が摂氏450度以上の場合には、第3工程によって、被エッチング膜のうち溝部の表面に設けられた部分が除去されるだけでなく、被エッチング膜のうち主面(溝部が除かれた部分)に設けられた部分も除去され得る。被エッチング膜の材料がSiNであって、被処理体の温度が摂氏250度未満の場合には、第3工程によって、被エッチング膜のうち溝部の表面に設けられた部分の除去が困難になる。
一実施形態において、第2のガスは、Si(x,yは1以上の整数)の組成を有する一または複数の種類のガスを含有し、例えばSiFを含有するガス、または、SiFとSiとを共にを含有するガスである場合、第1のガスは、O、O、Nの何れかを含有するガスである場合、第2のガスは、希ガスを更に含有する場合の何れの場合も可能である。
一実施形態において、第3工程において、処理室内への第2のガスの供給を開始する第1の開始タイミングは、処理室内へのプラズマ生成用高周波電力の供給を開始する第2の開始タイミングの以後の期間内にある。第2工程の開始から第3工程の開始前までの期間内において処理室内における圧力調整が第1のガスの供給によって行われた後に、第3工程において、プラズマ生成用高周波電力の供給の開始によって処理室内においてプラズマが安定的に生成されつつ処理室内への第2のガスの供給が開始されることによって、エッチングが開始される。特に、第1の開始タイミングと第2の開始タイミングとが同時である場合、第1のガスから生成される酸素プラズマによる被処理体の表面への影響が十分に低減され、被処理体の表面において酸化が十分に抑制され得る。
一実施形態において、第3工程の後に、プラズマの生成を終了する第4工程をさらに備える。第4工程において、処理室内への第2のガスの供給を終了する第1の終了タイミングは、処理室内へのプラズマ生成用高周波電力の供給を終了する第2の終了タイミングの以後であって且つ処理室内への第1のガスの供給を終了する第3の終了タイミングよりも前の期間内にある、または、第2の終了タイミングよりも後であって且つ第3の終了タイミングの以前の期間内にある。第2の終了タイミングにおいてプラズマを失火させエッチングを終了させた後に、第2のガスの供給および第1のガスの供給を終了させる。第1のガスの供給を終了する第3の終了タイミングが第2のガスの供給を終了する第2の終了タイミングの以後にあるので、プラズマ失火後の処理室内が第1のガスによって良好にパージされ得る。
一実施形態において、第1工程において、処理室の内側の表面は、シリコンとフッ素とを含有するプリコート膜で覆われている部分を有することができる。このように、膜の形成を行う処理室の内側の表面に予めシリコンとフッ素とを含有するプリコート膜が形成されている場合には、シリコンとフッ素とを含有する第2のガスだけではなく、第2のガスと当該プリコート膜から分離したシリコンおよびフッ素の各原子とによって、プラズマの生成がより効果的に行われ得る。
以上説明したように、パターン形状を十分に維持しつつ当該形状に沿った層をパターン上に容易に積層する技術が提供される。
図1は、一実施形態に係る方法を示す流れ図である。 図2は、図1に示す方法を実施するプラズマ処理装置の一例を断面的に示す図である。 図3は、(a)部および(b)部を含み、図3の(a)部は、図1に示す方法の各工程の実行前の被処理体の状態を模式的に示す断面図であり、図3の(b)部は、図1に示す方法の各工程の実行後の被処理体の状態を模式的に示す断面図である。 図4は、図1に示す方法の各工程で実施される種々の処理の実行タイミングを示す図である。 図5は、処理室の内側の表面にプリコート膜が形成されている状態を模式的に示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。図1は、一実施形態の方法を示す流れ図である。図1に示す一実施形態の方法MTは、被処理体(以下、「ウエハ」ということがある)に対するエッチング方法である。一実施形態の方法MTにおいて、一連の工程を単一のプラズマ処理装置を用いて実行することが可能である。
図2は、プラズマ処理装置の一例を示す図である。図2には、被処理体に対するエッチング方法の種々の実施形態で利用可能なプラズマ処理装置10の断面構造が概略的に示されている。図2に示すように、プラズマ処理装置10は、誘導結合プラズマエッチング装置である。
プラズマ処理装置10は、処理容器1を備える。処理容器1は、気密に設けられている。処理容器1は、導電性材料を含み、例えば、処理容器1の内壁面は、陽極酸化処理されたアルミニウム等の材料を含み得る。処理容器1は、分解可能に組み立てられており、接地線1aによって接地されている。処理容器1は、誘電体壁2によって、上下にアンテナ室3と処理室4とに区画されている。誘電体壁2は、処理室4の天井壁を構成している。誘電体壁2は、例えばAl等のセラミックス、石英等で構成されている。
誘電体壁2の下側部分には、処理ガス供給用のシャワー筐体11が嵌め込まれている。シャワー筐体11は、十字状に設けられており、誘電体壁2を下から支持する。誘電体壁2を支持するシャワー筐体11は、複数本のサスペンダ(図示せず)によって、処理容器1の天井に吊されている。
シャワー筐体11は、金属等の導電性材料を含み得る。シャワー筐体11の内面は、汚染物が発生しないように、例えば陽極酸化処理されたアルミニウム等を含み得る。シャワー筐体11には、誘電体壁2に沿って延びるガス流路12が形成されており、ガス流路12には、サセプタ22に向かって延びる複数のガス供給孔12aが連通している。誘電体壁2の上面中央には、ガス流路12に連通するようにガス供給管20aが設けられている。ガス供給管20aは、誘電体壁2から処理容器1の外側に延びており、処理ガス供給源およびバルブシステム等を含む処理ガス供給系20に接続されている。プラズマ処理においては、処理ガス供給系20から供給される処理ガスは、ガス供給管20aを介してシャワー筐体11内に供給され、シャワー筐体11の下面(処理室4に向いている面)のガス供給孔12aから処理室4内へ吐出される。
処理容器1におけるアンテナ室3の側壁3aと処理室4の側壁4aとの間には内側に突出する支持棚5が設けられており、支持棚5の上に誘電体壁2が載置される。
アンテナ室3内には誘電体壁2の上に誘電体壁2に面するように高周波アンテナ13が配設されている。高周波アンテナ13は、絶縁部材からなるスペーサ13aによって、誘電体壁2から例えば50[mm]以下の範囲で離間している。アンテナ室3の中央部付近には、誘電体壁2の上面に垂直な方向に(鉛直方向に)延びる4つの給電部材16が設けられており、4つの給電部材16には整合器14を介して高周波電源15が接続されている。給電部材16は、ガス供給管20aの周囲に配置されている。
プラズマ処理中において、高周波電源15からは、誘導電界形成用の例えば13.56[MHz]程度の周波数のプラズマ生成用高周波電力が高周波アンテナ13を介して処理室4内に供給される。このように高周波電源15からプラズマ生成用高周波電力が処理室4内に供給されることによって、処理室4内に誘導電界が形成され、この誘導電界によって、シャワー筐体11から処理室4内に供給される処理ガスのプラズマが生成される。なお、シャワー筐体11は、十字状に設けられており、高周波アンテナ13からの高周波の電力の処理室4内への供給は、シャワー筐体11が金属であっても妨げられない。
処理室4内の下方(誘電体壁2の反対側)には、サセプタ22(載置台)が設けられている。サセプタ22は、誘電体壁2を挟んで高周波アンテナ13と対向する。サセプタ22には、被処理体であるウエハWが載置される。サセプタ22は、導電性材料を含み得る。サセプタ22の表面は、例えば陽極酸化処理、または、アルミナ溶射されたアルミニウムを含み得る。サセプタ22に載置されたウエハWは、静電チャック(図示せず)によってサセプタ22に吸着保持される。
サセプタ22は、絶縁体枠24内に収納され、支柱25に支持される。支柱25は、中空の構造を備える。サセプタ22を収納する絶縁体枠24と処理容器1の底部(処理容器1のうち支柱25が設けられている側)との間には、支柱25を気密に包囲するベローズ26が配設されている。処理室4の側壁4aには、ウエハWを搬入出するための搬入出口27aと、搬入出口27aを開閉するゲートバルブ27とが設けられている。
サセプタ22は、支柱25内に設けられた給電棒25aによって、整合器28を介して高周波電源29に接続されている。高周波電源29は、プラズマ処理中に、バイアス用高周波電力、例えば400[kHz]〜6[MHz]程度の周波数のバイアス用高周波電力をサセプタ22に印加する。このバイアス用高周波電力によって、処理室4内に生成されたプラズマ中のイオンが効果的にウエハWに引き込まれ得る。
サセプタ22内には、ウエハWの温度を制御することを目的として、セラミックヒータ等の加熱手段および冷媒流路等を備える温度制御機構と、温度センサーとが設けられている(いずれも図示せず)。当該温度制御機構、温度センサ、部材に対する配管および配線は、いずれも支柱25の内部を通して処理容器1外に導出される。
処理室4の底部(処理室4のうち支柱25が設けられている側)には、排気管31を介して真空ポンプ等を含む排気装置30が接続される。排気装置30によって、処理室4が排気され、プラズマ処理中において、処理室4内が所定の真空雰囲気(例えば1.33[Pa]程度の気圧)に設定され、維持される。
高周波アンテナ13は、四つの給電部(例えば、給電部41、給電部43等)を有する。四つの給電部は、給電部材16に接続される。四つの給電部は、高周波アンテナ13の中心の周囲において、例えば90度程度ずつ離間している。四つの給電部のそれぞれからは2本のアンテナ線が外側に延びており、それぞれのアンテナ線は、コンデンサ18を介して接地される。
プラズマ処理装置10は、制御部Cntを備える。制御部Cntは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置10の各部を制御する。
制御部Cntは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Cntからの制御信号によって、処理ガス供給系20から供給されるガスの選択および流量と、排気装置30の排気と、高周波電源15および高周波電源29からの電力供給と、サセプタ22の温度と、を制御することが可能である。本明細書において開示される被処理体に対するエッチング方法(方法MT)の各工程(図1に示す工程S1〜S4)は、制御部Cntによる制御によってプラズマ処理装置10の各部を動作させることによって、実行され得る。
再び図1を参照し、方法MTについて詳細に説明する。以下において、方法MTの実施にプラズマ処理装置10が用いられる例について説明を行う。以下の説明においては、図3の(a)部、図3の(b)部、および図4を参照する。図3の(a)部は、図1に示す方法MTの各工程の実行前の被処理体の状態を模式的に示す断面図である。図3の(b)部は、図1に示す方法MTの各工程の実行後の被処理体の状態を模式的に示す断面図である。図4は、図1に示す方法MTの各工程で実施される種々の処理の実行タイミングを示す図である。
図1に示す方法MTは、方法MTの主要な工程として、工程S1〜S4を備える。工程S1(第1工程)は、プラズマ処理装置10の処理容器1の処理室4内にウエハWを収容する。なお、工程S1の実施前において、工程S1の実施に用いる処理室4の内側の表面がシリコンとフッ素とを含有するプリコート膜で覆われている部分を有し得る場合がある。図5は、処理室4の内側の表面にプリコート膜PCが形成されている状態を模式的に示す。図5には、処理室4の内側の表面の全体に形成されているプリコート膜PCが示されているが、プリコート膜PCは、処理室4の内側の表面の一部に形成され得る。プリコート膜PCは、シリコンとフッ素とを含有する膜である。プリコート膜PCにおいて、シリコンの占める割合は、フッ素の占める割合の約1倍以下の程度であり得る。プリコート膜PCの厚みは、略均一であるが、平均して50〜100[nm]以上である。
図4には、処理室4内への第1のガスの供給を開始する(第1のガスの供給をOFFからONにする)タイミング(時刻T1という)、処理室4内へのプラズマ生成用高周波電力の供給を開始する(プラズマ生成用高周波電力の供給をOFFからONにする)タイミング(第2の開始タイミングであり、時刻T2という)、処理室4内への第2のガスの供給を開始する(第2のガスの供給をOFFからONにする)タイミング(第1の開始タイミングであり、時刻T3という)、処理室4内へのプラズマ生成用高周波電力の供給を終了する(プラズマ生成用高周波電力の供給をONからOFFにする)タイミング(第2の終了タイミングであり、時刻T4という)、処理室4内への第2のガスの供給を終了する(第2のガスの供給をONからOFFにする)タイミング(第1の終了タイミングであり、時刻T5という)、処理室4内への第1のガスの供給を終了する(第1のガスの供給をONからOFFにする)タイミング(第3の終了タイミングであり、時刻T6という)が示されている。
図4において、グラフG1は、方法MTにおいて、処理室4内への第1のガスの供給の開始タイミングおよび終了タイミングを示す。処理室4内への第1のガスの供給(ON状態)は、時刻T1から時刻T6に至るまで継続される。時刻T6は、時刻T1の後の時刻である。図4において、グラフG2は、方法MTにおいて、処理室4内への第2のガスの供給の開始タイミングおよび終了タイミングを示す。処理室4内への第2のガスの供給(ON状態)は、時刻T3から時刻T5に至るまで継続される。時刻T5は、時刻T3の後の時刻である。図4において、グラフG3は、方法MTにおいて、処理室4内へのプラズマ生成用高周波電力の供給の開始タイミングおよび終了タイミングを示す。処理室4内へのプラズマ生成用高周波電力の供給(ON状態)は、時刻T2から時刻T4に至るまで継続される。時刻T4は、時刻T2の後の時刻である。
工程S1において処理室4内に収容されるウエハWは、図3の(a)部に示すように、基体部BAと主面6と表層部SUと溝部TRと被エッチング膜PFとを備える。
表層部SUと溝部TRとは、主面6に設けられている。
被エッチング膜PFは、主面6と、溝部TRの表面(側面TR1および底面TR2)とを覆う。溝部TRの表面は、溝部TRの側面TR1と溝部TRの底面TR2とを含む。被エッチング膜PFは、ウエハWの表面(主面6、溝部TRの側面TR1および溝部TRの底面TR2)を覆う。被エッチング膜PFは、工程S1の前段階おいて、プラズマCVDまたはALD(Atomic Layer Deposition)等の方法を用いて、予め形成される。被エッチング膜PFは、ウエハWの全表面のうち少なくとも一部を覆い得るが、ウエハWの全表面(主面6の全領域および全ての溝部TRの全表面)を覆う場合もあり得る。
ウエハWは、複数の表層部SUと複数の溝部TRとを備える。
主面6において、表層部SUと溝部TRとは交互に設けられている。
表層部SUの端面SU1は、ウエハWの主面6において、パターン形状を画定している。
溝部TRの深さDP(表層部SUの高さ)は、10〜250[nm]程度であり得る。この場合、表層部SUの幅WD1と溝部TRの幅WD2とは概ね同値(10〜250[nm]程度)であり得る。被エッチング膜PFの材料は、フッ素を用いたドライエッチングが可能な材料である。被エッチング膜PFの材料は、例えばTiNまたはSiNであり得るが、Ti,TiN,W,Ta,TaN,Si,SiN,SiOCH,Mo等の何れであってもよい。被エッチング膜PFの厚みTH1は、0[nm]より大きく且つ100[nm]以下の程度である。被エッチング膜PFは、単原子層であることもできる。表層部SUは、絶縁性材料によって構成される。当該絶縁性材料は、例えば、低誘電率の材料であり得る。当該絶縁性材料は、より具体的には、アモルファスカーボンシリコン、シリコン等であり得る。基体部BAは、Cu等の金属によって構成されることができる。
基体部BAと表層部SUとは、図3の(a)部および図3の(b)部に示すように、互いに異なる材料によって構成された別体であり得るが、この構成に限らず、基体部BAと表層部SUとは、同材料から構成された一体であることもできる。基体部BAと表層部SUとが同材料から構成された一体の場合、基体部BAと表層部SUとは、共に、絶縁性材料(例えば低誘電率の材料)によって構成され得る。
工程S1に引き続き、工程S2(第2工程)において、処理室4内の圧力をプロセス圧力に調節する。具体的には、処理室4内に第1のガスの供給が開始されることによって、処理室4内の圧力が調節される。図4のグラフG1に示すように、工程S2において、時刻T1に、処理室4内への第1のガスの供給を開始する(第1のガスの供給をOFFからONにする)。
第1のガスは、水素原子を含まない酸化剤を含有するガスであり得る。第1のガスは、特に、水素原子を含まない酸化剤のうちO、O、N(x,yは1以上の整数)の何れかを含有するガスであり得る。より具体的には、第1のガスは、水素原子を含まない酸化剤のうち、Oガス、Oガス、Nガス(x,yは1以上の整数)の何れかであるか、または、Oガス、Oガス、Nガス(x,yは1以上の整数)の何れかを含有する混合ガスであり得る。
工程S2に引き続き、工程S3(第3工程)において、プラズマCVD(CVD:Chemical Vapor Deposition)を用いて、被エッチング膜PFのうち溝部TRの表面(側面TR1および底面TR2)に設けられた部分をドライエッチングによって選択的に除去すると共に、被エッチング膜PFのうちウエハWの主面6(端面SU1)に設けられた部分をドライエッチングにおいて残存させ、当該残存させた部分に対して膜部ME(膜)を選択的に形成する。工程S3において、第2のガスとプラズマ生成用高周波電力とバイアス用高周波電力とを処理室4内に供給して第2のガスを含む処理室4内のガスによるプラズマを処理室4内において生成する処理を開始する。工程S3において、溝部TRの表面(側面TR1および底面TR2)には膜は形成されず、被エッチング膜PFのうち溝部TRの表面(側面TR1および底面TR2)に設けられた部分がドライエッチングによって選択的に除去され、被エッチング膜PFのうちウエハWの主面6(端面SU1)に設けられた部分がドライエッチングにおいて残存し、当該残存した部分に対して膜部ME(膜)が選択的に形成される。膜部MEの厚みTH2は、1〜100[nm]の程度である。
工程S3において用いられる第2のガスは、ケイ素原子およびフッ素原子を含み水素原子を含まない化合物を含有するガスであり得る。この場合、工程S3で生成されるプラズマにおいて、デポジション種の元素はケイ素(シリコン)であり、エッチング種の元素はフッ素である。第2のガスは、Si(x,yは1以上の整数)の組成を有する一または複数の種類のガスを含有するガスであって、例えばSiFを含有するガス、または、SiFとSiとを共にを含有するガス等であり得る。工程S3における第2のガスの流量は、比較的に少なく、例えば1〜50[sccm]の範囲内にある場合が考えられ得る。なお、第2のガスが更に希ガス(例えば、He,Ar、Xe等)を含む場合も一実施形態に係る方法MTに適用され得る。
工程S3において、処理室4内への第2のガスの供給を開始する時刻T3は、処理室4内へのプラズマ生成用高周波電力の供給を開始する時刻T2の以後の期間内にある。すなわち、時刻T1の値をt1、時刻T2の値をt2、時刻T3の値をt3とすると、t1,t2,t3は、t1<t2≦t3の条件を満たす。
工程S3の処理によって、図3の(b)部に示すように、ウエハWの表面(主面6、側面TR1、底面TR2)を覆う被エッチング膜PFのうち溝部TRの表面(側面TR1および底面TR2)に設けられた部分は選択的に除去され、被エッチング膜PFのうち表層部SUの端面SU1に設けられた部分は選択的に残存する。被エッチング膜PFのうち端面SU1に設けられた部分には、膜部MEが選択的に形成される。膜部MEは、被エッチング膜PFのうち端面SU1上の残存部分にのみ形成され、溝部TRの表面(側面TR1および底面TR2)にはほとんど形成されない。このように、工程S3によって、被エッチング膜PFのうち溝部TRの表面(側面TR1および底面TR2)に設けられた部分(溝部TRの当該表面を覆う部分)のみが選択的に除去される。
工程S2において用いられる第1のガスが例えばOガスまたはOガスであって、工程S3において用いられる第2のガスが、SiFガス、または、SiFおよびSiを含有する混合ガスであり、工程S3において生成されるプラズマに含まれるエッチング種の元素がフッ素の場合、膜部MEは、シリコンと酸素とを含み、例えばSiOF膜であり得る。
工程S3の実行時において、ウエハWの温度は、摂氏450度未満である。ウエハWの温度が摂氏450度以上の場合、工程S3においてウエハWの主面6(主面6において溝部TRが除かれた部分であり、具体的には表層部SUの端面SU1)に対する膜部MEの形成が困難となる。特に、被エッチング膜PFの材料がTiNの場合には、工程S3の実行時におけるウエハWの温度は、摂氏250度未満であり、被エッチング膜PFの材料がSiNの場合には、工程S3の実行時におけるウエハWの温度は、摂氏250度以上且つ摂氏450度未満である。
被エッチング膜PFの材料がTiNであって、ウエハWの温度が摂氏250度以上の場合には、工程S3によって、被エッチング膜PFのうち溝部TRの表面(側面TR1および底面TR2)に設けられた部分が除去されるだけでなく、被エッチング膜PFのうち主面6(溝部TRが除かれた部分であり、表層部SUの端面SU1)に設けられた部分も除去され得る。
被エッチング膜PFの材料がSiNであって、ウエハWの温度が摂氏450度以上の場合には、工程S3によって、被エッチング膜PFのうち溝部TRの表面(側面TR1および底面TR2)に設けられた部分が除去されるだけでなく、被エッチング膜PFのうち主面6(溝部TRが除かれた部分であり、表層部SUの端面SU1)に設けられた部分も除去され得る。
工程S3に引き続き、工程S4(第4工程)において、工程S3で開始した処理室4内におけるプラズマの生成を終了する。工程S4において、処理室4内へのプラズマ生成用高周波電力の供給を終了した後に、処理室4内への第1のガスの供給と、処理室4内への第2のガスの供給とを終了する。処理室4内への第2のガスの供給を終了する時刻T5は、処理室4内へのプラズマ生成用高周波電力の供給を終了する時刻T4の以後であって且つ処理室4内への第1のガスの供給を終了する時刻T6よりも前の期間内にある、または、時刻T4よりも後であって且つ時刻T6の以前の期間内にある。すなわち、時刻T4の値をt4、時刻T5の値をt5、時刻T6の値をt6とすると、t4,t5,t6は、t4≦t5<t6の条件、または、t4<t5≦t6の条件を満たす。
なお、工程S4の後に膜部MEを除去し、プラズマCVDまたはALD等の方法によって被エッチング膜PFをウエハWの表面に改めて形成した後に、工程S1〜工程S4を再度行ってもよい。このように、工程S1〜工程S4を複数回だけ繰り返し実行することによって、パターン形状(具体的には例えば溝部TRの幅WD2)を十分に維持しつつ、主面6(溝部TRが除かれた部分)上に形成される被エッチング膜PFの膜厚の調節が可能となる。
以上説明した一実施形態に係る方法MTによれば、少なくとも以下の効果が一例として奏され得る。まず発明者は、鋭意研究の結果、水素原子を含まない酸化剤を含有する第1のガスと、ケイ素原子およびフッ素原子を含み水素原子を含まない化合物を含有する第2のガスとを用いてプラズマを生成することによって、ウエハWの表面(主面6、側面TR1、底面TR2)を覆う被エッチング膜PFのうち溝部TRの表面(側面TR1および底面TR2)に設けられた部分は除去され、被エッチング膜PFのうち表層部SUの端面SU1に設けられた部分は残存し、シリコンおよび酸素を含有する膜部MEがこの残存した部分(被エッチング膜PFのうち端面SU1に設けられた部分)に形成される一方で溝部TRの表面(側面TR1および底面TR2)にはほとんど形成されないことを見い出した。
このように、方法MTによれば、水素原子を含まない酸化剤を含有する第1のガスと、ケイ素原子およびフッ素原子を含み水素原子を含まない化合物を含有する第2のガスとを用いてプラズマを生成することのみによって、被エッチング膜PFのうちパターン形状を画定する溝部TRの表面(側面TR1および底面TR2)に設けられた部分のみが選択的に除去され、被エッチング膜PFのうち端面SU1に設けられた部分(被エッチング膜PFのうち残存する部分)のみに膜部MEが選択的に形成され得る。従って、パターン形状を十分に維持しつつ当該形状に沿った層をパターン上に容易に積層することが可能となる。
また、一実施形態に係る方法MTは、被エッチング膜PFの材料がTiNまたはSiNである場合に適用され得る。被エッチング膜PFの材料がTiNまたはSiNの場合には、溝部TRの表面(側面TR1および底面TR2)に設けられた被エッチング膜PFに対する選択的なエッチングが可能になると共に、このエッチングによって残存する被エッチング膜PF(端面SU1上に設けられた被エッチング膜PF)上における選択的な膜部MEの形成も可能になる。
工程S2の開始から工程S3の開始前までの期間内(時刻T1の以後、且つ、時刻T2より前の期間内)において処理室内における圧力調整が第1のガスの供給によって行われた後に、工程S3においてプラズマ生成用高周波電力の供給の開始(時刻T2)によって処理室4内においてプラズマが安定的に生成されつつ処理室4内への第2のガスの供給が開始(時刻T3)されることによって、エッチングが開始される。特に、時刻T3と時刻T2とが同時である場合、第1のガスから生成される酸素プラズマによるウエハWの表面への影響が十分に低減され、ウエハWの表面において酸化が十分に抑制され得る。
また、時刻T4においてプラズマを失火させエッチングを終了させた後に、第2のガスの供給および第1のガスの供給を終了させる。第1のガスの供給を終了する時刻T6が第2のガスの供給を終了する時刻T5の以後にあるので、プラズマ失火後(時刻T5以後)の処理室内が第1のガスによって良好にパージされ得る。
また、被エッチング膜PFに対するエッチングおよび膜部MEの形成が工程S1から開始される前に、被エッチング膜PFに対するエッチングおよび膜部MEの形成を行う処理室4の内側の表面に予めシリコンとフッ素とを含有するプリコート膜PCが形成されている場合には、シリコンとフッ素とを含有する第2のガスだけではなく、第2のガスと当該プリコート膜PCから分離したシリコンおよびフッ素の各原子とによって、プラズマの生成がより効果的に行われ得る。
(実施例1)
工程S2および工程S3は、例えば以下の条件で実施され得る。なお、以下の条件は、処理室4の内側の表面にプリコート膜PCが形成されていない場合の条件である。
・処理室4内の圧力の値[Pa]:0.67〜13.3[Pa]
・高周波電源15の周波数の値[MHz]および高周波電力の値[ワット]:13.56[MHz]、0〜200[ワット]
・高周波電源29の周波数の値[MHz]およバイアス電力の値[ワット]:6[MHz]、0〜600[ワット]
・処理ガス:Oガス(第1のガス)、SiFガス(第2のガス)
(実施例2)
工程S1で用いられる処理室4の内側の表面には、シリコンとフッ素とを含有するプリコート膜PCが形成されている場合がある。プリコート膜PCの膜厚は約100[nm]以下である。またプリコート膜PCの形成場所は処理室4内のほぼ全面である。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
1…処理容器、10…プラズマ処理装置、11…シャワー筐体、12…ガス流路、12a…ガス供給孔、13…高周波アンテナ、13a…スペーサ、14…整合器、15…高周波電源、16…給電部材、18…コンデンサ、1a…接地線、2…誘電体壁、20…処理ガス供給系、20a…ガス供給管、22…サセプタ、24…絶縁体枠、25…支柱、25a…給電棒、26…ベローズ、27…ゲートバルブ、27a…搬入出口、28…整合器、29…高周波電源、3…アンテナ室、30…排気装置、31…排気管、3a…側壁、4…処理室、41…給電部、43…給電部、4a…側壁、5…支持棚、6…主面、BA…基体部、Cnt…制御部、DP…深さ、MT…方法、PC…プリコート膜、SU…表層部、TR…溝部、TR1…側面、TR2…底面、SU1…端面、ME…膜部、PF…被エッチング膜、TH1…厚み、TH2…厚み、W…ウエハ、WD1…幅、WD2…幅。

Claims (12)

  1. 被処理体に対するエッチング方法であって、該被処理体は主面と溝部と被エッチング膜とを含み、該溝部は該主面に設けられており、該被エッチング膜は該主面と該溝部の表面とを覆い、該方法は、
    プラズマ処理装置の処理室内に前記被処理体を収容する第1工程と、
    前記第1工程の後に、前記処理室内に第1のガスの供給を開始する第2工程と、
    前記第2工程の後に、第2のガスとプラズマ生成用高周波電力とを前記処理室内に供給して該第2のガスを含む該処理室内のガスによるプラズマを該処理室内において生成する処理を開始する第3工程と、
    を備え、
    前記第1のガスは、水素原子を含まない酸化剤を含有するガスであり、
    前記第2のガスは、ケイ素原子およびフッ素原子を含み水素原子を含まない化合物を含有するガスであり、
    前記被エッチング膜の材料は、フッ素を用いたドライエッチングが可能な材料であり、
    前記被エッチング膜のうち前記溝部の前記表面を覆う部分のみが、選択的に除去される、
    方法。
  2. 前記被エッチング膜の材料は、TiNまたはSiNである、
    請求項1に記載の方法。
  3. 前記第3工程の実行時における前記被処理体の温度は、摂氏450度未満である、
    請求項1または請求項2に記載の方法。
  4. 前記被エッチング膜の材料がTiNの場合に、前記第3工程の実行時における前記被処理体の温度は、摂氏250度未満である、
    請求項1に記載の方法。
  5. 前記被エッチング膜の材料がSiNの場合に、前記第3工程の実行時における前記被処理体の温度は、摂氏250度以上且つ摂氏450度未満である、
    請求項1に記載の方法。
  6. 前記第2のガスは、Si(x,yは1以上の整数)の組成を有する一または複数の種類のガスを含有する、
    請求項1〜5の何れか一項に記載の方法。
  7. 前記第2のガスは、SiFを含有するガス、または、SiFとSiとを共にを含有するガスである、
    請求項6に記載の方法。
  8. 前記第1のガスは、O、O、N(x,yは1以上の整数)の何れかを含有するガスである、
    請求項1〜7の何れか一項に記載の方法。
  9. 前記第2のガスは、希ガスを更に含有する、
    請求項1〜8の何れか一項に記載の方法。
  10. 前記第3工程において、前記処理室内への前記第2のガスの供給を開始する第1の開始タイミングは、該処理室内への前記プラズマ生成用高周波電力の供給を開始する第2の開始タイミングの以後の期間内にある、
    請求項1〜9の何れか一項に記載の方法。
  11. 前記第3工程の後に、プラズマの生成を終了する第4工程をさらに備え、
    前記第4工程において、前記処理室内への前記第2のガスの供給を終了する第1の終了タイミングは、該処理室内への前記プラズマ生成用高周波電力の供給を終了する第2の終了タイミングの以後であって且つ該処理室内への前記第1のガスの供給を終了する第3の終了タイミングよりも前の期間内にある、または、該第2の終了タイミングよりも後であって且つ該第3の終了タイミングの以前の期間内にある、
    請求項1〜10の何れか一項に記載の方法。
  12. 前記第1工程において、前記処理室の内側の表面は、シリコンとフッ素とを含有するプリコート膜で覆われている部分を有する、
    請求項1〜11の何れか一項に記載の方法。
JP2017046473A 2017-03-10 2017-03-10 エッチング方法 Active JP6796519B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017046473A JP6796519B2 (ja) 2017-03-10 2017-03-10 エッチング方法
TW107107420A TWI775819B (zh) 2017-03-10 2018-03-06 蝕刻方法
US15/915,782 US10483135B2 (en) 2017-03-10 2018-03-08 Etching method
KR1020180027209A KR102129164B1 (ko) 2017-03-10 2018-03-08 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046473A JP6796519B2 (ja) 2017-03-10 2017-03-10 エッチング方法

Publications (2)

Publication Number Publication Date
JP2018152425A JP2018152425A (ja) 2018-09-27
JP6796519B2 true JP6796519B2 (ja) 2020-12-09

Family

ID=63446529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046473A Active JP6796519B2 (ja) 2017-03-10 2017-03-10 エッチング方法

Country Status (4)

Country Link
US (1) US10483135B2 (ja)
JP (1) JP6796519B2 (ja)
KR (1) KR102129164B1 (ja)
TW (1) TWI775819B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019035830A1 (en) * 2017-08-16 2019-02-21 Ecosense Lighting Inc MULTI-CHANNEL WHITE LIGHT DEVICE FOR HIGH-COLOR RENDERABLE WHITE LED ACCORDING LIGHT DELIVERY
WO2019053806A1 (ja) * 2017-09-13 2019-03-21 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
KR102281826B1 (ko) * 2019-07-08 2021-07-23 세메스 주식회사 기판 처리 장치 및 방법
US11183397B2 (en) * 2019-10-18 2021-11-23 Beijing E-Town Semiconductor Technology, Co., Ltd Selective etch process using hydrofluoric acid and ozone gases

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589324A (en) * 1993-07-13 1996-12-31 International Paper Company Antistatic layer for photographic elements comprising polymerized polyfunctional aziridine monomers
US5589423A (en) * 1994-10-03 1996-12-31 Motorola Inc. Process for fabricating a non-silicided region in an integrated circuit
JP3367600B2 (ja) 1998-06-08 2003-01-14 シャープ株式会社 誘電体薄膜素子の製造方法
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
KR100993466B1 (ko) 2006-01-31 2010-11-09 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 플라즈마에 노출되는 부재
US20070232070A1 (en) * 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
CN102473633B (zh) * 2009-08-14 2015-03-04 株式会社爱发科 蚀刻方法
US8871650B2 (en) * 2011-10-28 2014-10-28 Applied Materials, Inc. Post etch treatment (PET) of a low-K dielectric film
JP5932599B2 (ja) * 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
FR3000602B1 (fr) * 2012-12-28 2016-06-24 Commissariat A L Energie Atomique Et Aux Energies Alternatives Procede de gravure d'un materiau dielectrique poreux
US8987139B2 (en) 2013-01-29 2015-03-24 Applied Materials, Inc. Method of patterning a low-k dielectric film
US20160181116A1 (en) 2014-12-18 2016-06-23 Lam Research Corporation Selective nitride etch
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride

Also Published As

Publication number Publication date
JP2018152425A (ja) 2018-09-27
US20180261476A1 (en) 2018-09-13
TWI775819B (zh) 2022-09-01
TW201842576A (zh) 2018-12-01
KR20180103729A (ko) 2018-09-19
KR102129164B1 (ko) 2020-07-01
US10483135B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
JP6796519B2 (ja) エッチング方法
TWI624870B (zh) 用於蝕刻速率一致性的方法
JP6553049B2 (ja) 窒化ケイ素の選択的なエッチング
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
KR102363052B1 (ko) 피처리체를 처리하는 방법
KR102496968B1 (ko) 에칭 방법
JP6606609B2 (ja) 被処理体を処理する方法
US20200343091A1 (en) Workpiece processing method
CN109923648B (zh) 处理被处理体的方法
JP6963900B2 (ja) 成膜方法
JP6722760B2 (ja) 被処理体を処理する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201116

R150 Certificate of patent or registration of utility model

Ref document number: 6796519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250