TWI775819B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI775819B
TWI775819B TW107107420A TW107107420A TWI775819B TW I775819 B TWI775819 B TW I775819B TW 107107420 A TW107107420 A TW 107107420A TW 107107420 A TW107107420 A TW 107107420A TW I775819 B TWI775819 B TW I775819B
Authority
TW
Taiwan
Prior art keywords
gas
processing chamber
film
etched
supply
Prior art date
Application number
TW107107420A
Other languages
English (en)
Other versions
TW201842576A (zh
Inventor
大內健次
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201842576A publication Critical patent/TW201842576A/zh
Application granted granted Critical
Publication of TWI775819B publication Critical patent/TWI775819B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

[課題]提供可以充分維持圖案形狀之同時，可以將順著該形狀之層容易積層於圖案上的技術。 　　[解決手段]對被處理體的一實施形態的蝕刻方法中，被處理體包含主面、溝部、及膜，溝部設置於主面，膜將主面及溝部的表面覆蓋，該方法具備：將被處理體收納於處理室內的第1工程；開始對處理室內供給第1氣體之第2工程；及對處理室內供給第2氣體與電漿生成用高頻電力並使基於包含第2氣體的處理室內的氣體之電漿在處理室內生成而開始處理的第3工程；第1氣體為含有不包含氫原子之氧化劑的氣體，第2氣體為含有包含矽原子及氟原子且不包含氫原子之化合物的氣體，膜的材料為可以使用氟進行乾蝕刻之材料，僅覆蓋溝部的表面之膜被選擇性除去。

Description

蝕刻方法
本發明的實施形態關於對被處理體的蝕刻方法。
半導體的製造中，伴隨著半導體元件的微細化要求高清晰的配線圖案的形成。例如，專利文獻1揭示以提升微細加工精度為目的的介電質薄膜元件的製造方法的技術。又，為了抑制製程的複雜化，且進行選擇性的圖案成膜的技術記載於特願2016-121820號說明書。 [先前技術文獻] [專利文獻]
[專利文獻1]特開平11-354505號公報
[發明所欲解決之課題]
形成高清晰的配線圖案的習知技術有，例如使用CxFy系氣體等在蝕刻側面形成碳系的被蝕刻膜來抑制對側面的蝕刻而進行對垂直方向的蝕刻的技術，但是，通過複數個蝕刻工程以充分維持圖案形狀的方式對層間要求充分的蝕刻速率之差之情況存在。但，沿著事先畫定之高清晰的配線圖案來形成使產生蝕刻速率之差的層時，必須要複雜的製程。期待著在圖案上容易積層能夠充分維持圖案形狀而且順著該形狀之層的技術。 [用以解決課題的手段]
一態樣中，提供對被處理體的蝕刻方法。被處理體包含主面、溝部、及被蝕刻膜，溝部設置於主面，被蝕刻膜覆蓋主面及溝部的表面(溝部的表面包含溝部的側面及溝部的底面)。該方法具備：在電漿處理裝置的處理室內收納被處理體的第1工程；在第1工程之後，對處理室內開始第1氣體的供給之第2工程；及在第2工程之後，對處理室內供給第2氣體與電漿生成用高頻電力並使基於包含第2氣體的處理室內的氣體之電漿在處理室內生成而開始處理的第3工程。第1氣體係含有不包含氫原子之氧化劑的氣體，第2氣體係含有包含矽原子及氟原子且不包含氫原子之化合物的氣體。被蝕刻膜的材料係使用氟的可以乾蝕刻之材料，被蝕刻膜之中僅覆蓋溝部的表面之部分被選擇性除去。
上述方法中，作為效果之一例至少可以獲得以下的效果。首先，發明人經由深入研究的結果發現，通過使用含有不包含氫原子之氧化劑的第1氣體、以及含有包含矽原子及氟原子且不包含氫原子之化合物的來生成電漿，則覆蓋被處理體的表面(被處理體的表面係包含主面及溝部的表面，溝部的表面係包含溝部的側面及溝部的底面)之被蝕刻膜之中僅設置於溝部的表面之部分被除去，被蝕刻膜之中設置於主面(溝部被除去的部分)之部分殘存，含有矽及氧的膜被形成於該殘存之部分，另一方面，在溝部的表面幾乎未形成。如此般，依據上述方法，藉由僅使用含有不包含氫原子之氧化劑的第1氣體、及含有包含矽原子及氟原子且不包含氫原子之化合物的第2氣體來生成電漿，針對被蝕刻膜之中可以僅將用來畫定圖案形狀的溝部的表面上所設置之部分選擇性除去。
一實施形態中，被蝕刻膜的材料可以是TiN或SiN。被蝕刻膜的材料為TiN或SiN時，對設置在溝部的表面之被蝕刻膜可以進行選擇性蝕刻，而且通過該蝕刻而殘存的被蝕刻膜上的選擇性的膜的形成亦成為可能。
一實施形態中，第3工程之執行時的被處理體的溫度可以小於攝氏450度。第3工程之執行時的被處理體的溫度為攝氏450度以上時，第3工程中對被處理體的主面(除去溝部以外的部分)之膜的形成變為困難。
一實施形態中，被蝕刻膜的材料為TiN時，第3工程之執行時的被處理體的溫度可以小於攝氏250度。被蝕刻膜的材料為TiN，且被處理體的溫度為攝氏250度以上時，通過第3工程，被蝕刻膜之中不僅設置於溝部的表面之部分被除去，被蝕刻膜之中設置於主面(溝部被除去的部分)之部分亦被除去。
一實施形態中，被蝕刻膜的材料為SiN時，第3工程之執行時的被處理體的溫度可以為攝氏250度以上且小於攝氏450度。被蝕刻膜的材料為SiN，且被處理體的溫度為攝氏450度以上時，通過第3工程，被蝕刻膜之中不僅設置於溝部的表面之部分被除去，被蝕刻膜之中設置於主面(溝部被除去的部分)之部分亦被除去。被蝕刻膜的材料為SiN，且被處理體的溫度小於攝氏250度時，通過第3工程，被蝕刻膜之中設置於溝部的表面之部分的除去變為困難。
一實施形態中，第2氣體係含有具有SixFy (x、y為1以上的整數)的組成之一或複數種類的氣體，例如為含有SiF4 之氣體、或同時含有SiF4 與Si2 F6 之氣體之情況下，第1氣體為含有O2 、O3 、Nx Oy 之任一之氣體之情況下，第2氣體進一步含有稀有氣體之情況之任一均為可能。
一實施形態中，第3工程中，對處理室內開始第2氣體之供給的第1開始時序，係在對處理室內開始電漿生成用高頻電力之供給的第2開始時序之以後的期間內。在第2工程的開始至第3工程的開始前為止之期間內處理室內的壓力調整通過第1氣體的供給而進行之後，在第3工程中，通過開始電漿生成用高頻電力之供給而在處理室內穩定地生成電漿之同時對處理室內開始第2氣體之供給，由此而開始進行蝕刻。特別是，第1開始時序與第2開始時序為同時之情況下，由第1氣體生成的氧電漿對被處理體的表面之影響被充分減低，被處理體的表面之氧化可以被充分抑制。
一實施形態中，在第3工程之後，進一步具備結束電漿的生成之第4工程。第4工程中，結束對處理室內的第2氣體之供給的第1結束時序，係在結束對處理室內的電漿生成用高頻電力之供給的第2結束時序之以後且在比結束對處理室內的第1氣體之供給的第3結束時序更前的期間內，或者在比第2結束時序更後且在第3結束時序之以前的期間內。在第2結束時序中關掉電漿並結束蝕刻之後，結束第2氣體的供給及第1氣體的供給。結束第1氣體之供給的第3結束時序係在結束第2氣體之供給的第2結束時序之以後，因此電漿關掉後的處理室內藉由第1氣體可以良好地進行凈化。
一實施形態中，第1工程中，處理室的內側的表面可以具有被含有矽與氟之預塗膜(Pre-coating film)覆蓋的部分。如此般，在進行膜之形成的處理室的內側的表面事先形成含有矽與氟之預塗膜時，不僅從含有矽與氟之第2氣體，藉由第2氣體以及從該預塗膜分離之矽及氟的各原子，可以更有效地進行電漿的生成。 [發明效果]
如以上說明，提供可以充分維持圖案形狀之同時，可以將順著該形狀之層容易積層在圖案上之技術。
以下，參照圖面詳細說明各種實施形態。各圖面中同一或相當的部分標記同一符號。圖1係一實施形態的方法的流程圖。圖1所示一實施形態的方法MT係對被處理體(以下亦有稱為「晶圓」)的蝕刻方法。在一實施形態的方法MT中，可以使用單一的電漿處理裝置執行一連串的工程。
圖2係表示電漿處理裝置的一例的圖。圖2中概略地示出對被處理體的蝕刻方法的各種實施形態中可以利用的電漿處理裝置10的剖面構造。如圖2所示，電漿處理裝置10係感應耦合電漿(ICP)蝕刻裝置。
電漿處理裝置10具備處理容器1。處理容器1被氣密地設置。處理容器1包含導電性材料，例如處理容器1的內壁面可以包含已實施陽極氧化處理的鋁等的材料。處理容器1組裝成為可以分解，經由接地線1a接地。處理容器1透過介電質壁2而上下被劃分成為天線室3與處理室4。介電質壁2構成處理室4的天井壁。介電質壁2例如由Al2 O3 等的陶瓷、石英等構成。
在介電質壁2的下側部分嵌入有處理氣體供給用的噴淋框體11。噴淋框體11設置成為十字狀，對介電質壁2從下側進行支撐。支撐介電質壁2的噴淋框體11，係通過複數根吊帶(未圖示)被垂吊於處理容器1的天井。
噴淋框體11可以包含金屬等的導電性材料。噴淋框體11的內面，以不產生污染物的方式，例如可以包含已實施陽極氧化處理的鋁等。於噴淋框體11形成沿著介電質壁2延伸的氣體流路12，氣體流路12與朝向承受器22延伸的複數個氣體供給孔12a連通。在介電質壁2的上面中央，以與氣體流路12連通的方式設置有氣體供給管20a。氣體供給管20a從介電質壁2向處理容器1的外側延伸，並連接於包含處理氣體供給源及閥系統等的處理氣體供給系統20。電漿處理中，從處理氣體供給系統20供給的處理氣體，係經由氣體供給管20a供給至噴淋框體11內，從噴淋框體11的下面(朝向處理室4的面)的氣體供給孔12a向處理室4內吐出。
在處理容器1中的天線室3的側壁3a與處理室4的側壁4a之間設置有向內側突出的支撐棚5，於支撐棚5之上載置有介電質壁2。
在天線室3內在介電質壁2之上以面對介電質壁2的方式配置有高頻天線部13。高頻天線部13通過由絕緣構件構成的間隔物13a而與介電質壁2例如分離50[mm]以下的範圍內。在天線室3的中央部附近設置沿著與介電質壁2之上面垂直的方向(鉛直方向)延伸的4個供電構件16，4個供電構件16透過匹配器14與高頻電源15連接。供電構件16配置於氣體供給管20a的周圍。
於電漿處理中，從高頻電源15經由高頻天線部13將感應電場形成用的例如13.56[MHz]左右的頻率的電漿生成用高頻電力供給至處理室4內。如此般通過從高頻電源15將電漿生成用高頻電力供給至處理室4內，在處理室4內形成感應電場，通過該感應電場生成從噴淋框體11供給至處理室4內的處理氣體的電漿。噴淋框體11設置為十字狀，即使噴淋框體11為金屬，亦不妨礙從高頻天線部13向處理室4內的高頻電力的供給。
在處理室4內的下方(介電質壁2的相反側)設置有承受器22(載置台)。承受器22隔著介電質壁2與高頻天線部13對向。於承受器22載置有被處理體亦即晶圓W。承受器22可以包含導電性材料。承受器22的表面例如可以包含陽極氧化處理或熔射有氧化鋁的鋁。載置於承受器22的晶圓W係藉由靜電吸盤(未圖示)被吸附保持於承受器22。
承受器22被收納於絕緣體框24內，被支撐於支柱25。支柱25具備中空的構造。在收納承受器22的絕緣體框24與處理容器1的底部(處理容器1之中設置有支柱25之側)之間，配置有將支柱25氣密包圍的波紋管26。在處理室4的側壁4a設置有對晶圓W進行搬出入的搬出入口27a，及對搬出入口27a進行開/關的柵閥27。
承受器22經由設於支柱25內之供電棒25a，透過匹配器28連接於高頻電源29。於電漿處理中，高頻電源29係將偏壓用高頻電力例如400[kHz]~6[MHz]左右的頻率的偏壓用高頻電力施加於承受器22。通過該偏壓用高頻電力，可以將處理室4內生成的電漿中的離子有效地引入晶圓W。
為了對晶圓W的溫度進行控制之目的，於承受器22內設置有具備陶瓷加熱器等的加熱手段及冷媒流路等之溫度控制機構，及溫度感測器(均未圖示)。對該溫度控制機構、溫度感測器、構件之配管及配線均通過支柱25的內部導出至處理容器1外。
處理室4的底部(處理室4之中設置有支柱25之側)透過排氣管31而與包含真空泵等的排氣裝置30連接。通過排氣裝置30對處理室4排氣，於電漿處理中，處理室4內被設定維持於規定的真空氛圍(例如1.33[Pa]左右的氣壓)。
高頻天線部13具有四個供電部(例如供電部41、供電部43等)。四個供電部係連接於供電構件16。四個供電部於高頻天線部13的中心的周圍例如各以90度左右分離。從四個供電部的各個向外側延伸出2根天線，各自的天線透過電容器18被接地。
電漿處理裝置10具備控制部Cnt。控制部Cnt為具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，對電漿處理裝置10的各部進行控制。
控制部Cnt根據基於所輸入的配方(recipe)之程式而動作，並送出控制信號。依據來自控制部Cnt的控制信號，可以對處理氣體供給系統20所供給的氣體的選擇及流量、排氣裝置30的排氣、高頻電源15及高頻電源29的電力供給、及承受器22的溫度進行控制。本說明書中開示的對被處理體的蝕刻方法(方法MT)的各工程(圖1所示工程S1~S4)，係通過控制部Cnt的控制使電漿處理裝置10的各部動作而可以被執行。
再度參照圖1詳細說明方法MT。以下說明中，在方法MT的實施上示出使用電漿處理裝置10之例進行說明。以下的說明中參照圖3(a)部分、圖3(b)部分、及圖4。圖3(a)部分表示圖1所示方法MT的各工程之執行前的被處理體的狀態之示意剖面圖。圖3(b)部分表示圖1所示方法MT的各工程之執行後的被處理體的狀態之示意剖面圖。圖4表示圖1所示方法MT的各工程中實施的各種處理之執行時序的圖。
圖1所示方法MT中，作為方法MT的主要工程係具備工程S1~S4。工程S1(第1工程)，係將晶圓W收納於電漿處理裝置10的處理容器1的處理室4內。在工程S1的實施前，工程S1的實施使用的處理室4的內側的表面，有可能具有被含有矽與氟之預塗膜覆蓋的部分。圖5表示在處理室4的內側的表面形成有預塗膜PC之狀態的示意圖。圖5示出在處理室4的內側的表面的整體形成的預塗膜PC，但預塗膜PC可以形成在處理室4的內側的表面的一部分。預塗膜PC係含有矽與氟之膜。預塗膜PC中，矽的佔有比例可以是氟的佔有比例的大約1倍以下之程度。預塗膜PC的厚度大致均勻，平均為50~100[nm]以上。
圖4中示出對處理室4內開始供給第1氣體之(將第1氣體之供給從OFF(關閉)切換為ON(開啟)之)時序(標記為時刻T1)、對處理室4內開始供給電漿生成用高頻電力之(將電漿生成用高頻電力之供給從OFF切換為ON之)時序(第2開始時序，標記為時刻T2)、對處理室4內開始供給第2氣體之(將第2氣體的供給從OFF切換為ON之)時序(第1開始時序，標記為時刻T3)、對處理室4內結束電漿生成用高頻電力的供給之(將電漿生成用高頻電力之供給從ON切換為OFF之)時序(第2結束時序，標記為時刻T4)、對處理室4內結束第2氣體的供給之(將第2氣體的供給從ON切換為OFF之)時序(第1結束時序，標記為時刻T5)、對處理室4內結束第1氣體的供給之(將第1氣體之供給從ON切換為OFF之)時序(第3結束時序，標記為時刻T6)。
圖4中，曲線G1表示在方法MT中對處理室4內的第1氣體之供給的開始時序及結束時序。對處理室4內的第1氣體之供給(ON狀態)，係從時刻T1繼續至時刻T6為止。時刻T6係在時刻T1之後的時刻。圖4中，曲線G2表示在方法MT中對處理室4內的第2氣體之供給的開始時序及結束時序。對處理室4內的第2氣體之供給(ON狀態)，係從時刻T3繼續至時刻T5為止。時刻T5為在時刻T3之後的時刻。圖4中，曲線G3表示在方法MT中對處理室4內的電漿生成用高頻電力的供給之開始時序及結束時序。對處理室4內的電漿生成用高頻電力之供給(ON狀態)，係從時刻T2繼續至時刻T4為止。時刻T4係在時刻T2之後的時刻。
工程S1中收納於處理室4內的晶圓W，如圖3(a)部分所示，具備基體部BA、主面6、表層部SU、溝部TR、及被蝕刻膜PF。 　　表層部SU與溝部TR係設置於主面6。
被蝕刻膜PF係覆蓋主面6、溝部TR的表面(側面TR1及底面TR2)。溝部TR的表面，係包含溝部TR的側面TR1與溝部TR的底面TR2。被蝕刻膜PF，係覆蓋晶圓W的表面(主面6、溝部TR的側面TR1及溝部TR的底面TR2)。被蝕刻膜PF係於工程S1的前階段使用電漿CVD或ALD (Atomic Layer Deposition)等方法事先形成。被蝕刻膜PF可以覆蓋晶圓W的全表面之中至少一部分，亦有可能覆蓋晶圓W的全表面(主面6的全部區域及全部的溝部TR的全表面)。
晶圓W具備複數個表層部SU與複數個溝部TR。 　　於主面6中交替設置有表層部SU與溝部TR。 　　表層部SU的端面SU1，在晶圓W的主面6中，係用來劃定圖案形狀。
溝部TR的深度DP(表層部SU的高度)可以是10~250[nm]左右。此時，表層部SU的寬度WD1與溝部TR的寬度WD2大致為同一值(10~250[nm]左右)。被蝕刻膜PF的材料係使用氟的可以乾蝕刻之材料。被蝕刻膜PF的材料，例如可以是TiN或SiN，亦可以是Ti、TiN、W、Ta、TaN、Si、SiN、SiOCH、Mo等之任一。被蝕刻膜PF的厚度TH1係大於0[nm]且為100[nm]以下左右。被蝕刻膜PF可以是單原子層。表層部SU藉由絕緣性材料構成。該絕緣性材料，例如可以是低介電常數的材料。更具體而言，該絕緣性材料可以是非晶質碳矽、矽等。基體部BA可以藉由Cu等的金屬構成。
基體部BA與表層部SU，係如圖3(a)部分及圖3(b)部分所示，彼此由不同的材料構成的獨立體，但不限定於該構成，基體部BA與表層部SU亦可以是由同一材料構成的一體。基體部BA與表層部SU由同一材料構成的一體時，基體部BA與表層部SU可以均由絕緣性材料(例如低介電常數的材料)構成。
接續於工程S1，於工程S2(第2工程)中，將處理室4內的壓力調整為製程壓力。具體而言，於處理室4內開始供給第1氣體，對處理室4內的壓力進行調整。如圖4的曲線G1所示，工程S2中，在時刻T1，開始對處理室4內的第1氣體之供給(將第1氣體之供給從OFF切換為ON)。
第1氣體可以是含有不包含氫原子之氧化劑的氣體。特別是，第1氣體可以為含有不包含氫原子之氧化劑之中的O2 、O3 、Nx Oy (x、y為1以上的整數)之任一之氣體。更具體而言，第1氣體可以是不包含氫原子之氧化劑之中的O2 氣體、O3 氣體、Nx Oy 氣體(x、y為1以上的整數)之任一，或者是含有O2 氣體、O3 氣體、Nx Oy 氣體(x、y為1以上的整數)之任一的混合氣體。
接續於工程S2，於工程S3(第3工程)中，使用電漿CVD(CVD：Chemical Vapor Deposition)，藉由乾蝕刻將被蝕刻膜PF之中設置於溝部TR的表面(側面TR1及底面TR2)之部分選擇性除去之同時，使被蝕刻膜PF之中設置於晶圓W的主面6(端面SU1)之部分於乾蝕刻中殘存，對該殘存的部分選擇性形成膜部ME(膜)。於工程S3中，將第2氣體、電漿生成用高頻電力、及偏壓用高頻電力供給至處理室4內開始在處理室4內生成基於包含第2氣體在內的處理室4內之氣體的電漿之處理。於工程S3中，於溝部TR的表面(側面TR1及底面TR2)未形成膜，被蝕刻膜PF之中設置於溝部TR的表面(側面TR1及底面TR2)之部分通過乾蝕刻而選擇性被除去，被蝕刻膜PF之中設置於晶圓W的主面6(端面SU1)之部分於乾蝕刻中殘存，對該殘存之部分選擇性形成膜部ME(膜)。膜部ME的厚度TH2為1~100[nm]左右。
工程S3中使用的第2氣體，可以是含有包含矽原子及氟原子且不包含氫原子之化合物的氣體。此情況下，工程S3生成的電漿中，沉積種的元素為矽，蝕刻種的元素為氟。第2氣體係含有具有Six Fy (x、y為1以上的整數)的組成之一或複數種類的氣體之氣體，例如可以是含有SiF4 之氣體，或同時含有SiF4 與Si2 F6 之氣體等。工程S3中的第2氣體的流量，可以考慮為比較少，例如在1~50 [sccm]的範圍內。第2氣體進一步包含稀有氣體(例如He、Ar、Xe等)時亦適用一實施形態的方法MT。
工程S3中，對處理室4內開始供給第2氣體之時刻T3，係在對處理室4內開始供給電漿生成用高頻電力之時刻T2以後的期間內。亦即，將時刻T1的值設為t1，將時刻T2的值設為t2，將時刻T3的值設為t3時，t1、t2、t3滿足t1＜t2≦t3的條件。
通過工程S3的處理，如圖3(b)部分所示，覆蓋晶圓W的表面(主面6、側面TR1、底面TR2)之被蝕刻膜PF之中設置於溝部TR的表面(側面TR1及底面TR2)之部分被選擇性除去，被蝕刻膜PF之中設置於表層部SU的端面SU1之部分選擇性殘存。在被蝕刻膜PF之中設置於端面SU1之部分，選擇性形成膜部ME。膜部ME僅形成在被蝕刻膜PF之中的端面SU1上的殘存部分，在溝部TR的表面(側面TR1及底面TR2)幾乎未形成。如此般，藉由工程S3，被蝕刻膜PF之中僅設置於溝部TR的表面(側面TR1及底面TR2)之部分(覆蓋溝部TR的該表面之部分)被選擇性除去。
工程S2中使用的第1氣體例如為O2 氣體或O3 氣體，工程S3中使用的第2氣體為SiF4 氣體，或者含有SiF4 及Si2 F6 之混合氣體，工程S3中生成的電漿中包含的蝕刻種的元素為氟時，膜部ME包含矽與氧，例如可以是SiOF膜。
工程S3之執行時，晶圓W的溫度小於攝氏450度。晶圓W的溫度為攝氏450度以上時，工程S3中對晶圓W的主面6(主面6中已除去溝部TR的部分，具體而言為表層部SU的端面SU1)之膜部ME的形成變為困難。特別是，被蝕刻膜PF的材料為TiN時，工程S3執行時晶圓W的溫度小於攝氏250度，被蝕刻膜PF的材料為SiN時，工程S3執行時晶圓W的溫度為攝氏250度以上且小於攝氏450度。
被蝕刻膜PF的材料為TiN，且晶圓W的溫度為攝氏250度以上時，通過工程S3，被蝕刻膜PF之中不僅設置於溝部TR的表面(側面TR1及底面TR2)之部分被除去，被蝕刻膜PF之中設置於主面6(已除去溝部TR的部分，表層部SU的端面SU1)之部分亦被除去。
被蝕刻膜PF的材料為SiN，且晶圓W的溫度為攝氏450度以上時，通過工程S3，被蝕刻膜PF之中不僅設置於溝部TR的表面(側面TR1及底面TR2)之部分被除去，被蝕刻膜PF之中設置於主面6(已除去溝部TR的部分，表層部SU的端面SU1)之部分亦被除去。
接續於工程S3，於工程S4(第4工程)中，結束在工程S3中開始的處理室4內的電漿的生成。工程S4中，結束對處理室4內的電漿生成用高頻電力之供給之後，結束對處理室4內的第1氣體之供給及對處理室4內的第2氣體之供給。結束對處理室4內的第2氣體的供給之時刻T5，係在結束對處理室4內的電漿生成用高頻電力的供給之時刻T4以後，且在比結束對處理室4內的第1氣體的供給之時刻T6更前的期間內，或在比時刻T4更後且為時刻T6以前的期間內。亦即，將時刻T4的值設為t4，將時刻T5的值設為t5，將時刻T6的值設為t6時，t4、t5、t6滿足t4≦t5＜t6的條件，或者滿足t4＜t5≦t6的條件。
工程S4之後將膜部ME除去，藉由電漿CVD或ALD等的方法將被蝕刻膜PF重新形成於晶圓W的表面之後，再度執行工程S1~工程S4亦可。如此般，通過重複執行複數次工程S1~工程S4，可以充分維持圖案形狀(具體而言例如溝部TR的寬度WD2)之同時，可以調整形成於主面6(已除去溝部TR的部分)上的被蝕刻膜PF的膜厚。
依據以上說明的一實施形態的方法MT，可以獲得至少以下的效果之例。首先發明人，經由深入研究的結果發現，藉由使用含有不包含氫原子之氧化劑的第1氣體、及含有包含矽原子與氟原子且不包含氫原子之化合物的第2氣體來生成電漿，覆蓋晶圓W的表面(主面6、側面TR1、底面TR2)之被蝕刻膜PF之中設置於溝部TR的表面(側面TR1及底面TR2)之部分被除去，被蝕刻膜PF之中設置於表層部SU的端面SU1之部分殘存，含有矽及氧的膜部ME被形成於該殘存之部分(被蝕刻膜PF之中設置於端面SU1之部分)，另一方面，在溝部TR的表面(側面TR1及底面TR2)幾乎未被形成。
如此般，依據方法MT，僅藉由使用含有不包含氫原子之氧化劑的第1氣體、及含有包含矽原子及氟原子且不包含氫原子之化合物的第2氣體來生成電漿，可以僅將被蝕刻膜PF之中用於畫定圖案形狀的溝部TR的表面(側面TR1及底面TR2)上所設置之部分選擇性除去，僅在被蝕刻膜PF之中的端面SU1上所設置之部分(被蝕刻膜PF之中殘存的部分)選擇性形成膜部ME。因此，可以充分維持圖案形狀之同時，可以將順著該形狀之層容易積層在圖案上。
又，一實施形態的方法MT適用於被蝕刻膜PF的材料為TiN或SiN時。被蝕刻膜PF的材料為TiN或SiN時，可以對設置於溝部TR的表面(側面TR1及底面TR2)之被蝕刻膜PF進行選擇性蝕刻，而且在通過該蝕刻而殘存的被蝕刻膜PF(設置於端面SU1上之被蝕刻膜PF)上亦可以選擇性形成膜部ME。
在工程S2的開始至工程S3的開始前為止的期間內(時刻T1以後，而且比時刻T2更前的期間內)藉由第1氣體的供給而進行處理室內的壓力調整之後，於工程S3中藉由開始電漿生成用高頻電力之供給(時刻T2)而在處理室4內穩定地生成電漿之同時對處理室4內開始(時刻T3)第2氣體之供給，由此而開始進行蝕刻。特別是，時刻T3與時刻T2為同時之情況下，由第1氣體生成的氧電漿對晶圓W的表面之影響被充分減低，晶圓W的表面中之氧化可以被充分抑制。
又，於時刻T4關掉電漿並結束蝕刻之後，結束第2氣體的供給及第1氣體的供給。結束第1氣體之供給的時刻T6係在結束第2氣體之供給的時刻T5之以後，因此電漿關掉後(時刻T5以後)的處理室內藉由第1氣體可以良好地進行凈化。
又，在從工程S1開始對被蝕刻膜PF的蝕刻及膜部ME的形成之前，在對被蝕刻膜PF進行蝕刻及膜部ME的形成的處理室4的內側的表面事先形成有含有矽與氟之預塗膜PC之情況下，不僅藉由含有矽與氟之第2氣體，藉由第2氣體以及從該預塗膜PC分離之矽及氟的各原子，可以更有效地進行電漿的生成。
(實施例1) 　　工程S2及工程S3例如可以在以下的條件實施。以下的條件係在處理室4的內側的表面未形成有預塗膜PC時的條件。 　　・處理室4內的壓力的值[Pa]：0.67~13.3[Pa] 　　・高頻電源15的頻率的值[MHz]及高頻電力的值[瓦特]：13.56[MHz]，0~200[瓦特] 　　・高頻電源29的頻率的值[MHz]及偏壓電力的值[瓦特]：6[MHz]，0~600[瓦特] 　　・處理氣體：O2 氣體(第1氣體)，SiF4 氣體(第2氣體)
(實施例2) 　　在工程S1使用的處理室4的內側的表面形成有含有矽與氟之預塗膜PC之情況。預塗膜PC的膜厚為約100[nm]以下。又，預塗膜PC的形成部位為處理室4內的幾乎全面。
以上，於較佳實施形態中圖示說明本發明的原理，但本發明在不脫離該原理之情況下可以對配置及詳細進行變更，此亦為業者熟知。本發明不限定於本實施形態開示的特定構成。因此，申請專利範圍及依據其精神的範圍進行的全部修正及變更亦包含於本發明。
1‧‧‧處理容器10‧‧‧電漿處理裝置11‧‧‧噴淋框體12‧‧‧氣體流路12a‧‧‧氣體供給孔13‧‧‧高頻天線部13a‧‧‧間隔物14‧‧‧匹配器15‧‧‧高頻電源16‧‧‧供電構件18‧‧‧電容器1a‧‧‧接地線2‧‧‧介電質壁20‧‧‧處理氣體供給系統20a‧‧‧氣體供給管22‧‧‧承受器24‧‧‧絕緣體框25‧‧‧支柱25a‧‧‧供電棒26‧‧‧波紋管27‧‧‧柵閥27a‧‧‧搬出入口28‧‧‧匹配器29‧‧‧高頻電源3‧‧‧天線室30‧‧‧排氣裝置31‧‧‧排氣管3a‧‧‧側壁4‧‧‧處理室41‧‧‧供電部43‧‧‧供電部4a‧‧‧側壁5‧‧‧支撐棚6‧‧‧主面BA‧‧‧基體部Cnt‧‧‧控制部DP‧‧‧深度MT‧‧‧方法PC‧‧‧預塗膜SU‧‧‧表層部TR‧‧‧溝部TR1‧‧‧側面TR2‧‧‧底面SU1‧‧‧端面ME‧‧‧膜部PF‧‧‧被蝕刻膜TH1‧‧‧厚度TH2‧‧‧厚度W‧‧‧晶圓WD1‧‧‧寬度WD2‧‧‧寬度
[圖1]圖1係一實施形態的方法的流程圖。 　　[圖2]圖2表示實施圖1所示方法之電漿處理裝置的一例之剖面圖。 　　[圖3]圖3包含(a)部分及(b)部分，圖3(a)部分係圖1所示方法的各工程之執行前的被處理體的狀態之示意剖面圖，圖3(b)部分係圖1所示方法的各工程之執行後的被處理體的狀態之示意剖面圖。 　　[圖4]圖4表示在圖1所示方法的各工程中實施的各種處理之執行時序的圖。 　　[圖5]圖5表示在處理室的內側的表面形成預塗膜之狀態的示意圖。

Claims (12)

  1. 一種蝕刻方法，係對被處理體的蝕刻方法，該被處理體包含主面、溝部、及被蝕刻膜，該溝部設置於該主面，該被蝕刻膜覆蓋該主面及該溝部的表面；該方法具備： 　　在電漿處理裝置的處理室內收納上述被處理體的第1工程； 　　在上述第1工程之後，對上述處理室內開始第1氣體的供給之第2工程；及 　　在上述第2工程之後，對上述處理室內供給第2氣體與電漿生成用高頻電力並使基於包含該第2氣體的該處理室內的氣體之電漿在該處理室內生成而開始處理的第3工程； 　　上述第1氣體係含有不包含氫原子之氧化劑的氣體， 　　上述第2氣體係含有包含矽原子及氟原子且不包含氫原子之化合物的氣體， 　　上述被蝕刻膜的材料係使用氟的可以乾蝕刻之材料， 　　上述被蝕刻膜之中僅覆蓋上述溝部的上述表面之部分被選擇性除去。
  2. 如申請專利範圍第1項之方法，其中 　　上述被蝕刻膜的材料為TiN或SiN。
  3. 如申請專利範圍第1或2項之方法，其中 　　上述第3工程之執行時上述被處理體的溫度小於攝氏450度。
  4. 如申請專利範圍第1項之方法，其中 　　上述被蝕刻膜的材料為TiN時，上述第3工程之執行時上述被處理體的溫度小於攝氏250度。
  5. 如申請專利範圍第1項之方法，其中 　　上述被蝕刻膜的材料為SiN時，上述第3工程之執行時上述被處理體的溫度為攝氏250度以上且小於攝氏450度。
  6. 如申請專利範圍第1或2項之方法，其中 　　上述第2氣體含有具有Six Fy (x、y為1以上的整數)的組成之一或複數種類的氣體。
  7. 如申請專利範圍第6項之方法，其中 　　上述第2氣體為含有SiF4 之氣體、或同時含有SiF4 與Si2 F6 之氣體。
  8. 如申請專利範圍第1或2項之方法，其中 　　上述第1氣體為含有O2 、O3 、Nx Oy (x、y為1以上的整數)之任一之氣體。
  9. 如申請專利範圍第1或2項之方法，其中 　　上述第2氣體進一步含有稀有氣體。
  10. 如申請專利範圍第1或2項之方法，其中 　　上述第3工程中，對上述處理室內開始上述第2氣體的供給之第1開始時序，係在對該處理室內開始上述電漿生成用高頻電力的供給之第2開始時序之以後的期間內。
  11. 如申請專利範圍第1或2項之方法，其中 　　在上述在第3工程之後，進一步具備結束電漿的生成之第4工程； 　　於上述第4工程中，對上述處理室內結束上述第2氣體之供給的第1結束時序，係在對該處理室內結束上述電漿生成用高頻電力之供給的第2結束時序之以後且在比對該處理室內結束上述第1氣體之供給的第3結束時序更前的期間內，或者在比該第2結束時序更後且在該第3結束時序之以前的期間內。
  12. 如申請專利範圍第1或2項之方法，其中 　　於上述第1工程中，上述處理室的內側的表面具有含有矽與氟之預塗膜覆蓋的部分。
TW107107420A 2017-03-10 2018-03-06 蝕刻方法 TWI775819B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-046473 2017-03-10
JP2017046473A JP6796519B2 (ja) 2017-03-10 2017-03-10 エッチング方法

Publications (2)

Publication Number Publication Date
TW201842576A TW201842576A (zh) 2018-12-01
TWI775819B true TWI775819B (zh) 2022-09-01

Family

ID=63446529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107420A TWI775819B (zh) 2017-03-10 2018-03-06 蝕刻方法

Country Status (4)

Country Link
US (1) US10483135B2 (zh)
JP (1) JP6796519B2 (zh)
KR (1) KR102129164B1 (zh)
TW (1) TWI775819B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019035830A1 (en) * 2017-08-16 2019-02-21 Ecosense Lighting Inc MULTI-CHANNEL WHITE LIGHT DEVICE FOR HIGH-COLOR RENDERABLE WHITE LED ACCORDING LIGHT DELIVERY
JP6805358B2 (ja) * 2017-09-13 2020-12-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
KR102281826B1 (ko) * 2019-07-08 2021-07-23 세메스 주식회사 기판 처리 장치 및 방법
US11183397B2 (en) * 2019-10-18 2021-11-23 Beijing E-Town Semiconductor Technology, Co., Ltd Selective etch process using hydrofluoric acid and ozone gases

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589324A (en) * 1993-07-13 1996-12-31 International Paper Company Antistatic layer for photographic elements comprising polymerized polyfunctional aziridine monomers
US20070232070A1 (en) * 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
US20130109187A1 (en) * 2011-10-28 2013-05-02 Srinivas D. Nemani Post etch treatment (pet) of a low-k dielectric film
TW201335991A (zh) * 2011-10-31 2013-09-01 Hitachi High Tech Corp 電漿蝕刻方法
US20140187035A1 (en) * 2012-12-28 2014-07-03 Commissariat A L'energie Atomique Et Aux Ene Alt Method of etching a porous dielectric material
TW201440144A (zh) * 2013-01-29 2014-10-16 Applied Materials Inc 圖案化低ｋ介電膜的方法
TW201642339A (zh) * 2015-02-23 2016-12-01 蘭姆研究公司 蝕刻氮化矽時達成超高選擇性之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589423A (en) * 1994-10-03 1996-12-31 Motorola Inc. Process for fabricating a non-silicided region in an integrated circuit
JP3367600B2 (ja) 1998-06-08 2003-01-14 シャープ株式会社 誘電体薄膜素子の製造方法
US7204913B1 (en) 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
KR100993466B1 (ko) * 2006-01-31 2010-11-09 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 플라즈마에 노출되는 부재
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
WO2011018900A1 (ja) * 2009-08-14 2011-02-17 株式会社アルバック エッチング方法
US20160181116A1 (en) * 2014-12-18 2016-06-23 Lam Research Corporation Selective nitride etch

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589324A (en) * 1993-07-13 1996-12-31 International Paper Company Antistatic layer for photographic elements comprising polymerized polyfunctional aziridine monomers
US20070232070A1 (en) * 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
US20130109187A1 (en) * 2011-10-28 2013-05-02 Srinivas D. Nemani Post etch treatment (pet) of a low-k dielectric film
TW201335991A (zh) * 2011-10-31 2013-09-01 Hitachi High Tech Corp 電漿蝕刻方法
TW201639029A (zh) * 2011-10-31 2016-11-01 Hitachi High Tech Corp 電漿蝕刻方法
US20140187035A1 (en) * 2012-12-28 2014-07-03 Commissariat A L'energie Atomique Et Aux Ene Alt Method of etching a porous dielectric material
TW201440144A (zh) * 2013-01-29 2014-10-16 Applied Materials Inc 圖案化低ｋ介電膜的方法
TW201642339A (zh) * 2015-02-23 2016-12-01 蘭姆研究公司 蝕刻氮化矽時達成超高選擇性之方法

Also Published As

Publication number Publication date
KR102129164B1 (ko) 2020-07-01
JP2018152425A (ja) 2018-09-27
KR20180103729A (ko) 2018-09-19
TW201842576A (zh) 2018-12-01
US10483135B2 (en) 2019-11-19
JP6796519B2 (ja) 2020-12-09
US20180261476A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
TWI775819B (zh) 蝕刻方法
TWI760555B (zh) 蝕刻方法
US9384997B2 (en) Dry-etch selectivity
US9034770B2 (en) Differential silicon oxide etch
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
KR102363052B1 (ko) 피처리체를 처리하는 방법
JP2014507073A (ja) 遠隔励起式のフッ素および水蒸気エッチング
US20190019685A1 (en) Etching method
JP6606609B2 (ja) 被処理体を処理する方法
KR102364188B1 (ko) 에칭 방법
TWI757442B (zh) 成膜方法
KR102436210B1 (ko) 피처리체를 처리하는 방법
JP2021044351A (ja) 成膜方法、成膜装置および成膜システム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent