CN107634007B - 干刻蚀方法 - Google Patents

干刻蚀方法 Download PDF

Info

Publication number
CN107634007B
CN107634007B CN201710824129.8A CN201710824129A CN107634007B CN 107634007 B CN107634007 B CN 107634007B CN 201710824129 A CN201710824129 A CN 201710824129A CN 107634007 B CN107634007 B CN 107634007B
Authority
CN
China
Prior art keywords
gas
etching
silicon
film layer
preset thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710824129.8A
Other languages
English (en)
Other versions
CN107634007A (zh
Inventor
刘清召
王久石
赵磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710824129.8A priority Critical patent/CN107634007B/zh
Publication of CN107634007A publication Critical patent/CN107634007A/zh
Priority to US16/108,185 priority patent/US10468271B2/en
Application granted granted Critical
Publication of CN107634007B publication Critical patent/CN107634007B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种干刻蚀方法，涉及刻蚀工艺技术领域，主要目的是在含硅薄膜层刻蚀的过程中，不仅能够去除刻蚀残留，还能够减小对其他薄膜层的损伤，提高刻蚀质量。本发明的主要技术方案为：一种干刻蚀方法，包括：利用第一气体对含硅薄膜层刻蚀第一预设厚度；利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层中刻蚀掉所述第一预设厚度后产生的刻蚀残留；待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，使所述第三预设厚度小于所述第一预设厚度；其中，所述第一气体包括氯气，所述第二气体包括氟化物气体。本发明主要用于对薄膜晶体管基板刻蚀。

Description

干刻蚀方法
技术领域
本发明涉及刻蚀工艺技术领域，尤其涉及一种干刻蚀方法。
背景技术
在薄膜晶体管基板制造过程中需要采用到干刻工艺，其中，干刻工艺是采用低压气体在高频电场下生成的等离子体对基板进行轰击以起到刻蚀的作用，具体的，一方面，根据基板材料的不同，可以选择合适的气体与材料进行反应，以实现刻蚀去除的目的，另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定的动能，当其轰击基板的表面时，会将基板中的物质击出，从而达到物理上的能量转移来实现刻蚀的目的。
当传感器与薄膜晶体管基板集成时，需要对薄膜晶体管基板中硅化物材质的含硅薄膜层进行干刻工艺，而目前的干刻工艺在对含硅薄膜层进行刻蚀的过程中，对其它薄膜的损伤也很严重，无法保证干刻质量。
发明内容
有鉴于此，本发明实施例提供一种干刻蚀方法，主要目的是在含硅薄膜层刻蚀的过程中，不仅能够去除刻蚀残留，还能够减小对其他薄膜层的损伤，提高刻蚀质量。
为达到上述目的，本发明主要提供如下技术方案：
本发明实施例提供了一种干刻蚀方法，包括：
利用第一气体对含硅薄膜层刻蚀第一预设厚度；
利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层中刻蚀掉所述第一预设厚度后产生的刻蚀残留；
待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，使所述第三预设厚度小于所述第一预设厚度；
其中，所述第一气体包括氯气，所述第二气体包括氟化物气体。
进一步的，所述第一气体对所述含硅薄膜层中部的刻蚀速率大于对所述含硅薄膜层边缘四周的刻蚀速率；
所述第二气体对所述含硅薄膜层中部的刻蚀速率小于对所述含硅薄膜层边缘四周的刻蚀速率。
进一步的，所述第一预设厚度为所述含硅薄膜层厚度的55％-75％；
所述第二预设厚度为所述含硅薄膜层厚度的10％-30％；
所述第三预设厚度为所述含硅薄膜层厚度的10％-30％。
进一步的，所述第一气体还包括六氟化硫气体，所述第一气体中六氟化硫气体和氯气的质量比例为1：30-1：20。
进一步的，所述第二气体还包括氧气，所述第二气体中氧气和氟化物气体的质量比例为：1：500-1：1.5。
进一步的，所述氟化物气体为六氟化硫气体或四氟化碳气体。
进一步的，所述干刻蚀方法的干刻温度为20-30摄氏度。
进一步的，所述干刻蚀方法中的任意刻蚀气体的气体压力范围均为30-50毫托。
进一步的，所述利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层上的刻蚀残留，还包括，对所述含硅薄膜层刻蚀第二预设厚度的过刻量为额定刻量的10％至20％。
进一步的，所述待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，还包括：对所述含硅薄膜刻蚀第三预设厚度的过刻量为15％至20％。
本发明实施例提供了一种干刻蚀方法，用于薄膜晶体管基板，包括：利用第一气体对含硅薄膜层刻蚀第一预设厚度；利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层中刻蚀掉所述第一预设厚度后产生的刻蚀残留；待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，使第三预设厚度小于第一预设厚度；其中，所述第一气体包括氯气，所述第二气体包括氟化物气体。本申请文件中，由于第二气体的刻蚀性较强，第一气体的刻蚀性较弱，通过第一气体对将第二气体刻蚀后剩余的含硅薄膜层刻蚀干净，可以避免第二气体对含硅薄膜层下层的钝化层造成较大的刻蚀损伤，又由于经过第二气体刻蚀后剩余的含硅薄膜层厚度较小，使其刻蚀时间就较短，而通过第一气体在较短时间内对含硅薄膜层的刻蚀不会产生刻蚀残留，这样不仅可以避免出现第二次刻蚀残留，还可以减小对其他薄膜层的损伤，提高刻蚀质量。
附图说明
图1为本发明实施例提供的一种干刻蚀方法的工艺流程图；
图2为本发明实施例提供的一种薄膜晶体管基板的结构示意图；
图3为本发明实施例提供的干刻蚀方法中刻蚀残留的结构示意图；
图4为本发明实施例提供的干刻蚀方法中刻蚀残留被消除后的含硅薄膜层的结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的干刻蚀方法其具体实施方式、结构、特征及其功效，详细说明如后。
在现今的半导体集成电路以及LCD制造过程中，要求精确地控制各种材料尺寸至微米大小，而且还必须具有极高的再现性，干刻工艺能够极有效率地将此工作在高良率下完成的技术，其中，干刻工艺通常指利用辉光放电方式，产生保护离子、电子等带电粒子以及具有高度化学活性的中性原子、分子及自由基的电浆，来进行图案转印的刻蚀技术。干刻工艺在实际的应用过程中，能够利用能量源给予气体能量，产生电浆，进而产生化学活性极强的原子团，原子团扩散至待蚀刻物质的表面，与待刻蚀物质反应产生挥发性的反应生成物，最后再将生成物吸走，完成干刻蚀工艺。
如图1、图2所示，本发明实施例提供了一种干刻蚀方法，包括：
步骤101：利用第一气体对含硅薄膜层刻蚀第一预设厚度。
其中，薄膜晶体管中的含硅薄膜层1厚度可达1μm，含硅薄膜层1的上层可以具有光刻胶层2，而含硅薄膜层1的下层可以具有钝化层3，另外，在光刻胶层2与含硅薄膜层1之间还具有导电玻璃4，其中，含硅薄膜层1用于进行光电转换，而含硅薄膜层1上的导电玻璃4用于收集光电流，通过光刻胶层2能够对导电玻璃4进行保护，所以通过第一气体对含硅薄膜刻蚀时，在保证含硅薄膜刻蚀干净的前提下，要尽量减小对光刻胶层2损伤，以保护含硅薄膜层1上的导电玻璃4，具体的，第一气体包括氯气，通过压力为30-50毫托的氯气对含硅薄膜层1刻蚀第一预设厚度，第一预设厚度为含硅薄膜层1总厚度的55％至75％，其中，氯气对光刻胶层2的刻蚀度较小，而对含硅薄膜层1的刻蚀度较大，可以通过氯气刻蚀掉含硅薄膜层1中的大部分厚度，以完成对含硅薄膜层1的主要刻蚀工作，但是，通过氯气对含硅薄膜层1进行刻蚀时，由于二次效应，如图3所示，氯气与含硅薄膜层1反应的生产物会导致“草状”的刻蚀残留，为了不影响器件的性能，可以通过步骤102在对其他薄膜不产生较大影响的前提下，去除上述的刻蚀残留。
步骤102：利用第二气体对所述含硅薄膜层1刻蚀第二预设厚度，以消除所述含硅薄膜层1中刻蚀掉所述第一预设厚度后产生的刻蚀残留。
其中，第二气体包括氟化物气体，例如：六氟化硫气体或四氟化碳气体，通过压力为30-50毫托的氟化物气体对含硅薄膜层1刻蚀第二预设厚度，而第二预设厚度为含硅薄膜层1总厚度的10％至30％，其中，由于氟化物气体对含硅薄膜层1具有较强的刻蚀性，如图4所示，通过氟化物气体刻蚀能够去除含硅薄膜上的刻蚀残留，但是，优于氟化物气体对光刻胶层2同样具有较强的刻蚀能力，为了减小对光刻胶层2的损伤，应尽量减小氟化物气体的刻蚀厚度，即在刻蚀残留被消除后，就停止通过氟化物气体进行刻蚀，另外，在含硅薄膜层1进行刻度第二预设厚度后，还需要预留一定的含硅薄膜层1厚度，以避免氟化物气体对钝化层3造成损伤。
步骤103：待所述刻蚀残留消除后，利用第一气体对含硅薄膜层1刻蚀第三预设厚度，其中所述第三预设厚度小于所述第一预设厚度。
其中，通过压力为30-50毫托的氯气对含硅薄膜层1刻蚀第三预设厚度，而第三预设厚度为含硅薄膜层1总厚度的10％至30％，其中，由于氯气对钝化层3和光刻胶层2的刻蚀度较小，通过氯气将剩余的含硅薄膜层1厚度刻蚀干净，可以减小钝化层3的损伤，避免对钝化层3的刻蚀损伤过大，影响使用性能；另外，为了避免通过氯气长时间刻蚀后再次产生刻蚀残留，可以减小第三预设厚度，优选地，第三刻蚀厚度可以为总厚度的10％，这样由于刻蚀时间较短，就不容易再次产生刻蚀残留，保证了刻蚀的质量。
本发明实施例提供了一种干刻蚀方法，用于薄膜晶体管基板，包括：利用第一气体对含硅薄膜层刻蚀第一预设厚度；利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层中刻蚀掉所述第一预设厚度后产生的刻蚀残留；待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，使第三预设厚度小于第一预设厚度；其中，所述第一气体包括氯气，所述第二气体包括氟化物气体。本申请文件中，由于第二气体的刻蚀性较强，第一气体的刻蚀性较弱，通过第一气体对将第二气体刻蚀后剩余的含硅薄膜层刻蚀干净，可以避免第二气体对含硅薄膜层下层的钝化层造成较大的刻蚀损伤，又由于经过第二气体刻蚀后剩余的含硅薄膜层厚度较小，使其刻蚀时间就较短，而通过第一气体在较短时间内对含硅薄膜层的刻蚀不会产生刻蚀残留，这样不仅可以避免出现第二次刻蚀残留，还可以减小对其他薄膜层的损伤，提高刻蚀质量。
可选地，第一气体对所述含硅薄膜层1的中部的刻蚀速率大于对所述含硅薄膜层边缘四周的刻蚀速率；第二气体对所述含硅薄膜层1中部的刻蚀速率小于对所述含硅薄膜层边缘四周的刻蚀速率。本实施例中，通过刻蚀气体对含硅薄膜层1刻蚀时，由于客观因素的影响，无法保证刻蚀气体刻蚀的均匀性，为了保证刻蚀的均匀性，可以在步骤101中，通过第一气体对含硅薄膜层1中部的刻蚀效率大于四周的刻蚀效率，这样刻蚀后含硅薄膜层1的中部呈凹陷状态，然后，在步骤102中，通过第二气体对含硅薄膜层1中部的刻蚀效率小于四周的刻蚀效率，这样就可以使含硅薄膜层1中部与四周的厚度相互平齐，保证含硅薄膜层1刻蚀的均匀性。
为了进一步提高上述干刻蚀方法的刻蚀效率，可选地，第一气体还包括：六氟化硫气体，第一气体中六氟化硫气体和氯气的质量比例为1：30-1：20。本实施例中，由于六氟化硫气体同样能够对含硅薄膜层1进行刻蚀，而且六氟化硫气体的刻蚀性要强于氯气的刻蚀性，所以在第一气体中加入少量的六氟化硫气体可以提高第一气体对含硅薄膜层1的刻蚀效率。
为了进一步提高上述干刻蚀方法的刻蚀效率，可选地，所述第二气体还包括氧气，所述第二气体中氧气和氟化物气体的质量比例为：1：500-1：1.5。本实施例中，当氟化物气体对含硅薄膜层1进行刻蚀时，氧气在其中起到催化剂的作用，以提高氟化物气体与含硅薄膜层1的反应效率，提高刻蚀速度。
进一步的，上述干刻蚀方法的干刻温度为20-30摄氏度。本实施例中，含硅薄膜层1的下层除了具有钝化层3外，还具有遮光层5，而遮光层5的下侧具有有源层，通过遮光层能够对有源层起到遮光的作用，其中，遮光层5的主要成份为Mo，当在干刻温度较低的环境下进行干刻工艺时，Mo元素刻蚀后的生成物挥发困难，进而使LS层的损伤减小，提高了干刻质量。
进一步的，所述干刻蚀方法中的任意刻蚀气体的气体压力范围均为30-50毫托。具体的，上述实施例中的氯气、六氟化硫气体、四氟化碳气体和氧气的气压范围均为30-50毫托，其中，刻蚀气体的气压压力主要影响刻蚀的均匀性，本实施例中的刻蚀气体压力位置在30-50毫托，可以很好的保持对含硅薄膜层1干刻的均匀性，提高干刻质量。
可选地，步骤102、所述利用第二气体对所述含硅薄膜层1刻蚀第二预设厚度，以消除所述含硅薄膜层1上的刻蚀残留，还包括，对所述含硅薄膜层1刻蚀第二预设厚度的过刻量为额定刻量的10％至20％。本实施例中，额定刻量为通过计算得到的理论刻量，在对含硅薄膜层1进行刻蚀时，由于多种客观因素的影响，通过计算得出的额定刻量往往都达不到预设的刻蚀厚度，为了达到预设的刻蚀厚度，通常需要在理论计算额定刻量的基础上还需要增加过刻量，过刻量主要是根据预设的刻蚀厚度进行设置。
可选地，步骤3、待所述刻蚀残留消除后，利用第一气体对含硅薄膜层1刻蚀第三预设厚度，还包括：对所述含硅薄膜刻蚀第三预设厚度的过刻量为额定刻量15％至20％。本实施例中，额定刻量为通过计算得到的理论刻量，在对含硅薄膜层1进行刻蚀时，由于多种客观因素的影响，通过计算得出的额定刻量往往都达不到预设的刻蚀厚度，为了达到预设的刻蚀厚度，通常需要在理论计算额定刻量的基础上还需要增加过刻量，过刻量主要是根据预设的刻蚀厚度进行设置。
本发明实施例提供了一种干刻蚀方法，用于薄膜晶体管基板，包括：利用第一气体对含硅薄膜层刻蚀第一预设厚度；利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层中刻蚀掉所述第一预设厚度后产生的刻蚀残留；待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，使第三预设厚度小于第一预设厚度；其中，所述第一气体包括氯气，所述第二气体包括氟化物气体。本申请文件中，由于第二气体的刻蚀性较强，第一气体的刻蚀性较弱，通过第一气体对将第二气体刻蚀后剩余的含硅薄膜层刻蚀干净，可以避免第二气体对含硅薄膜层下层的钝化层造成较大的刻蚀损伤，又由于经过第二气体刻蚀后剩余的含硅薄膜层厚度较小，使其刻蚀时间就较短，而通过第一气体在较短时间内对含硅薄膜层的刻蚀不会产生刻蚀残留，这样不仅可以避免出现第二次刻蚀残留，还可以减小对其他薄膜层的损伤，提高刻蚀质量。
实施例一：
本发明实施例提供了一种干刻蚀方法，包括：
利用气压为45毫托的氯气和六氟化硫气体刻蚀掉含硅薄膜层的70％厚度，其中，六氟化硫气体与氯气的质量比为1：30。
利用气压为45毫托的氧气和四氟化碳气体刻蚀掉含硅薄膜层的20％厚度，其中，氧气和四氟化碳气体的质量比为1：5，过刻量为10％。
利用气压为45毫托的氯气和六氟化硫气体刻蚀掉含硅薄膜层的10％厚度，其中，六氟化硫气体与氯气的质量比为1：30，过刻量为20％。
其中，上述的干刻温度为20摄氏度。
实施例二：
本发明实施例提供了一种干刻蚀方法，包括：
利用气压为30毫托的氯气和六氟化硫气体刻蚀掉含硅薄膜层的55％厚度，其中，六氟化硫气体与氯气的质量比为1：30。
利用气压为30毫托的氧气和四氟化碳气体刻蚀掉含硅薄膜层的30％厚度，其中，氧气和四氟化碳气体的质量比为1：1.5，过刻量为20％。
利用气压为30毫托的氯气和六氟化硫气体刻蚀掉含硅薄膜层的15％厚度，其中，六氟化硫气体与氯气的质量比为1：20，过刻量为15％。
其中，上述的干刻温度为30摄氏度。
实施例三：
本发明实施例提供了一种干刻蚀方法，包括：
利用气压为30毫托的氯气和六氟化硫气体刻蚀掉含硅薄膜层的75％厚度，其中，六氟化硫气体与氯气的质量比为1：20。
利用气压为30毫托的氧气和四氟化碳气体刻蚀掉含硅薄膜层的15％厚度，其中，氧气和四氟化碳气体的质量比为1：10，过刻量为10％。
利用气压为30毫托的氯气和六氟化硫气体刻蚀掉含硅薄膜层的10％厚度，其中，六氟化硫气体与氯气的质量比为1：20，过刻量为15％。
其中，上述的干刻温度为25摄氏度。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种干刻蚀方法，其特征在于，包括：
利用第一气体对含硅薄膜层刻蚀第一预设厚度；
利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层中刻蚀掉所述第一预设厚度后产生的刻蚀残留；
待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，使所述第三预设厚度小于所述第一预设厚度，所述第三预设厚度为所述含硅薄膜层厚度的10％-30％；
其中，所述第一气体包括氯气，所述第二气体包括氟化物气体，且所述第一气体对所述含硅薄膜层中部的刻蚀速率大于对所述含硅薄膜层边缘四周的刻蚀速率，所述第二气体对所述含硅薄膜层中部的刻蚀速率小于对所述含硅薄膜层边缘四周的刻蚀速率。
2.根据权利要求1所述的干刻蚀方法，其特征在于，
所述第一预设厚度为所述含硅薄膜层厚度的55％-75％；
所述第二预设厚度为所述含硅薄膜层厚度的10％-30％。
3.根据权利要求1所述的干刻蚀方法，其特征在于，
所述第一气体还包括六氟化硫气体，所述第一气体中六氟化硫气体和氯气的质量比例为1：30-1：20。
4.根据权利要求1所述的干刻蚀方法，其特征在于，
所述第二气体还包括氧气，所述第二气体中氧气和氟化物气体的质量比例为：1：500-1：1.5。
5.根据权利要求1所述的干刻蚀方法，其特征在于，
所述氟化物气体为六氟化硫气体或四氟化碳气体。
6.根据权利要求1所述的干刻蚀方法，其特征在于，
所述干刻蚀方法的干刻温度为20-30摄氏度。
7.根据权利要求1至6中任一项所述的干刻蚀方法，其特征在于，
所述干刻蚀方法中的任意刻蚀气体的气体压力范围均为30-50毫托。
8.根据权利要求1所述的干刻蚀方法，其特征在于，
所述利用第二气体对所述含硅薄膜层刻蚀第二预设厚度，以消除所述含硅薄膜层上的刻蚀残留，还包括，对所述含硅薄膜层刻蚀第二预设厚度的过刻量为额定刻量的10％至20％。
9.根据权利要求1所述的干刻蚀方法，其特征在于，
所述待所述刻蚀残留消除后，利用第一气体对含硅薄膜层刻蚀第三预设厚度，还包括：对所述含硅薄膜刻蚀第三预设厚度的过刻量为15％至20％。
CN201710824129.8A 2017-09-13 2017-09-13 干刻蚀方法 Expired - Fee Related CN107634007B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710824129.8A CN107634007B (zh) 2017-09-13 2017-09-13 干刻蚀方法
US16/108,185 US10468271B2 (en) 2017-09-13 2018-08-22 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710824129.8A CN107634007B (zh) 2017-09-13 2017-09-13 干刻蚀方法

Publications (2)

Publication Number Publication Date
CN107634007A CN107634007A (zh) 2018-01-26
CN107634007B true CN107634007B (zh) 2019-12-31

Family

ID=61100538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710824129.8A Expired - Fee Related CN107634007B (zh) 2017-09-13 2017-09-13 干刻蚀方法

Country Status (2)

Country Link
US (1) US10468271B2 (zh)
CN (1) CN107634007B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436536A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 对深沟槽内的多晶硅进行干法刻蚀的方法
CN102473633A (zh) * 2009-08-14 2012-05-23 株式会社爱发科 蚀刻方法
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105590846A (zh) * 2010-05-20 2016-05-18 台湾积体电路制造股份有限公司 半导体结构的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790779B2 (en) * 2002-07-24 2004-09-14 Lockheed Martin Corporation Anisotropic dry etching technique for deep bulk silicon etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436536A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 对深沟槽内的多晶硅进行干法刻蚀的方法
CN102473633A (zh) * 2009-08-14 2012-05-23 株式会社爱发科 蚀刻方法
CN105590846A (zh) * 2010-05-20 2016-05-18 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
US10468271B2 (en) 2019-11-05
CN107634007A (zh) 2018-01-26
US20190080928A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR20150063581A (ko) 태양전지의 제조 방법
US10192750B2 (en) Plasma processing method
US7083903B2 (en) Methods of etching photoresist on substrates
KR20080029387A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
CN102054745B (zh) 形成接触孔的方法
CN107634007B (zh) 干刻蚀方法
KR20120092112A (ko) 상압에서 태양전지용 웨이퍼를 제조하는 방법
CN103969966A (zh) 一种光刻胶的去除方法
CN109338365B (zh) 发光显示器件及其刻蚀方法及显示装置
CN110211866A (zh) 一种等离子体刻蚀方法
CN105514023A (zh) 一种接触孔界面处理方法
WO2016177251A1 (zh) 一种干刻蚀方法
US10354875B1 (en) Techniques for improved removal of sacrificial mask
JP2834129B2 (ja) 低温ドライエツチング方法
CN103258726B (zh) 薄膜表面平坦化的方法、阵列基板及其制备方法和显示装置
Jang et al. Photoresist Removal Using Reactive Oxygen Species Produced by an Atmospheric Pressure Plasma Reactor
CN103000495B (zh) 一种基板制备方法
CN106206284B (zh) 改进型蚀刻工艺
CN103000482A (zh) 蚀刻方法和装置
CN103972051B (zh) 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
CN109216160A (zh) 边缘粗糙度减小
Hirata et al. Structural and electrical characteristics of ion-induced Si damage during atomic layer etching
KR102432550B1 (ko) 태양전지의 제조 방법 및 제조 시스템
JPS6231071B2 (zh)
CN113555472A (zh) 异质结电池处理方法、切片异质结电池及异质结电池组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191231

Termination date: 20210913