CN102130006A - 沟槽型双层栅功率mos晶体管的制备方法 - Google Patents

沟槽型双层栅功率mos晶体管的制备方法 Download PDF

Info

Publication number
CN102130006A
CN102130006A CN201010027334XA CN201010027334A CN102130006A CN 102130006 A CN102130006 A CN 102130006A CN 201010027334X A CN201010027334X A CN 201010027334XA CN 201010027334 A CN201010027334 A CN 201010027334A CN 102130006 A CN102130006 A CN 102130006A
Authority
CN
China
Prior art keywords
layer
polysilicon
groove
wall
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010027334XA
Other languages
English (en)
Other versions
CN102130006B (zh
Inventor
金勤海
邱晴和
缪进征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027334 priority Critical patent/CN102130006B/zh
Publication of CN102130006A publication Critical patent/CN102130006A/zh
Application granted granted Critical
Publication of CN102130006B publication Critical patent/CN102130006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽型双层栅功率MOS晶体管的制备方法，在将沟槽内的第一层多晶硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤：1)去除沟槽侧壁和硅平面上的氧化物；2)进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；3)而后进行热氧化工艺，使所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。侧壁因氮离子注入使得氧化层的生长速率变慢。采用本发明的方法在两层多晶硅之间形成的氧化层厚度均匀，而且比侧壁和第二层多晶硅间的栅氧化层要厚，显著提高器件的性能；同时这两个不同部位的氧化层在同一部工艺生长完成，使工艺控制变得容易。

Description

沟槽型双层栅功率MOS晶体管的制备方法
技术领域
本发明涉及一种MOS晶体管的制备方法，具体涉及一种沟槽型双层栅功率MOS晶体管的制备方法。
背景技术
在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高，导通电阻低，开关速度快的特性。通常，第一层多晶硅与源极短接或者通单独引出，第二层多晶硅作为栅极。两层多晶硅之间的氧化层厚度需要严格控制，否则会形成漏电或较低的击穿电压。目前的方法是在第一层多晶硅反刻之后用淀积一层高密度等离子氧化层(HDP氧化硅)，然后回刻蚀，在第一层多晶硅上留下约1500埃的氧化层。
一个具体的沟槽型双层栅功率MOS器件的制备流程为：
在沟槽刻蚀之后，在沟槽内壁生长氧化层，可为500埃采用热氧工艺生长的氧化层加上1100埃左右采用高温氧化生长的高温氧化层(HTO氧化层)；
之后为第一层多晶硅(掺杂多晶硅POLY)的生长填充沟槽；
接着是第一层多晶硅的反刻，去除硅平面上的多晶硅；
而后光刻定义出双层栅的位置，将刻蚀沟槽内的第一层多晶硅至硅平面下预定深度；而后为高密度等离子体氧化膜(HDP)的淀积；
接着采用化学机械研磨法将硅平面上的高密度等离子体氧化膜研磨 至剩余3000埃左右；
之后采用湿法腐蚀高密度等离子体氧化膜，使第一层多晶硅上的高密度等离子体氧化膜剩余约1500埃；
牺牲氧化层生长、剥离，GATE氧化层生长；
接着为第二层多晶硅的淀积以填充沟槽，第二层多晶硅的刻蚀；
而后体区，源区的形成，接触孔、金属以及钝化层形成来制成完整的MOS器件。
上述制备方法中，由于采用HDP氧化层作为两层多晶硅之间的介质层，因腐蚀工艺的限制使得采用上述方法制备的MOS器件中两层多晶硅之间的介质层厚度不均匀，由此会降低器件的电学性能。
发明内容
本发明所要解决的技术问题是提供一种沟槽型双层栅功率MOS晶体管的制备方法，它可以提高所制备的沟槽型双层栅功率MOS晶体管的性能。
为解决上述技术问题，本发明沟槽型双层栅功率MOS晶体管的制备方法，在将沟槽内的第一层多晶硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤：
1)去除沟槽侧壁和硅平面上的氧化物；
2)进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；
3)而后进行热氧化工艺，使所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。
本发明的制备方法中，在刻蚀第一层多晶硅后，向沟槽侧壁注入氮离 子，使侧壁氧化速度降低，加大沟槽侧壁和第一层多晶的氧化速率差，这样采用热氧化工艺生长栅氧时，第一层多晶硅上面可以生长出足够厚的氧化层，而且热氧化工艺的采用，使氧化层更致密，避免了原有工艺中腐蚀氧化层带来的第一层多晶硅上氧化层厚度不均匀的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1为本发明的制备方法中第一层多晶硅反刻后的截面结构示意图；
图2为本发明的制备方法中第一层多晶硅刻蚀后的截面结构示意图；
图3为本发明的制备方法中去除侧壁氧化物后的截面结构示意图；
图4为本发明的制备方法中氮离子束注入的示意图；
图5为本发明的制备方法中热氧化后的截面结构示意图；
图6为本发明的制备方法中第二层多晶硅反刻后的截面结构示意图；
图7为采用本发明的制备方法所制备的双层栅功率MOS器件的截面结构示意图；
图8为采用本发明的制备方法所制备的双层栅功率MOS器件的截面结构示意图。
具体实施方式
本发明的沟槽型双层栅功率MOS晶体管的制备方法，为在将沟槽内的第一层多晶硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤：去除沟槽侧壁和硅平面上的氧化物；进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；而后进行热氧化工艺，使所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。
一个具体的制备流程为：
(1)在沟槽内淀积第一层多晶硅(见图1)后，将第一层多晶硅反刻至 硅表面(见图2)，在反刻过程中不用掩模板。
(2)采用光刻工艺将需要将第一层多晶硅进行接触孔的位置覆盖住，而后刻蚀沟槽内的第一层多晶硅至硅表面以下预定深度(见图3)，具体可为硅平面下1um深。
(3)去除硅平面上和沟槽侧壁的氧化物(见图4)，之后进行氮注入，使氮离子注入到沟槽侧壁(见图5)，而不注入到沟槽底部的第一层多晶硅内，在氮注入之前还可进行牺牲氧化生长和牺牲氧化层的去除，也可在牺牲氧化生长之后进行氮注入，氮注入后再去除牺牲氧化层。氮注入的注入剂量：1011～1016原子/cm2，氮离子束与衬底垂直轴的夹角为：0～89度，注入能量为：1～500KeV。
(4)进行热氧化工艺，使沟槽侧壁和第一层多晶硅表面氧化生成氧化硅，因为有氮离子注入在沟槽侧壁，使沟槽侧壁的氧化速率降低，因此最终在沟槽侧壁形成的氧化硅较薄，而在第一层多晶硅上形成的氧化硅较厚(见图6)。
(5)之后进行第二层多晶硅的淀积，而后是干法刻蚀第二层多晶硅至硅平面(见图7)。
(6)接下来的标准的工艺，体区、源区的形成，以及后续的接触孔工艺，金属层工艺和钝化层工艺，最终形成完整的沟槽型双层栅功率MOS晶体管(见图8)。
本发明的制备方法，采用氮注入和热氧化工艺，解决了原有工艺中两层多晶硅之间介质层厚度难以控制、容易漏电的问题。

Claims (4)

1.一种沟槽型双层栅功率MOS晶体管的制备方法，其特征在于，在将沟槽内的第一层多晶硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤：
1)去除沟槽侧壁和硅平面上的氧化物；
2)进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；
3)而后进行热氧化工艺，使所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。
2.如权利要求1所述的制备方法，其特征在于：所述步骤2)的氮离子注入工艺之前增加沟槽侧壁牺牲氧化层的生长步骤，而在注入后增加去除所述牺牲氧化层的步骤。
3.如权利要求1所述的制备方法，其特征在于：所述步骤2)的氮离子注入工艺之后增加沟槽侧壁牺牲氧化层的生长，而后去除所述牺牲氧化层的步骤。
4.如权利要求1至3中任一项权利要求所述的制备方法，其特征在于：所述步骤二中氮离子注入中，注入的离子剂量为：1011～1016原子/cm2，氮离子束与衬底垂直轴的夹角为：0～89度，注入能量为：1～500KeV。
CN 201010027334 2010-01-20 2010-01-20 沟槽型双层栅功率mos晶体管的制备方法 Active CN102130006B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027334 CN102130006B (zh) 2010-01-20 2010-01-20 沟槽型双层栅功率mos晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027334 CN102130006B (zh) 2010-01-20 2010-01-20 沟槽型双层栅功率mos晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102130006A true CN102130006A (zh) 2011-07-20
CN102130006B CN102130006B (zh) 2013-12-18

Family

ID=44268034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027334 Active CN102130006B (zh) 2010-01-20 2010-01-20 沟槽型双层栅功率mos晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN102130006B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021853A (zh) * 2011-09-23 2013-04-03 北大方正集团有限公司 处理半导体器件的方法及半导体器件
CN103325682A (zh) * 2012-03-20 2013-09-25 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
CN104022041A (zh) * 2014-06-09 2014-09-03 苏州东微半导体有限公司 一种沟槽型mos晶体管的制造方法
CN106920752A (zh) * 2017-03-15 2017-07-04 西安龙腾新能源科技发展有限公司 低压超结mosfet栅源氧化层结构及制造方法
CN112309853A (zh) * 2020-11-12 2021-02-02 上海华虹宏力半导体制造有限公司 屏蔽栅极沟槽结构的制备方法
CN117133717A (zh) * 2023-10-27 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998026458A1 (fr) * 1996-12-11 1998-06-18 The Kansai Electric Power Co., Inc. Semi-conducteur a grille isolee
CN1194389C (zh) * 2002-01-23 2005-03-23 旺宏电子股份有限公司 降低栅极堆栈层氧化侵蚀的方法
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
DE112006001318T5 (de) * 2005-05-26 2008-04-17 Fairchild Semiconductor Corp. Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021853A (zh) * 2011-09-23 2013-04-03 北大方正集团有限公司 处理半导体器件的方法及半导体器件
CN103021853B (zh) * 2011-09-23 2015-11-11 北大方正集团有限公司 处理半导体器件的方法及半导体器件
CN103325682A (zh) * 2012-03-20 2013-09-25 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
CN104022041A (zh) * 2014-06-09 2014-09-03 苏州东微半导体有限公司 一种沟槽型mos晶体管的制造方法
CN106920752A (zh) * 2017-03-15 2017-07-04 西安龙腾新能源科技发展有限公司 低压超结mosfet栅源氧化层结构及制造方法
CN112309853A (zh) * 2020-11-12 2021-02-02 上海华虹宏力半导体制造有限公司 屏蔽栅极沟槽结构的制备方法
CN117133717A (zh) * 2023-10-27 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN117133717B (zh) * 2023-10-27 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Also Published As

Publication number Publication date
CN102130006B (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
US10680097B2 (en) MOSFET device and fabrication
US8785270B2 (en) Integrating schottky diode into power MOSFET
US8236651B2 (en) Shielded gate trench MOSFET device and fabrication
CN102130006B (zh) 沟槽型双层栅功率mos晶体管的制备方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN102263133A (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
CN104465404B (zh) 射频ldmos器件的制造方法
CN108172563B (zh) 一种带有自对准接触孔的沟槽形器件及其制造方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN102129999B (zh) 沟槽型双层栅mos结构的制备方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN102130000B (zh) 沟槽型双层栅mos器件的制备方法
CN103578992A (zh) 一种集成vdmos芯片及其制作方法
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN101752251A (zh) 全自对准高压n型dmos器件及制作方法
CN101436567B (zh) 沟槽型mos晶体管的接触孔的制备方法
CN102130001B (zh) 沟槽型双层栅功率mos器件的制备方法
CN102054702A (zh) 沟槽功率mosfet器件制造方法
TWI492380B (zh) 遮蔽閘極溝道金屬氧化物半導體場效應電晶體裝置及其製備方法
CN101866849B (zh) 在沟槽底部制备氧化膜的方法
CN102130007B (zh) 沟槽型双层栅功率mos晶体管的制备方法
CN103872095B (zh) P型ldmos器件的沟槽及工艺方法
CN103378146B (zh) 沟槽型金属氧化物半导体场效应管的制作方法
CN103474335B (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN102103997B (zh) 沟槽型功率mos器件的结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.