CN103021853A - 处理半导体器件的方法及半导体器件 - Google Patents

Abstract

本发明涉及半导体器件领域技术，尤其涉及处理半导体器件的方法及半导体器件，该方法包括：在衬底的外延层上表面形成初始氧化层后，对外延层进行刻蚀形成沟槽；沟槽内表面形成栅极氧化层后，对外延层进行多晶硅生长；回刻多晶硅后，沟槽内的多晶硅顶端平面低于沟槽的顶端平面；进行介质层淀积，初始氧化层表面覆盖的介质层与沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；去除外延层表面的介质层和初始氧化层后，进行金属层生长。使用本发明实施例提供的处理半导体器件的方法及半导体器件，由于省略了源区光刻和接触孔光刻过程，从而节约了成本，而且缩小了相邻沟槽之间的距离，缩小了元胞的尺寸，进而提高芯片导通电流的能力。

Description

处理半导体器件的方法及半导体器件

技术领域

本发明涉及半导体器件领域技术，尤其涉及处理半导体器件的方法及半导体器件。

背景技术

垂直双扩散金属氧化物半导体晶体管VDMOS器件的元胞密度最直接影响着VDMOS器件的芯片总面积、单位面积芯片导通电流的能力，也与芯片制造成本关系最大。

目前，沟槽型VDMOS器件的制造工艺中，制作SRC(源)区、CONT(接触孔)，均需要在沟槽trench之间制作出相应的光刻图形，由于光刻图形本身有一定的套准精度偏差、光刻胶图形本身具有一定的尺寸，所以沟槽之间的间距不能太近，这样导致半导体器件的元胞的尺寸不能太小。

如图1所示，为进行源区光刻的示意图，光刻时的源区光刻胶块101需要位于两个沟槽102的中间位置。源区光刻胶块过于左偏/右偏都会造成制作源区时源区位置异常，如图2所示，为源区图形过于左偏造成源区光刻胶块101过于左偏，进而造成源区103位置异常的示意图。并且，光刻时源层对沟槽层图形也有套准偏差。所以，两个沟槽之间必须要保持一定的距离。

如图3所示，为制作接触孔的示意图，接触孔104需要位于两个沟槽102中间位置。如图4所示，接触孔104过于左偏/右偏时，会造成栅极G、源极S短路。并且光刻时，接触孔层对沟槽层图形，也有套准偏差。所以两个沟槽之间必须要保持一定的距离。

综上，由于两个沟槽之间必须要保持一定的距离，从而导致元胞的尺寸较大，芯片导通电流的能力较差，制作成本较高。

发明内容

本发明实施例提供了一种处理半导体器件的方法及半导体器件，由于省略了源区光刻和接触孔光刻过程，从而节约了成本，而且缩小了相邻沟槽之间的距离，缩小了元胞的尺寸，进而提高芯片导通电流的能力。

本发明实施例提供了一种半导体器件的处理方法，该方法包括：

在衬底的外延层上表面形成初始氧化层后，对所述外延层进行刻蚀形成沟槽；

所述沟槽内表面形成栅极氧化层后，对所述外延层进行多晶硅生长；

回刻所述多晶硅后，所述沟槽内的多晶硅顶端平面低于所述沟槽的顶端平面；

进行介质层淀积，所述初始氧化层表面覆盖的介质层与所述沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；

去除所述外延层表面的所述介质层和初始氧化层后，进行金属层生长。

相应的，本发明实施例提供了一种半导体器件，包括：

位于衬底上表面的外延层；

位于所述外延层内的体区；

位于所述体区内的源区；

位于所述源区、体区和外延层内的沟槽，所述沟槽内表面具有栅极氧化层，所述沟槽内具有多晶硅和位于所述多晶硅上方的介质层；

位于所述外延层上表面的金属层。

本发明实施例提供了一种处理半导体器件的方法及半导体器件，用于在衬底的外延层上表面形成初始氧化层后，对所述外延层进行刻蚀形成沟槽；所述沟槽内表面形成栅极氧化层后，对所述外延层进行多晶硅生长；回刻所述多晶硅后，所述沟槽内的多晶硅顶端平面低于所述沟槽的顶端平面；进行介质层淀积，所述初始氧化层表面覆盖的介质层与所述沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；去除所述外延层表面的所述介质层和初始氧化层后，进行金属层生长。使用本发明实施例提供的处理半导体器件的方法及半导体器件，通过改进工艺流程，在沟槽内填充的多晶硅顶端平面低于沟槽顶端平面，进而使得介质层沉积到沟槽内，再将外延层表面的所有物质去除，使得源区显露出来再沉积金属层。省略了源区光刻和接触孔光刻过程，节约了成本。而且缩小了相邻沟槽之间的距离，缩小了元胞的尺寸，进而提高芯片导通电流的能力。

附图说明

图1为现有技术中源区光刻示意图；

图2为现有技术中源区光刻胶块位置偏离造成源区位置异常的示意图；

图3为现有技术中制作接触孔的示意图；

图4为现有技术中刻蚀接触孔位置偏离造成器件短路的示意图；

图5为本发明实施例中半导体器件的结构示意图；

图6为本发明实施例中处理半导体器件的方法流程示意图；

图7为本发明另一实施例中处理半导体器件的方法流程示意图；

图8a-图8j为本发明实施例中处理半导体器件的过程示意图。

具体实施方式

下面结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。

为了解决现有技术存在的问题，本发明实施例提供了一种半导体器件，如图5所示，包括：位于衬底1上表面的外延层2；位于该外延层2内的体区3；位于该体区3内的源区4；位于该源区4、体区3和外延层2内的沟槽5，该沟槽5内表面具有栅极氧化层6，该沟槽5内具有多晶硅7和位于多晶硅7上方的介质层8；位于该外延层2上表面的金属层9。较佳的，该多晶硅7的顶端平面低于沟槽5的顶端平面。较佳的，该介质层8的顶端平面与沟槽5的顶端平面一致。

基于同一发明构想，本发明实施例还提供了一种处理半导体器件的方法，如图6所示，包括以下步骤：

步骤601、在衬底的外延层上表面形成初始氧化层后，对外延层进行刻蚀形成沟槽；具体的，形成沟槽之后，采用倾斜角度杂质注入的方式，通过该沟槽开口处，对外延层进行体区杂质注入；进行杂质驱入，在外延层内形成体区。然后，采用倾斜角度杂质注入的方式，通过沟槽开口处，对所述体区进行源区杂质注入，在体区内形成源区。其中，采用倾斜角度杂质注入的方式时，需要综合考虑杂质注入角度、沟槽深度和沟槽开口宽度，使得形成的体区和源区符合半导体器件设计要求。

步骤602、沟槽内表面形成栅极氧化层后，对外延层进行多晶硅生长；具体的，形成沟槽后，对该沟槽进行氧化形成栅极氧化层。

步骤603、回刻多晶硅后，沟槽内的多晶硅顶端平面低于沟槽的顶端平面；

具体的，去除沟槽内生长的多晶硅之外的多晶硅，且去除沟槽内的部分多晶硅，确保沟槽内的多晶硅顶端平面低于沟槽的顶端平面。较佳的，该沟槽内的多晶硅的顶端平面低于沟槽的顶端平面1000埃，或者大于1000埃。

步骤604、进行介质层淀积，初始氧化层表面覆盖的介质层与沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；

具体的，由于沟槽内多晶硅顶端平面低于沟槽的顶端平面，因此进行介质层淀积时，具有部分介质层淀积到沟槽内，使得初始氧化层表面覆盖的介质层与沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差。较佳的，该介质层的厚度不小于多晶硅顶端平面和沟槽顶端平面之间的高度差。

步骤605、去除外延层表面的介质层和初始氧化层后，进行金属层生长。具体的，采用化学机械抛光方式或者涂覆玻璃旋涂方式，去除外延层表面的介质层和初始氧化层，然后再进行金属层生长。

通过上述描述，可以看出，使用本发明实施例提供的处理半导体器件的方法，通过改进工艺流程，在沟槽内填充的多晶硅顶端平面低于沟槽顶端平面，进而使得介质层沉积到沟槽内，再将外延层表面的所有物质去除，使得源区显露出来再沉积金属层。省略了源区光刻和接触孔光刻过程，节约了成本。而且缩小了相邻沟槽之间的距离，缩小了元胞的尺寸，进而提高芯片导通电流的能力。

下面以处理VDMOS器件，对本发明实施例提供的处理半导体器件的方法进行详细说明，如图7所示，包括以下步骤：

步骤701、在衬底的外延层上表面生长初始氧化层，并进行刻蚀形成沟槽；参见图8a，在衬底1的外延层2上进行初始氧化层生长，形成初始氧化层10，然后进行光刻，刻蚀出沟槽5。

步骤702、采用倾斜角度杂质注入的方式，通过沟槽开口处，对外延层进行体区杂质注入；参见图8b，在图8a的基础上，综合考虑杂质注入角度、沟槽深度和沟槽开口宽度，对衬底1的外延层2进行杂质注入，使得注入杂质的深度可以满足预定的体区深度要求。

步骤703、进行杂质驱入，在外延层内形成体区；参见图8c，在图8b的基础上，对注入的体区杂质进行驱入，从而在外延层2内形成体区3，且使得形成的体区3符合半导体器件设计要求。

步骤704、采用倾斜角度杂质注入的方式，通过沟槽开口处，对体区进行源区杂质注入，在体区内形成源区；参见图8d，在图8c的基础上，综合考虑杂质注入角度、沟槽深度和沟槽开口宽度，对体区3进行杂质注入形成源区4，使得注入杂质的深度可以满足预定的源区深度要求。

步骤705、在沟槽内表面形成栅极氧化层；参见图8e，在图8d的基础上，在沟槽5内表面形成栅极氧化层6，同时也为后续多晶硅的生长做准备。

步骤706、对外延层进行多晶硅生长；参见图8f，在图8e的基础上，对外延层2进行多晶硅整体生长，使得初始氧化层10和沟槽5内均具有多晶硅7。

步骤707、进行多晶硅回刻；参见图8g，在图8f的基础上，去除沟槽5内生长的多晶硅之外的多晶硅，且去除沟槽5内的部分多晶硅，确保沟槽5内的多晶硅7顶端平面低于沟槽5的顶端平面。较佳的，该沟槽5内的多晶硅的顶端平面低于沟槽的顶端平面1000埃，或者大于1000埃。

步骤708、进行介质层淀积，初始氧化层表面覆盖的介质层与沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；参见图8h，在图8g的基础上，进行介质层淀积，形成介质层8。由于沟槽5内多晶硅7顶端平面低于沟槽5的顶端平面，因此进行介质层8淀积时，具有部分介质层8淀积到沟槽5内，使得初始氧化层10表面覆盖的介质层8与沟槽5内的多晶硅7表面覆盖的介质层8在垂直方向具有高度差。较佳的，该介质层8的厚度不小于多晶硅7顶端平面和沟槽5顶端平面之间的高度差。

步骤709、去除外延层表面的介质层和初始氧化层；参见图8i，在图8h的基础上，采用化学机械抛光方式或者涂覆玻璃旋涂方式，去除外延层2表面的介质层8和初始氧化层10。

步骤710、进行金属层生长。参见图8j，进行金属层生长、减薄、背金等过程完成VDMOS器件的处理。

通过上述描述，可以看出，使用本发明实施例提供的处理半导体器件的方法及半导体器件，通过改进工艺流程，在沟槽内填充的多晶硅顶端平面低于沟槽顶端平面，进而使得介质层沉积到沟槽内，再将外延层表面的所有物质去除，使得源区显露出来再沉积金属层。省略了源区光刻和接触孔光刻过程，节约了成本。而且缩小了相邻沟槽之间的距离，缩小了元胞的尺寸，进而提高芯片导通电流的能力。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种处理半导体器件的方法，其特征在于，该方法包括：

在衬底的外延层上表面形成初始氧化层后，对所述外延层进行刻蚀形成沟槽；

所述沟槽内表面形成栅极氧化层后，对所述外延层进行多晶硅生长；

回刻所述多晶硅后，所述沟槽内的多晶硅顶端平面低于所述沟槽的顶端平面；

进行介质层淀积，所述初始氧化层表面覆盖的介质层与所述沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；

去除所述外延层表面的所述介质层和初始氧化层后，进行金属层生长。

2.如权利要求1所述的方法，其特征在于，对所述外延层进行刻蚀形成沟槽之后，还包括：

采用倾斜角度杂质注入的方式，通过所述沟槽开口处，对所述外延层进行体区杂质注入；

进行杂质驱入，在所述外延层内形成体区。

3.如权利要求2所述的方法，其特征在于，在所述外延层内形成体区后，还包括：采用倾斜角度杂质注入的方式，通过所述沟槽开口处，对所述体区进行源区杂质注入，在所述体区内形成源区。

4.如权利要求1所述的方法，其特征在于，所述回刻所述多晶硅，包括：去除所述沟槽内生长的多晶硅之外的多晶硅，且去除所述沟槽内的部分多晶硅，确保所述沟槽内的多晶硅顶端平面低于所述沟槽的顶端平面。

5.如权利要求1所述的方法，其特征在于，所述沟槽内的多晶硅的顶端平面低于所述沟槽的顶端平面1000埃。

6.如权利要求5所述的方法，其特征在于，进行介质层淀积时，所述介质层的厚度不小于所述多晶硅顶端平面和沟槽顶端平面之间的高度差。

7.如权利要求1所述的方法，其特征在于，去除所述外延层表面的所述介质层和初始氧化层，包括：

采用化学机械抛光方式或者涂覆玻璃旋涂方式，去除所述外延层表面的所述介质层和初始氧化层。

8.一种半导体器件，其特征在于，包括：

位于衬底上表面的外延层；

位于所述外延层内的体区；

位于所述体区内的源区；

位于所述源区、体区和外延层内的沟槽，所述沟槽内表面具有栅极氧化层，所述沟槽内具有多晶硅和位于所述多晶硅上方的介质层；

位于所述外延层上表面的金属层。

9.如权利要求8所述的半导体器件，其特征在于，所述多晶硅的顶端平面低于所述沟槽的顶端平面。

10.如权利要求8所述的半导体器件，其特征在于，所述介质层的顶端平面与所述沟槽的顶端平面一致。

Images