CN101800193B - 沟渠式金氧半导体元件的制作方法 - Google Patents
沟渠式金氧半导体元件的制作方法 Download PDFInfo
- Publication number
- CN101800193B CN101800193B CN 200910005308 CN200910005308A CN101800193B CN 101800193 B CN101800193 B CN 101800193B CN 200910005308 CN200910005308 CN 200910005308 CN 200910005308 A CN200910005308 A CN 200910005308A CN 101800193 B CN101800193 B CN 101800193B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate trenches
- oxide
- semiconductor substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种沟渠式金氧半导体元件的制作方法。首先,提供一半导体底材;随后,制作多个栅极沟渠于此半导体底材内;接下来,制作一侧壁保护层于栅极沟渠的侧壁,并以此侧壁保护层为掩膜,植入氧离子至栅极沟渠的底部,藉以在栅极沟渠的底面生成一底部氧化层,以达到降低栅极至漏极的电容值的目的。
Description
技术领域
本发明是关于一种沟渠式金氧半导体元件的制作方法,尤其是一种低栅极电荷的沟渠式金氧半导体元件的制作方法。
背景技术
相较于传统的平面式金氧半导体元件,电流走向是沿着平行于基材表面的走向,沟渠式金氧半导体(MOS)元件将栅极设置于沟槽内,改变金氧半导体元件的信道位置,而使得金氧半导体元件的电流走向垂直于基材。藉此,可以缩小元件的尺寸,提高元件的积极度,而有利于降低制作成本。常见的金氧半导体元件包括金氧半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)等。
金氧半导体元件在运作过程中主要的能量损耗来源包括导通电阻造成的导通损失,以及导因于栅极电荷的切换损失。随着元件操作频率的提高,切换损失所占的比重也就越重。一般而言,可透过降低金氧半导体元件的栅极至漏极的电容值(Cgd)以改善切换速度,降低切换损失。不过,为了降低金氧半导体元件的栅极至漏极的电容值,往往会大幅增加金氧半导体元件的制程的复杂度,而造成制作成本的提高。
因此,寻找一个简单的制作方法,降低金氧半导体元件的栅极至漏极的电容值,是本技术领域一个重要的课题。
发明内容
本发明的目的在于提供一种沟渠式金氧半导体元件的制作方法,可以降低栅极至漏极的电容值以降低切换损失。
本发明的其它目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。
本发明的一实施例提供一种沟渠式金氧半导体元件的制作方法,包括下列步骤:(a)提供一半导体底材;(b)制作多个栅极沟渠于此半导体底材内;(c)制作多个侧壁保护层(spacer)于栅极沟渠的侧壁;(d)以这些侧壁保护层为掩膜,植入氧离子至栅极沟渠的底部;(e)生成一底部氧化层于栅极沟渠的底面;(f)生成一栅极氧化层于栅极沟渠的侧壁;以及(g)制作多个多晶硅栅极于这些栅极沟渠内。
所述制作这些栅极沟渠于所述半导体底材内的步骤包括:
制作一图案层于所述半导体底材上,定义出这些栅极沟渠;
透过所述图案层蚀刻所述半导体底材,以形成这些栅极沟渠。
在制作所述侧壁保护层之前,更包括移除所述图案层。
制作所述侧壁保护层的步骤包括:
沿着所述半导体底材的表面起伏,沉积一保护层;
利用非等向性蚀刻制程去除位于这些栅极沟渠底面的部分所述保护层,以形成这些侧壁保护层。
在生成所述底部氧化层的步骤前更包括移除所述侧壁保护层,并且,所述底部氧化层与所述栅极氧化层是同时生成。
生成所述底部氧化层的步骤是利用这些侧壁保护层为掩膜,选择性氧化裸露于外的所述半导体底材,以生成该底部氧化层。
所述保护层是一氧化硅层或一氮化硅层。
本发明的另一实施例提供一种沟渠式金氧半导体元件的制作方法,包括下列步骤:(a)提供一半导体底材;(b)制作多个栅极沟渠于半导体底材内;(c)制作一牺牲氧化层(SAC oxide)于半导体底材的裸露表面;(d)透过此牺牲氧化层,植入氧离子至栅极沟渠的底部;(e)去除牺牲氧化层;(f)生成一底部氧化层于栅极沟渠的底面;(g)生成一栅极氧化层于栅极沟渠的侧壁;以及(h)制作多个多晶硅栅极于这些栅极沟渠内。
制作这些栅极沟渠于所述半导体底材内的步骤包括:
制作一图案层于所述半导体底材上,定义出这些栅极沟渠;
透过所述图案层蚀刻所述半导体底材,以形成这些栅极沟渠。
在制作所述牺牲氧化层之前,更包括移除所述图案层。
所述底部氧化层与所述栅极氧化层是同时生成。
所述离子植入步骤的植入方向大致垂直于所述栅极沟渠的底部。
在本发明的实施例中,透过制作侧壁保护层或是直接利用牺牲氧化层的方式,选择性植入氧离子至栅极沟渠的底部,藉以改变形成于栅极沟渠的侧壁与底面的氧化层的厚度。因此,可以达到降低栅极至漏极的电容值(Cgd)的目的。此外,侧壁保护层并不需要额外的微影制程即可制作完成,并且,位于栅极沟渠底面的底部氧化层与位于栅极沟渠侧壁的栅极氧化层可以使用一道热氧化制程同时生成,因此,本发明可以有效简化制程,降低制作成本。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A至1E显示本发明沟渠式功率半导体元件的制作方法的第一实施例;
图2A至2C显示本发明沟渠式功率半导体元件的制作方法的第二实施例;
图3A至3B显示本发明沟渠式功率半导体元件的制作方法的第三实施例;
图4A至4B显示本发明沟渠式功率半导体元件的制作方法的第四实施例。
其中,附图标记
基材110,210,310,410
磊晶层120,220,320,420
图案层125,225,325,425
栅极沟渠130,230,330,430
保护层140,240
牺牲氧化层440
侧壁保护层142,242,342
栅极沟渠底部150a,250,450
磊晶层上表面150b
底部氧化层160a,260a,360a,460a
栅极氧化层160b,260b,360b,460b
多晶硅栅极170
本体122
源极掺杂区124
重掺杂区126
介电层180
金属层190
具体实施方式
图1A至1E显示本发明沟渠式金氧半导体元件的制作方法的第一实施例。如图1A所示,首先,提供一基材110,并制作一磊晶层120于其上。此基材110与位于其上的磊晶层120是构成一半导体底材。接下来,以微影蚀刻方式制作一图案层125于磊晶层120上,定义出栅极沟渠130的位置。此图案层125可以是氧化硅层或氮化硅层。随后,透过此图案层125向下蚀刻磊晶层120,以形成多个栅极沟渠130于磊晶层120内。
接下来,如图1B所示,移除位于磊晶层120上的图案层125。随后,沿着磊晶层120的表面起伏,沉积一保护层140同时覆盖磊晶层120的上表面与这些栅极沟渠130的底面和侧壁。此保护层140可以是一氧化硅层或是一氮化硅层。
然后,如图1C所示,沿着垂直基材110的方向,对于保护层140施以非等向性蚀刻制程。经过此非等向性蚀刻制程,栅极沟渠130底部与磊晶层120上表面的保护层140都被完全去除,而仅留下多个侧壁保护层(spacer)142于栅极沟渠130的侧壁。随后,以这些侧壁保护层142为掩膜,全面植入氧离子(如图中箭头方向)至栅极沟渠130的底部150a与磊晶层120的上表面区域150b。值得注意的是,为了确保栅极沟渠130的底面经过前述非等向性蚀刻制程后会裸露于外,使氧离子可以顺利植入栅极沟渠130的底部150a,保护层140的厚度不宜太大。就一较佳实施例而言,保护层140的厚度最佳是小于栅极沟渠130宽度的1/3。
接下来,如图1D所示,去除侧壁保护层142。然后,以热氧化制程在磊晶层120的裸露表面生成底部氧化层160a与门极氧化层160b。一般而言,以热氧化制程生成的氧化层的成长速度与氧的供应具有正相关。由于栅极沟渠130的底部150a已经预先植入氧离子,在栅极沟渠130的底部150a的氧化层成长速度较快。因此,经过一般的热氧化制程后,在栅极沟渠130的侧壁会生成典型的栅极氧化层160b,不过,在栅极沟渠130的底部则会生成厚度较大的底部氧化层160a。此底部氧化层160a的厚度会与植入的氧离子浓度有关。其次,氧离子植入的深度也会影响氧化层的形成位置。就本发明而言,氧离子的植入深度不宜太大,以确保植入磊晶层120的氧离子经过后续热氧化制程后形成的氧化物与栅极沟渠130底面形成的氧化物,可以整体构成此底部氧化层160a。
接下来,如图1E所示,制作多个多晶硅栅极170于这些栅极沟渠130内。然后,形成一具有第一导电型的本体122于磊晶层120内,并且,形成多个具有第二导电型的源极掺杂区124于本体122内。前述第一导电型与第二导电型可以分别是P型与N型以构成N型的金氧半导体元件,亦可分别是N型与P型以构成P型的金氧半导体元件。随后,制作一介电层180覆盖多晶硅栅极170,并且,透过此介电层180在相邻二源极掺杂区124的间形成一与本体122具有相同导电型的重掺杂区126。然后,制作一金属层190连接这些源极掺杂区124。
在本实施例中,基材110与位于其上的磊晶层120是构成一半导体底材。后续的半导体制程是施加于此半导体底材上。并且,如图1D与1E所示,此金氧半导体元件的本体122是在完成多晶硅栅极170的制作后,才形成于磊晶层120内。不过,本发明并不限于此。本发明的沟渠式金氧半导体元件的本体122亦可在制作栅极沟渠130前就定义出来。进一步来说,在形成栅极沟渠130之前,可事先在基材110上以磊晶方式依序形成一磊晶层120与一本体层(未图示),而构成一具有三层结构的半导体底材。其中,本体层具有第一导电型,磊晶层具有第二导电型。此本体层即是构成此沟渠式金氧半导体元件的本体。并且,在后续制程中,栅极沟渠是贯穿本体层延伸至磊晶层内。
图2A至2C显示本发明沟渠式金氧半导体元件的制作方法的第二实施例。承接第1A图的制作步骤,如图2A所示,本实施例保留原本形成于磊晶层220上的图案层225,沿着磊晶层220与图案层225的表面起伏,直接沉积一保护层240同时覆盖图案层225与栅极沟渠230的底面与侧壁。
接下来,如图2B所示,沿着垂直基材的方向,对于保护层240施以非等向性蚀刻制程。经过此非等向性蚀刻制程,位于栅极沟渠230底面的保护层240会被去除,而留下多个侧壁保护层242于栅极沟渠230的侧壁。然后,以这些侧壁保护层242为掩膜,全面植入氧离子(如图中箭头方向)至栅极沟渠230的底部250。值得注意的是,经过此非等向性蚀刻制程后,磊晶层220的上表面仍然被图案层225遮蔽。因此,不同于本发明的第一实施例,在本实施例中,氧离子只会植入栅极沟渠230的底部250。
接下来,如图2C所示,去除侧壁保护层242与图案层225。然后,以热氧化制程在磊晶层220的裸露表面生成氧化层。由于栅极沟渠230的底部250已经预先植入氧离子,在栅极沟渠230的底部250的氧化层成长速度较快。因此,经过热氧化制程所生成的氧化层260a,260b的厚度会产生差异。进一步来说,经过此热氧化制程后,可在栅极沟渠230的侧壁生成典型的栅极氧化层260b,而在栅极沟渠230的底部生成厚度较大的底部氧化层260a以降低栅极至漏极的电容值(Cgd)。接下来,采取与图1E相同的制作步骤,制作多晶硅栅极、本体、源极掺杂区、介电层、重掺杂区以及金属层,以完成此金氧半导体元件的制作。
图3A至3B显示本发明金氧半导体元件的制作方法的第三实施例。相较于本发明第二实施例中所揭露的制作方法,在进行热氧化制程前先去除侧壁保护层342与图案层325,如图3A所示,本实施例在植入氧离子至栅极沟渠330的底部后,直接利用侧壁保护层342为掩膜,进行热氧化制程选择性氧化裸露于外的磊晶层320以形成底部氧化层360a于栅极沟渠330的底部。
随后,如图3B所示,去除覆盖于栅极沟渠330侧壁的侧壁保护层342以裸露栅极沟渠330的侧壁。然后再进行一次热氧化制程生成栅极氧化层360b于栅极沟渠330的侧壁。本发明第一实施例与第二实施例,位于栅极沟渠130,230底部的底部氧化层160a,260a与位于栅极沟渠130,230侧壁的栅极氧化层160b,260b是以一道热氧化制程同时形成,而在本实施例中,位于栅极沟渠330底部的底部氧化层360a与位于栅极沟渠330侧壁的栅极氧化层360b是采取两道热氧化制程分别形成。虽然本实施例采用两道热氧化制程会增加制作方法的复杂度,不过,这两道热氧化制程的参数可以因应设计上的需求分别调整,以改变底部氧化层360a与栅极氧化层360b的厚度。因此,本实施例的制作方法可提供较大的弹性。
接下来,移除覆盖于磊晶层320上表面的图案层325。然后,采取与图1E相同的制作步骤,制作多晶硅栅极、本体、源极掺杂区、介电层、重掺杂区以及金属层,而完成此金氧半导体元件的制作。
图4A至4B显示本发明金氧半导体元件的制作方法的第四实施例。不同于本发明第一至第三实施例利用侧壁保护层142,242,342防止氧离子植入栅极沟渠130,230,330的侧壁,如图4A所示,本实施例直接透过形成于磊晶层420的裸露表面的牺牲氧化层(SAC oxide)440,选择性地植入氧离子于栅极沟渠430的底部450。进一步来说,位于栅极沟渠430底部与侧壁的牺牲氧化层440具有大致相同的厚度,不过,由于植入步骤的离子植入方向(即图中箭头方向)大致垂直于栅极沟渠430的底部450,而与栅极沟渠430的侧壁的夹角远小于90度。因此,氧离子不易贯穿位于栅极沟渠430侧壁的牺牲氧化层440进入下方的磊晶层420。也因此,适当控制氧离子植入的能量,即可选择性植入氧离子于栅极沟渠430的底部450。
接下来,如图4B所示,去除牺牲氧化层440与图案层425。然后,以热氧化制程在磊晶层420的裸露表面生成氧化层460a,460b。由于栅极沟渠430的底部450已经预先植入氧离子,在栅极沟渠430的底部450的氧化层成长速度较快。因此,可在栅极沟渠430的侧壁生成典型的栅极氧化层460b,而在栅极沟渠430的底部生成厚度较大的底部氧化层460a以降低栅极至漏极的电容值(Cgd)。接下来,采取与图1E相同的制作步骤,制作多晶硅栅极、本体、源极掺杂区、介电层、重掺杂区以及金属层,而完成此金氧半导体元件的制作。
如图4A所示,本实施例保留覆盖于磊晶层420上表面的图案层425,直接形成牺牲氧化层440于栅极沟渠430内。不过,本发明并不限于此。本发明在制作牺牲氧化层440前,亦可事先移除图案层425。藉此,即会形成类似于图1D的结构。
在本发明的实施例中,透过制作侧壁保护层142,242,342,或是直接利用牺牲氧化层440选择性植入氧离子至栅极沟渠130,230,330,430的底部,藉以改变形成于栅极沟渠130,230,330,430的侧壁与底面的氧化层的厚度。因此,可以达到降低栅极至漏极的电容值(Cgd)的目的。又,如本发明的实施例所述,本发明不需额外的微影制程,即可选择性植入氧离子至栅极沟渠130,230,330,430的底部。又,如本发明第一实施例与第二实施例所述,本发明只需要一道热氧化制程,即可在栅极沟渠130,230的侧壁与底面生成厚度不同的栅极氧化层160b,260b与底部氧化层160a,260a。因此,本发明可以有效解决低栅极电荷(Qgd)的沟渠式金氧半导体元件制作成本过高的问题。
其次,随着栅极沟渠130,230,330,430宽度的缩减,利用热氧化制程在栅极沟渠130,230,330,430底面制作厚度较大的氧化层,会面临氧离子来源不足的问题。本发明透过选择性植入氧离子至栅极沟渠130,230,330,430的底部,可以有效提升栅极沟渠130,230,330,430底部的氧离子浓度,因而可以解决热氧化制程中氧离子来源不足的问题。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (9)
1.一种沟渠式金氧半导体元件的制作方法,其特征在于,包括:
提供一半导体底材;
制作多个栅极沟渠于所述半导体底材内;
沿着所述半导体底材的表面起伏,沉积一保护层,利用非等向性蚀刻制程去除位于这些栅极沟渠底面的部分所述保护层,以形成多个侧壁保护层于所述栅极沟渠的侧壁;
以这些侧壁保护层为掩膜,植入氧离子至所述栅极沟渠的底部;
去除该侧壁保护层;
在去除该侧壁保护层之后,同时生成一栅极氧化层与一底部氧化层,所述栅极氧化层位于所述栅极沟渠的侧壁,所述底部氧化层位于所述栅极沟渠的底面,所述底部氧化层是由所述氧离子经热氧化制程后形成的氧化物与所述栅极沟渠底面形成的氧化物构成;
制作多个多晶硅栅极于这些栅极沟渠内。
2.根据权利要求1所述的沟渠式金氧半导体元件的制作方法,其特征在于,其中,制作这些栅极沟渠于所述半导体底材内的步骤包括:
制作一图案层于所述半导体底材上,定义出这些栅极沟渠;
透过所述图案层蚀刻所述半导体底材,以形成这些栅极沟渠。
3.根据权利要求2所述的沟渠式金氧半导体元件的制作方法,其特征在于,其中,在制作所述侧壁保护层之前,更包括移除所述图案层。
4.根据权利要求1所述的沟渠式金氧半导体元件的制作方法,其特征在于,其中,生成所述底部氧化层的步骤是利用这些侧壁保护层为掩膜,选择性氧化裸露于外的所述半导体底材,以生成该底部氧化层。
5.根据权利要求1所述的沟渠式金氧半导体元件的制作方法,其特征在于,其中,所述保护层是一氧化硅层或一氮化硅层。
6.一种沟渠式金氧半导体元件的制作方法,其特征在于,包括:
提供一半导体底材;
制作多个栅极沟渠于所述半导体底材内,同时制作一图案层于所述半导体底材上,其中,在制作所述牺牲氧化层之前,更包括移除所述图案层;
制作一牺牲氧化层于所述半导体底材的裸露表面;
透过所述牺牲氧化层,植入氧离子至所述栅极沟渠的底部;
去除所述牺牲氧化层;
去除所述牺牲氧化层后,生成一底部氧化层于所述栅极沟渠的底面,所述底部氧化层是由所述氧离子经热氧化制程后形成的氧化物与所述栅极沟渠底面形成的氧化物构成;
生成一栅极氧化层于所述栅极沟渠的侧壁;
制作多个多晶硅栅极于所述栅极沟渠内。
7.根据权利要求6所述的沟渠式金氧半导体元件的制作方法,其特征在于,其中,制作这些栅极沟渠于所述半导体底材内的步骤包括:
制作一图案层于所述半导体底材上,定义出这些栅极沟渠;
透过所述图案层蚀刻所述半导体底材,以形成这些栅极沟渠。
8.根据权利要求6所述的沟渠式金氧半导体元件的制作方法,其特征在于,其中,所述底部氧化层与所述栅极氧化层是同时生成。
9.根据权利要求6所述的沟渠式金氧半导体元件的制作方法,其特征在于,其中,所述离子植入步骤的植入方向大致垂直于所述栅极沟渠的底部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910005308 CN101800193B (zh) | 2009-02-05 | 2009-02-05 | 沟渠式金氧半导体元件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910005308 CN101800193B (zh) | 2009-02-05 | 2009-02-05 | 沟渠式金氧半导体元件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101800193A CN101800193A (zh) | 2010-08-11 |
CN101800193B true CN101800193B (zh) | 2013-06-19 |
Family
ID=42595801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910005308 Expired - Fee Related CN101800193B (zh) | 2009-02-05 | 2009-02-05 | 沟渠式金氧半导体元件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101800193B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103000521B (zh) * | 2011-09-13 | 2015-05-27 | 帅群微电子股份有限公司 | 沟槽式功率金氧半场效晶体管的制作方法 |
CN107785438A (zh) * | 2017-11-27 | 2018-03-09 | 北京品捷电子科技有限公司 | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
CN1552105A (zh) * | 2001-07-05 | 2004-12-01 | 国际整流器有限公司 | 具有深植入结的功率mosfet |
-
2009
- 2009-02-05 CN CN 200910005308 patent/CN101800193B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
CN1552105A (zh) * | 2001-07-05 | 2004-12-01 | 国际整流器有限公司 | 具有深植入结的功率mosfet |
Also Published As
Publication number | Publication date |
---|---|
CN101800193A (zh) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104733531B (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
US8120100B2 (en) | Overlapping trench gate semiconductor device | |
US8916438B2 (en) | Method for fabricating trench type transistor | |
US20170207334A1 (en) | Electronic device of vertical mos type with termination trenches having variable depth | |
CN112103186B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
CN103000534B (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
US8088662B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
JP6310577B2 (ja) | スプリットゲート型パワーデバイスの製造方法 | |
US8759910B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
CN102130006B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
CN103855017A (zh) | 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 | |
CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
US20140342517A1 (en) | Method for fabricating trench type power semiconductor device | |
CN101800193B (zh) | 沟渠式金氧半导体元件的制作方法 | |
CN102646712A (zh) | 一种ldmos器件及其制造方法 | |
CN112103187B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
CN109887840A (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
CN103377929B (zh) | 垂直双扩散金属氧化物半导体晶体管及其制造方法 | |
CN112864019A (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
CN104253045A (zh) | Vdmos器件及其制造方法 | |
CN104299903A (zh) | 沟槽栅mosfet的制造方法 | |
CN103811548A (zh) | 具有低密勒电容的金氧半场效应晶体管器件及其制作方法 | |
TWI511293B (zh) | 雙溝渠式mos電晶體結構及其製造方法 | |
KR100871978B1 (ko) | Mosfet 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130619 Termination date: 20140205 |