CN103000521B - 沟槽式功率金氧半场效晶体管的制作方法 - Google Patents
沟槽式功率金氧半场效晶体管的制作方法 Download PDFInfo
- Publication number
- CN103000521B CN103000521B CN201110269126.5A CN201110269126A CN103000521B CN 103000521 B CN103000521 B CN 103000521B CN 201110269126 A CN201110269126 A CN 201110269126A CN 103000521 B CN103000521 B CN 103000521B
- Authority
- CN
- China
- Prior art keywords
- opening
- gate trench
- trench
- layer
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽式功率金氧半场效晶体管的制造方法,首先,形成一图案层于一基材上;然后,透过此图案层蚀刻基材,以形成栅极沟槽于基材内;接下来,以氧化方式形成一第一氧化层于栅极沟槽内,以扩大栅极沟槽的宽度;在移除第一氧化层后,形成一栅极氧化层于栅极沟槽的内侧表面;随后,透过图案层蚀刻栅极沟槽的底部,以形成一开口贯穿栅极氧化层;然后,形成一厚氧化层于此开口内;接下来,以离子注入方式形成二个第一重掺杂区于厚氧化层的两侧,以防止环绕本体区扩散至栅极沟槽的底部。本发明可以增加栅极与漏极间的绝缘层的厚度,以降低栅极对漏极的电容,改善切换损失。
Description
技术领域
本发明涉及一种沟槽式功率金氧半场效晶体管的制作方法,特别涉及一种可以降低金氧半场效晶体管的切换损失的沟槽式功率金氧半场效晶体管的制作方法。
背景技术
功率金氧半导体场效晶体管被广泛地应用于电力装置的切换元件,例如是电源供应器、整流器或低压马达控制器等。现今的功率金氧半导体场效晶体管多采取垂直结构的设计,以提升元件密度。其利用芯片的背面作为漏极,而于芯片的正面制作多个晶体管元件的源极以及栅极。由于各个晶体管元件的漏极是并联在一起的,因而可以提升其耐受电流。
功率金氧半导体场效晶体管的工作损失可分成切换损失(switching loss)及导通损失(conducting loss)两大类。其中,因为输入电容Ciss所造成的切换损失会随着操作频率的提高而增加。基本上,输入电容Ciss包括栅极对源极的电容Cgs以及栅极对漏极的电容Cgd。因此,降低栅极对漏极的电容Cgd除了有助于在制电感性负载切换(unclamped inductive load switching;UIS)的情况下提升雪崩能量(avalanche energy)外,亦有助于降低切换损失。
因此,如何制作出具有低栅极对漏极的电容Cgd的功率金氧半导体场效晶体管,已成为本行业亟为重视的议题之一。
发明内容
本发明的主要目的在于提出一种功率金氧半导体场效晶体管的制造方法,可以增加栅极与漏极间的绝缘层的厚度,以降低栅极对漏极的电容,改善切换损失。
本发明的另一目的在于提出一种功率金氧半导体场效晶体管的制造方法,可以调整本体区的轮廓,以提升雪崩能量。
为达到上述目的,本发明提供一种沟槽式功率金氧半场效晶体管的制造方法。首先,形成一图案层于一基材上。此图案层具有一第一开口以定义一栅极沟槽于基材内。随后,透过此图案层蚀刻基材,以形成栅极沟槽于基材内。接下来,以氧化方式形成一第一氧化层于栅极沟槽内。此第一氧化层至少覆盖栅极沟槽的侧壁。随后,移除第一氧化层,以扩大栅极沟槽的宽度,并使栅极沟槽的底部宽度大于第一开口的宽度。然后,形成一栅极氧化层于栅极沟槽的内侧表面。接下来,透过图案层,以非等向性蚀刻技术蚀刻栅极沟槽的底部,以形成一第二开口裸露基材。然后,形成一厚氧化层于第二开口内。随后,以离子注入方式,形成二个第一重掺杂区于厚氧化层的两侧,以防止环绕此栅极沟槽的本体区扩散至栅极沟槽的底部。
换句话说,一种沟槽式功率金氧半场效晶体管的制造方法,至少包括下列步骤:形成一图案层于一基材上,该图案层具有一第一开口以定义一栅极沟槽于该基材内;透过该图案层蚀刻该基材,以形成该栅极沟槽;以氧化方式形成一第一氧化层于该栅极沟槽内,该第一氧化层至少覆盖该栅极沟槽的侧壁;移除该第一氧化层,以扩大该栅极沟槽的宽度;形成一栅极氧化层于该栅极沟槽的内侧表面;以非等向性蚀刻技术透过该图案层蚀刻该栅极沟槽的底部,以形成一第二开口裸露该基材;形成一厚氧化层于该第二开口内;以及以离子注入方式,形成二个第一重掺杂区于该厚氧化层的两侧,以防止环绕该栅极沟槽的一本体区扩散至该栅极沟槽的底部。
依据本发明的一实施例,在形成图案层的步骤后,本发明形成一第一间隔层结构(spacer)于图案层的第一开口内。栅极沟槽则是以图案层与第一间隔层结构为蚀刻屏蔽,形成于基材内。
依据本发明的一实施例,在形成第二开口的步骤后,更包括以蚀刻方式,扩大图案层的第一开口的宽度,以裸露栅极沟槽的整个开口。
依据本发明的一实施例,厚氧化层以湿式氧化方式,形成于第二开口内。
依据本发明的一实施例,厚氧化层以沉积与回蚀制程,形成于第二开口内。
依据本发明的一实施例,形成第二开口的步骤中,同时于第二开口下方形成一窄沟槽。此窄沟槽的开口宽度对应于第二开口的宽度。
依据本发明的一实施例,在形成第二开口的步骤前,预先形成一重掺杂区于栅极沟槽下方的基材内。后续步骤所形成的窄沟槽贯穿重掺杂区,以形成第一重掺杂区于窄沟槽的两侧。
依据本发明的一实施例,在形成第二开口的步骤前,预先形成一重掺杂区于栅极沟槽下方的基材内。后续步骤直接以湿式氧化方式所形成的厚氧化层贯穿此重掺杂区,以形成第一重掺杂区于厚氧化层的两侧。
依据本发明的一实施例,形成第一重掺杂区的步骤是在形成厚氧化层的步骤后,以离子注入方式,形成第一重掺杂区于栅极沟槽的底部下方。
关于本发明的优点与精神可以借助于以下的发明详述及所附附图得到进一步的了解。
附图说明
图1A至图1K为本发明沟槽式功率金氧半场效晶体管的制造方法的第一较佳实施例;
图2A至图2F为本发明沟槽式功率金氧半场效晶体管的制造方法的第二较佳实施例;
图3A至图3C为本发明沟槽式功率金氧半场效晶体管的制造方法的第三较佳实施例;
图4A至图4C为本发明沟槽式功率金氧半场效晶体管的制造方法的第四较佳实施例;
图5为本发明沟槽式功率金氧半场效晶体管的制造方法的第五较佳实施例;
图6A至图6C为本发明沟槽式功率金氧半场效晶体管的制造方法的第六较佳实施例。
【主要元件附图标记说明】
硅基板100
磊晶层110
图案层115
第一开口117
第一间隔层结构120a
第三开口119
栅极沟槽130
第一氧化层132
栅极氧化层134
重掺杂区140
第二开口136
厚氧化层138
第一重掺杂区140a
栅极多晶硅结构150
第一介电结构152
第二介电结构154
本体区160
掺杂区170
第二间隔层结构156
源极掺杂区170a
源极接触窗165
重掺杂区180
源极金属层190
图案层215,215’
栅极沟槽230
第一氧化层232
栅极氧化层234
重掺杂区240
第二开口236
厚氧化层238
第一重掺杂区240a
栅极多晶硅结构250
介电结构252
栅极沟槽330
第二开口336
窄沟槽337
厚氧化层338,338’
厚氧化层438
栅极沟槽430
第一重掺杂区440a,440a’
介电结构552
栅极多晶硅结构650
介电结构652
介电结构652a
本体区660
掺杂区670
第二间隔层结构656
源极掺杂区670a
源极接触窗665
重掺杂区680
具体实施方式
图1A至图1K为本发明沟槽式功率金氧半场效晶体管的制造方法的第一较佳实施例。如图1A所示,首先,形成一图案层115于一基材上。此基材可以是一硅基板(substrate)或是一表面覆盖有磊晶层(epitaxial layer)110的硅基板100。图1A以一表面覆盖有磊晶层110的硅基板100为例。此硅基板100具有高浓度的第一导电型掺杂物,磊晶层110与硅基板100的导电型相同,但具有较低的掺杂浓度。图案层115覆盖于磊晶层110上,并具有一第一开口117以定义一栅极沟槽于磊晶层110内。
随后,如图1B所示,形成一第一间隔层(spacer)结构120a于图案层115的第一开口117内,以定义出一宽度较窄的第三开口119于第一开口117内。此第一间隔层结构120a的制作方式可采取一般的间隔层结构的制程。举例来说,可先沿着图案层115的表面起伏,沉积一间隔层材料层;随后,再以非等向性蚀刻方式,去除覆盖于图案层115的上表面与覆盖于第一开口117底面的部分,留下位于第一开口117侧壁上的第一间隔层结构120a。依此,间隔层材料层所选用的材料必须与图案层115不同,以达到选择性蚀刻的目的。举例来说,本实施例选用氧化硅材料制作图案层115,选用氮化硅材料制作第一间隔层结构120a。接下来,以图案层115与第一间隔层结构120a为蚀刻屏蔽,蚀刻磊晶层110以形成栅极沟槽130于磊晶层110内。此栅极沟槽130的开口宽度大致对应于第三开口119的宽度,而会小于第一开口117的宽度。第三开口119与第一开口117的宽度的差异,主要是由间隔层材料层的厚度所决定。
随后,如图1C所示,以氧化方式形成一第一氧化层132于磊晶层110的裸露表面。由于磊晶层110的上表面仍然为图案层115所覆盖,因此,第一氧化层132形成于栅极沟槽130内,覆盖栅极沟槽130的侧壁与底面。值得注意的是,第一氧化层132的形成,会同时消耗部分的磊晶层材料,而使栅极沟槽130的侧壁向外推移。随后,移除第一氧化层132以扩大栅极沟槽130的宽度,使栅极沟槽130的底部宽度大于第三开口119的宽度。就一较佳实施例而言,前述第一氧化层132可以一牺牲氧化层。然后,如图1D所示,形成一栅极氧化层134于栅极沟槽130的内侧表面。接下来,如图1E所示,以离子注入方式形成一重掺杂区140于栅极沟槽130下方的磊晶层110内。值得注意的是,虽然第三开口119的宽度小于栅极沟槽130的底部宽度,由于离子注入步骤的特性,形成于栅极沟槽130下方的重掺杂区140依然可以横向扩张覆盖整个栅极沟槽130的底面。并且,为确保重掺杂区140完全覆盖栅极沟槽130的底面,本实施例亦可选用斜向离子注入步骤,或是于离子注入步骤后增加一热扩散步骤。
然后,如图1F所示,透过图案层115与第一间隔层结构120a所定义的第三开口119,以非等向性蚀刻技术蚀刻栅极沟槽130底部的栅极氧化层134,以形成一第二开口136裸露重掺杂区140。此第二开口136大致对准第三开口119。第二开口136的宽度小于栅极沟槽130的底部宽度。
然后,如图1G所示,以氧化方式,直接形成一厚氧化层138于第二开口136内。此厚氧化层138贯穿重掺杂区140,以形成二个第一重掺杂区140a于厚氧化层138的两侧。就一较佳实施例而言,为确保此厚氧化层138具有足够的厚度,得以延伸至重掺杂区140下方,可选用湿氧化制造方法,以提高氧化层的成长速度。在利用厚氧化层138以将重掺杂区140区分出二个第一重掺杂区140a的步骤后,亦可额外施以一热扩散步骤,以调整第一重掺杂区140a的范围(如图1G所示,第一重掺杂区140a即由虚线部分划定的范围扩张至实线部分划定的范围)。
接下来,移除第一间隔层结构120a,使栅极沟槽130的整个开口裸露于外。然后,如图1H所示,于栅极沟槽130与图案层115的第一开口117内依序形成一栅极多晶硅结构150、一第一介电结构152与一第二介电结构154。栅极多晶硅结构150位于栅极沟槽130内。第一介电结构152与第二介电结构154覆盖栅极多晶硅结构150,且大致位于图案层115的第一开口117内。在此步骤中,第二介电结构154所选用的材料与图案层115的构成材料不同,以达到选择性蚀刻的目的。第一介电结构152的构成材料则无此限制。
然后,如图1I所示,以选择性蚀刻方式,移除图案层115,并保留覆盖于栅极多晶硅结构150上的第一介电结构152与第二介电结构154。然后,以离子注入方式,形成一本体区160环绕栅极沟槽130。由于本体区160的导电型与第一重掺杂区140a不同,因此,形成于栅极沟槽130下方的第一重掺杂区140a可以防止本体区160扩散覆盖栅极沟槽130的底部,而导致晶体管元件失效。此外,第一重掺杂区140a的存在亦有助于改变本体区160的下表面的轮廓,以提升晶体管元件的雪崩电压。接下来,以另一道离子注入步骤,形成掺杂区170于本体区160的表面层。
随后,如图1J所示,形成一第二间隔层结构156于第一介电结构152与第二介电结构154的侧边,以定义出源极掺杂区170a与源极接触窗165的范围。然后再以此第二间隔层结构156为屏蔽,蚀刻磊晶层110,以形成源极接触窗165贯穿掺杂区170,同时在源极接触窗165的侧边形成源极掺杂区170a。最后,如图1K所示,以离子注入方式形成重掺杂区180于源极接触窗165的底部,以降低金属层与本体区160间的接触电阻。然后沉积一源极金属层190于磊晶层110上,以电性连接源极掺杂区170a与重掺杂区180。
图2A至图2F为本发明沟槽式功率金氧半场效晶体管的制造方法的第二较佳实施例。如图2A所示,不同于前述本发明的第一实施例,于图案层115的第一开口117内制作第一间隔层结构120a,以定义栅极沟槽130的开口宽度,本实施例省却第一间隔层结构120a的制作,直接利用图案层215的开口定义栅极沟槽230的开口宽度。如图2B至图2D所示,本实施例用以制作第一氧化层232、栅极氧化层234、重掺杂区240、第二开口236、厚氧化层238与第一重掺杂区240a的步骤与本发明第一实施例大致相同,在此不予赘述。
但是,由于本实施例未有第一间隔层结构120a的制作,本实施例的图案层215的开口宽度会小于栅极沟槽230的开口宽度。为确保栅极沟槽230的整个开口是裸露于外的,以利后续栅极多晶硅结构250的制作步骤的进行,如图2E所示,本实施例于形成第二开口236的步骤后,针对图案层215施以一蚀刻步骤,以扩大图案层215的开口宽度(图2E中实线部分即显示蚀刻后的图案层215’)。值得注意的是,为了避免此蚀刻步骤同时移除位于栅极沟槽230内的栅极氧化层234,图案层215的构成材料需与栅极氧化层234不同。举例来说,本实施例选用氮化硅制作图案层215。
然后,如图2F所示,依序形成栅极多晶硅结构250与介电结构252于栅极沟槽230与图案层215’的开口内。其中,栅极多晶硅结构250完全位于栅极沟槽230内,介电结构252覆盖栅极多晶硅结构250,并且由栅极沟槽230向上延伸至图案层215’的开口内。相较于本发明的第一实施例,本实施例以一介电结构252取代图1H的第一介电结构152与第二介电结构154。但是,介电结构252所选用的材料需与图案层215的构成材料不同,以达到选择性蚀刻的目的。举例来说,本实施例可选用氮化硅制作图案层215,选用氧化硅制作介电结构252,以达到选择性蚀刻的目的。
图3A至图3C为本发明沟槽式功率金氧半场效晶体管的制造方法的第三较佳实施例。图3A为对应于第一实施例的图1F的制作步骤。如图3A所示,本实施例在透过图案层115与第一间隔层结构120a蚀刻栅极沟槽330底部的栅极氧化层134的步骤中,除了形成第二开口336外,还在第二开口336下方形成一窄沟槽337,贯穿重掺杂区,以形成二个第一重掺杂区340a于窄沟槽337的两侧。此窄沟槽337的开口宽度对应于第二开口336的宽度。随后,如图3B所示,以沉积与回蚀制程,形成厚氧化层338至少填满窄沟槽337。虽然图3B的步骤是以沉积与回蚀制程形成厚氧化层338于窄沟槽337内。不过,如图3C所示,本实施例亦可以采取氧化方式,在窄沟槽337内形成厚氧化层338’。
图4A至图4C为本发明沟槽式功率金氧半场效晶体管的制造方法的第四较佳实施例。图4A为大致对应于图3B的制作步骤,但是,如图4A所示,本实施例于制作厚氧化层438的步骤时,并未有重掺杂区形成于栅极沟槽430下方。换言之,本实施例于完成厚氧化层438的制作后,方始形成第一重掺杂区于栅极沟槽430下方。
如图4B所示,在完成厚氧化层438的制作后,移除第一间隔层结构120a,使栅极沟槽430的整个开口裸露于外。然后,以离子注入方式,形成二个第一重掺杂区440a于厚氧化层438两侧。
图4B的离子注入步骤采取正向离子注入方式,因此,在离子注入步骤前,须先移除第一间隔层结构120a,以确保掺杂物可顺利植入厚氧化层438两侧的磊晶层110内。不过,本实施例并不限于此。如图4C所示,本实施例亦可采取斜向离子注入方式形成第一重掺杂区440a’。此时,即不须于离子注入步骤前,预先移除第一间隔层结构120a,而可利用此第一间隔层结构120a为屏蔽,防止掺杂物植入位于栅极沟槽430侧边的磊晶层110内。
图5为本发明沟槽式功率金氧半场效晶体管的制造方法的第五较佳实施例。图5为对应于图1H的制作步骤。如图5所示,本实施例以一介电结构552取代图1H的第一介电结构152与第二介电结构154。但是,介电结构552所选用的材料需与图案层115的构成材料不同,以达到选择性蚀刻的目的。本实施例的后续步骤与本发明第一实施例大致相同,在此不予赘述。
图6A至图6C为本发明沟槽式功率金氧半场效晶体管的制造方法的第六较佳实施例。图6A是对应于图1H的制作步骤。如图6A所示,本实施例于栅极沟槽与图案层115的开口内,依序形成一栅极多晶硅结构650与一介电结构652。此栅极多晶硅结构650的上表面与栅极沟槽的开口间隔一默认距离,介电结构652则是由栅极沟槽内向上延伸至图案层115的开口内。
随后,如图6B所示,以平坦化制造方法,移除位于磊晶层110上的图案层115与突出于栅极沟槽的部分介电结构652,而留下部分介电结构652a覆盖栅极多晶硅结构650。举例来说,此步骤可采用典型的化学机械研磨制造方法。接下来,直接利用余留下来的介电结构652a为屏蔽,选择性蚀刻磊晶层110,使介电结构652a突出磊晶层110。然后,以离子注入方式,依序形成本体区660与掺杂区670于磊晶层110中。然后,如图6C所示,形成第二间隔层结构656于介电结构652a的侧边,以定义源极掺杂区670a与源极接触窗665的范围。接下来,以第二间隔层结构656为屏蔽蚀刻掺杂区670,以形成源极接触窗665贯穿掺杂区670。然后,以离子注入方式,形成一重掺杂区680于源极接触窗665的底部。本实施例的后续步骤与本发明第一实施例大致相同,在此不予赘述。
如前述,本发明通过第一氧化层的制作,扩大栅极沟槽的宽度,并利用图案层的开口在栅极沟槽底部的栅极氧化层中形成第二开口,以制作厚氧化层于栅极沟槽的底面的中央处。此外,本发明利用此图案层在栅极多晶硅结构上方形成突出于磊晶层的介电结构,并于此介电结构两侧制作间隔层结构以定义源极掺杂区与源极接触窗的位置。因此,本发明的制作方法仅需使用一道光罩,即可同时定义出栅极沟槽、位于栅极沟槽底面中央处的厚氧化层、以及源极掺杂区的位置。因而可以节省成本,同时避免因为使用多道光罩所容易产生的对准误差。
其次,本发明的制造方法于栅极沟槽的底面中央处制作厚氧化层,因而可以降低栅极对漏极的电容,改善切换损失。此外,本发明的制造方法同时在此厚氧化层的两侧分别形成一第一重掺杂区,其导电型与本体区相异,因而有助于调整本体区的轮廓,以提升雪崩能量。
以上所述,仅为本发明的较佳实施例而已,当不能以此限定本发明的保护范围,即凡依本发明所作的简单的等效变化与修改,皆仍属本发明所涵盖的范围。另外本发明的任一实施例或权利要求范围不须达到本发明所揭示的全部目的或优点或特点。
Claims (12)
1.一种沟槽式功率金氧半场效晶体管的制造方法,其特征在于,至少包括下列步骤:
形成一图案层于一基材上,该图案层具有一第一开口以定义一栅极沟槽于该基材内;
通过该图案层蚀刻该基材,以形成该栅极沟槽;
以氧化方式形成一第一氧化层于该栅极沟槽内,该第一氧化层至少覆盖该栅极沟槽的侧壁;
移除该第一氧化层,以扩大该栅极沟槽的宽度;
形成一栅极氧化层于该栅极沟槽的内侧表面;
以非等向性蚀刻技术通过该图案层蚀刻该栅极沟槽的底部,以形成一第二开口裸露该基材;以及
形成一厚氧化层于该第二开口内;
其中,该厚氧化层的两侧以离子注入方式形成有二个第一重掺杂区,以防止环绕该栅极沟槽的一本体区扩散至该栅极沟槽的底部。
2.如权利要求1所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该图案层的步骤后,更包括形成一第一间隔层结构于该图案层的该第一开口内,该栅极沟槽以该图案层与该第一间隔层结构为蚀刻屏蔽,形成于该基材内。
3.如权利要求2所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,该第一间隔层结构于该第一开口内定义出一第三开口,该第三开口的宽度与该第二开口的宽度对应。
4.如权利要求1所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该第二开口的步骤后且形成该厚氧化层的步骤前,还在该第二开口下方形成一窄沟槽,该窄沟槽的开口宽度对应于该第二开口的宽度;而在形成厚氧化层的步骤中,该厚氧化层形成于该第二开口及该窄沟槽内。
5.如权利要求4所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该第二开口的步骤前,更包括有形成一重掺杂区于该栅极沟槽下方的该基材内的步骤,而在形成该第二开口及该窄沟槽的步骤中,该窄沟槽贯穿该重掺杂区,而将该重掺杂区区分形成为两个第一重掺杂区。
6.如权利要求1所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该第二开口的步骤前,更包括有形成一重掺杂区于该栅极沟槽下方的该基材内的步骤,而在形成该厚氧化层的步骤中,该厚氧化层是以湿式氧化的方式,形成于该第二开口内,且该厚氧化层贯穿该重掺杂区,据以将该重掺杂区区分形成为两个第一重掺杂区。
7.如权利要求1所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,该第一氧化层的厚度大于该栅极氧化层的厚度。
8.如权利要求2所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,该第一重掺杂区于形成该厚氧化层的步骤后,以斜向离子注入方式,形成于该栅极沟槽的底部下方。
9.如权利要求1所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该第二开口的步骤后,更包括以蚀刻方式,扩大该图案层的该第一开口的宽度,以裸露该栅极沟槽的整个开口,该图案层的构成材料与该栅极氧化层不同。
10.如权利要求2所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该第二开口的步骤后,更包括移除该第一间隔层结构,以裸露该栅极沟槽的整个开口。
11.如权利要求1所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该些第一重掺杂区的步骤后,更包括:
形成一栅极多晶硅结构于该栅极沟槽内;
形成一介电结构于该栅极多晶硅结构上方,该介电结构位于该第一开口内;以及
形成一第二间隔层结构于该介电结构的侧边,以定义二个源极掺杂区于该栅极沟槽的两侧。
12.如权利要求1所述的沟槽式功率金氧半场效晶体管的制造方法,其特征在于,在形成该些第一重掺杂区的步骤后,更包括:
形成一栅极多晶硅结构于该栅极沟槽内;
形成一介电结构于该栅极多晶硅结构上方;
以该介电结构为屏蔽,蚀刻该基材以使该介电结构凸出于该基材的一上表面;以及
形成二个第三间隔层结构于该介电结构的两侧,以定义二个源极掺杂区于该栅极沟槽的两侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110269126.5A CN103000521B (zh) | 2011-09-13 | 2011-09-13 | 沟槽式功率金氧半场效晶体管的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110269126.5A CN103000521B (zh) | 2011-09-13 | 2011-09-13 | 沟槽式功率金氧半场效晶体管的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103000521A CN103000521A (zh) | 2013-03-27 |
CN103000521B true CN103000521B (zh) | 2015-05-27 |
Family
ID=47928948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110269126.5A Expired - Fee Related CN103000521B (zh) | 2011-09-13 | 2011-09-13 | 沟槽式功率金氧半场效晶体管的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103000521B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104409504A (zh) * | 2014-11-26 | 2015-03-11 | 上海华力微电子有限公司 | 硅腔结构制作方法以及硅腔结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7282412B2 (en) * | 1999-05-25 | 2007-10-16 | Advanced Analogic Technologies, Inc. | Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same |
CN101800193A (zh) * | 2009-02-05 | 2010-08-11 | 尼克森微电子股份有限公司 | 沟渠式金氧半导体元件的制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7229872B2 (en) * | 2000-04-04 | 2007-06-12 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
US8093653B2 (en) * | 2008-10-01 | 2012-01-10 | Niko Semiconductor Co., Ltd. | Trench metal oxide-semiconductor transistor and fabrication method thereof |
-
2011
- 2011-09-13 CN CN201110269126.5A patent/CN103000521B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7282412B2 (en) * | 1999-05-25 | 2007-10-16 | Advanced Analogic Technologies, Inc. | Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same |
CN101800193A (zh) * | 2009-02-05 | 2010-08-11 | 尼克森微电子股份有限公司 | 沟渠式金氧半导体元件的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103000521A (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102723277B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
CN102403356B (zh) | 半导体装置 | |
US8564047B2 (en) | Semiconductor power devices integrated with a trenched clamp diode | |
US8723317B2 (en) | Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process | |
US8735249B2 (en) | Trenched power semiconductor device and fabrication method thereof | |
TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
CN101777556B (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
CN105742185B (zh) | 屏蔽栅功率器件及其制造方法 | |
US20110008939A1 (en) | Method of making a trench MOSFET having improved avalanche capability using three masks process | |
US7629646B2 (en) | Trench MOSFET with terraced gate and manufacturing method thereof | |
CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
CN105448732A (zh) | 改善uis性能的沟槽式功率半导体器件及其制备方法 | |
CN105489649B (zh) | 在沟槽式功率器件中改善终端区低击穿电压的方法 | |
CN113889523B (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
TWI644428B (zh) | Vdmos及其製造方法 | |
CN211265483U (zh) | 一种功率半导体器件 | |
TWI571959B (zh) | 改善uis性能的溝槽式功率半導體器件及其製備方法 | |
CN103000521B (zh) | 沟槽式功率金氧半场效晶体管的制作方法 | |
CN103066102B (zh) | 提升崩溃电压的沟槽式功率半导体元件及其制造方法 | |
CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
US8975691B2 (en) | Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof | |
CN104218080A (zh) | 射频ldmos器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150527 Termination date: 20170913 |
|
CF01 | Termination of patent right due to non-payment of annual fee |