CN104409504A - 硅腔结构制作方法以及硅腔结构 - Google Patents
硅腔结构制作方法以及硅腔结构 Download PDFInfo
- Publication number
- CN104409504A CN104409504A CN201410693331.8A CN201410693331A CN104409504A CN 104409504 A CN104409504 A CN 104409504A CN 201410693331 A CN201410693331 A CN 201410693331A CN 104409504 A CN104409504 A CN 104409504A
- Authority
- CN
- China
- Prior art keywords
- silicon
- cavity configuration
- manufacture method
- silicon cavity
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 86
- 239000010703 silicon Substances 0.000 title claims abstract description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 238000010301 surface-oxidation reaction Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 41
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract 2
- 238000000407 epitaxy Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种硅腔结构制作方法以及硅腔结构。所述硅腔结构制作方法包括：在衬底上形成多晶硅栅极以及栅极侧墙；在两个多晶硅栅极的栅极侧墙之间形成U型硅腔；对U型硅腔进行表面氧化，形成表面氧化层；去除表面氧化层，以形成扩张的U型硅腔；在扩张的U型硅腔中执行锗硅外延生长，以在扩张的U型硅腔中形成锗硅区域。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种硅腔结构制作方法以及相应的硅腔结构。
背景技术
在半导体技术中，提高半导体器件的性能是一个很重要的课题。随着关键尺寸以及栅极氧化层不断的缩小，导致载流子的迁移率大大降低，从而引起器件开态电流的降低并导致器件性能的退化。对于22纳米高性能工艺来说，简单的缩小关键尺寸的大小，已经无法满足器件性能的要求，尤其是PMOS器件，因为空穴迁移率比电子迁移率要低两倍。锗的电子迁移率是硅中的2倍，空穴迁移率是硅的4倍，所以锗硅工艺被提出，该工艺可以通过提高载流子的迁移率来提高器件性能，是22纳米及以下技术代高性能工艺中最为重要和核心的工艺技术。
Intel在90纳米技术节点便将锗硅源/漏(S/D)应变增强器应用于高性能逻辑器件的制造，这也成为锗硅技术的重要转折点。随后的45nm、32nm和22nm技术节点一再引入嵌入式锗硅，逐步把锗含量从15％增加到40％。随着PMOS尺寸进一步缩小，嵌入式外延生长锗硅源漏(S/D)技术被大量报道并应用于增强PMOS驱动电流。如图1为现有的U型硅腔窗口，在此基础上外延生长锗硅。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种扩张的硅腔结构及其该结构的制作方法；其中，在该硅腔结构的基础上进行硅腔的扩张后进行外延生长锗硅，可以大大提高器件的性能。
为了实现上述技术目的，根据本发明的第一方面，提供了一种硅腔结构制作方法，包括：
第一步骤：在衬底上形成多晶硅栅极以及栅极侧墙；
第二步骤：在两个多晶硅栅极的栅极侧墙之间形成U型硅腔；
第三步骤：对U型硅腔进行表面氧化，形成表面氧化层；
第四步骤：去除表面氧化层，以形成扩张的U型硅腔
优选地，所述的硅腔结构制作方法还包括：
第五步骤：在扩张的U型硅腔中执行锗硅外延生长，以在扩张的U型硅腔中形成锗硅区域。
优选地，在第四步骤中，通过湿法刻蚀表面氧化层以去除表面氧化层。
优选地，在第四步骤中，通过气体刻蚀表面氧化层以去除表面氧化层。
优选地，在第四步骤中，通过气体等离子体去除表面氧化层。
优选地，气体等离子体为NF3气体。
优选地，所述硅腔结构制作方法用于制造CMOS器件。
优选地，在第二步骤中，通过干法刻蚀在两个多晶硅栅极的栅极侧墙之间形成U型硅腔。
根据本发明的第二方面，提供了一种根据本发明的第一方面所述的硅腔结构制作方法制成的硅腔结构。
本发明提供的新的硅腔结构的制作方法及过程和原有工艺及结构相比，需要在原有U型硅腔的地方,采用表面氧化的方法进行处理，并在经过一定时间的氧化后去除表面氧化层得到新硅腔结构，形成了扩张的硅腔，即可得到新的扩张的硅腔结构。由此，形成了扩张的U型硅腔，减少硅腔到沟道的距离，同时增加硅腔的容积。
由此，本发明提供了一种改进型的硅腔结构及其结构的制作方法，根据该制作方法制造的硅腔结构与传统方法得到的U型硅腔相比，可以增加硅腔的容积，达到提高器件性能目的。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的硅腔结构制作方法的第一和第二步骤。
图2示意性地示出了根据本发明优选实施例的硅腔结构制作方法的第三步骤。
图3示意性地示出了根据本发明优选实施例的硅腔结构制作方法的第四步骤。
图4示意性地示出了根据本发明优选实施例的硅腔结构制作方法的第五步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图4根据本发明优选实施例的硅腔结构制作方法的各个步骤。
具体地说，如图1至图4所示，根据本发明优选实施例的硅腔结构制作方法包括：
第一步骤：在衬底100上形成多晶硅栅极200以及栅极侧墙300；
第二步骤：在两个多晶硅栅极200的栅极侧墙300之间形成U型硅腔400；优选地，可以通过干法刻蚀在两个多晶硅栅极200的栅极侧墙300之间形成U型硅腔400，如图1所示；
第三步骤：对U型硅腔400进行表面氧化，形成表面氧化层500；
第四步骤：去除表面氧化层500，以形成扩张的U型硅腔600；
例如，在第四步骤中，可以通过湿法刻蚀表面氧化层500以去除表面氧化层500；可替换地，在第四步骤中，可以通过气体刻蚀表面氧化层500以去除表面氧化层500；进一步例如，在第四步骤中，可以通过气体等离子体(例如气体等离子体为NF3气体)去除表面氧化层500。
第五步骤：在扩张的U型硅腔600中执行锗硅外延生长，以在扩张的U型硅腔600中形成锗硅区域700。
本发明提供的新的硅腔结构的制作方法及过程和原有工艺及结构相比，需要在原有U型硅腔的地方,采用表面氧化的方法进行处理，并在经过一定时间的氧化后去除表面氧化层得到新硅腔结构，形成了扩张的硅腔，即可得到新的扩张的硅腔结构。由此，形成了扩张的U型硅腔，减少硅腔到沟道的距离，同时增加硅腔的容积。
由此，本发明提供的新的硅腔结构，可以减少应力锗硅与沟道的距离，同时扩大硅腔锗硅的体积，提高锗硅间的应力，从而提高器件性能，可以应用于半导体器件性能提高的研究中。该发明可以有利地应用于在40nm技术节点及以下高性能器件的设计。
根据本发明优选实施例的硅腔结构制作方法可有利地用于制造半导体器件。例如，根据本发明优选实施例的硅腔结构制作方法可有利地用于制造MOS器件以及CMOS器件。
本发明的另一优选实施例还涉及通过上述方法得到的如图4所示的新的扩张的硅腔结构。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种硅腔结构制作方法，其特征在于包括：
第一步骤：在衬底上形成多晶硅栅极以及栅极侧墙；
第二步骤：在两个多晶硅栅极的栅极侧墙之间形成U型硅腔；
第三步骤：对U型硅腔进行表面氧化，形成表面氧化层；
第四步骤：去除表面氧化层，以形成扩张的U型硅腔。
2.根据权利要求1所述的硅腔结构制作方法，其特征在于还包括：
第五步骤：在扩张的U型硅腔中执行锗硅外延生长，以在扩张的U型硅腔中形成锗硅区域。
3.根据权利要求1或2所述的硅腔结构制作方法，其特征在于，在第四步骤中，通过湿法刻蚀表面氧化层以去除表面氧化层。
4.根据权利要求1或2所述的硅腔结构制作方法，其特征在于，在第四步骤中，通过气体刻蚀表面氧化层以去除表面氧化层。
5.根据权利要求1或2所述的硅腔结构制作方法，其特征在于，在第四步骤中，通过气体等离子体去除表面氧化层。
6.根据权利要求5所述的硅腔结构制作方法，其特征在于，气体等离子体为NF3气体。
7.根据权利要求6所述的硅腔结构制作方法，其特征在于，所述硅腔结构制作方法用于制造CMOS器件。
8.根据权利要求1所述的硅腔结构制作方法，其特征在于，在第二步骤中，通过干法刻蚀在两个多晶硅栅极的栅极侧墙之间形成U型硅腔。
9.一种根据权利要求1至8所述的硅腔结构制作方法制成的硅腔结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410693331.8A CN104409504A (zh) | 2014-11-26 | 2014-11-26 | 硅腔结构制作方法以及硅腔结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410693331.8A CN104409504A (zh) | 2014-11-26 | 2014-11-26 | 硅腔结构制作方法以及硅腔结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104409504A true CN104409504A (zh) | 2015-03-11 |
Family
ID=52647119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410693331.8A Pending CN104409504A (zh) | 2014-11-26 | 2014-11-26 | 硅腔结构制作方法以及硅腔结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409504A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080220579A1 (en) * | 2007-03-07 | 2008-09-11 | Advanced Micro Devices, Inc. | Stress enhanced mos transistor and methods for its fabrication |
| US20110049567A1 (en) * | 2009-08-27 | 2011-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Bottle-neck recess in a semiconductor device |
| CN102810481A (zh) * | 2011-06-02 | 2012-12-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102842493A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103000521A (zh) * | 2011-09-13 | 2013-03-27 | 帅群微电子股份有限公司 | 沟槽式功率金氧半场效晶体管的制作方法 |
-
2014
- 2014-11-26 CN CN201410693331.8A patent/CN104409504A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080220579A1 (en) * | 2007-03-07 | 2008-09-11 | Advanced Micro Devices, Inc. | Stress enhanced mos transistor and methods for its fabrication |
| US20110049567A1 (en) * | 2009-08-27 | 2011-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Bottle-neck recess in a semiconductor device |
| CN102810481A (zh) * | 2011-06-02 | 2012-12-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102842493A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103000521A (zh) * | 2011-09-13 | 2013-03-27 | 帅群微电子股份有限公司 | 沟槽式功率金氧半场效晶体管的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468505B2 (en) | Cylindrical germanium nanowire device | |
| US9614038B2 (en) | Nanowire device and method of manufacturing the same | |
| CN108352400B (zh) | 包封的纳米结构及其制造方法 | |
| TWI613830B (zh) | 穿隧式場效電晶體及製造此種電晶體之方法 | |
| CN105762068A (zh) | 半导体元件及其制作方法 | |
| US9147753B2 (en) | FinFET having uniform doping profile and method of forming the same | |
| US8836041B2 (en) | Dual EPI CMOS integration for planar substrates | |
| CN105552030A (zh) | 纳米线结构的制造 | |
| CN108231589B (zh) | 纳米线半导体器件中内间隔的形成 | |
| CN105762080A (zh) | 具有替代通道材料的电性绝缘鳍片结构及其制法 | |
| CN105304481A (zh) | 半导体元件及其制作方法 | |
| CN105448989A (zh) | 半导体装置及其制造方法 | |
| US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
| CN105870020A (zh) | 一种半导体器件及其形成方法 | |
| CN104409504A (zh) | 硅腔结构制作方法以及硅腔结构 | |
| CN107424994B (zh) | 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法 | |
| CN104392960B (zh) | 改善SiGe CMOS工艺中PMOS器件的电学性能的方法 | |
| CN108172546B (zh) | 一种cmos纳米线及其制造方法 | |
| CN106558489A (zh) | 一种纳米线结构、围栅纳米线器件及其制造方法 | |
| CN103247530B (zh) | 一种半导体器件的制作方法 | |
| CN104362124B (zh) | 改善浅沟槽隔离边缘SiC应力性能的方法 | |
| CN104409355A (zh) | 一种半导体器件的制作方法 | |
| CN106558603A (zh) | 一种纳米线结构、围栅纳米线器件及其制造方法 | |
| CN105336776A (zh) | Pmos晶体管及其形成方法 | |
| CN104124162A (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150311 |