CN108352400B - 包封的纳米结构及其制造方法 - Google Patents

包封的纳米结构及其制造方法 Download PDF

Info

Publication number
CN108352400B
CN108352400B CN201680063745.XA CN201680063745A CN108352400B CN 108352400 B CN108352400 B CN 108352400B CN 201680063745 A CN201680063745 A CN 201680063745A CN 108352400 B CN108352400 B CN 108352400B
Authority
CN
China
Prior art keywords
silicon
sige
fin
nanowire
fin structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680063745.XA
Other languages
English (en)
Other versions
CN108352400A (zh
Inventor
凯文·S·琼斯
克里斯多夫·哈特姆
威廉·M·布鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Florida Research Foundation Inc
Varian Semiconductor Equipment Associates Inc
Original Assignee
University of Florida Research Foundation Inc
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Florida Research Foundation Inc, Varian Semiconductor Equipment Associates Inc filed Critical University of Florida Research Foundation Inc
Publication of CN108352400A publication Critical patent/CN108352400A/zh
Application granted granted Critical
Publication of CN108352400B publication Critical patent/CN108352400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

提供了包括硅纳米线和包封的硅纳米岛的各种纳米结构以及制作所述纳米结构的方法。该方法可以包括提供在衬底上方延伸的鳍结构，其中，所述鳍结构具有限定了该鳍结构的侧壁的至少一个硅层和至少两个硅锗合金(SiGe)层；以及在氧气中对所述鳍结构进行退火以形成硅纳米线组件。所述硅纳米线组件可以包括硅纳米线、包围硅纳米线的SiGe基质；以及设置在SiGe基质上的氧化硅层。退火可以是例如在800℃与1000℃之间温度进行五分钟至六十分钟。所述硅纳米线可以具有沿鳍轴延伸的长轴，和沿垂直于鳍轴的方向延伸小于50nm的垂直的第一尺寸和第二尺寸。

Description

包封的纳米结构及其制造方法
相关申请的交叉引用
此申请要求于2015年10月30日提交的具有序列号62/248,561的题为“ENCAPSULATED NANOSTRUCTURE AND METHOD FOR FABRICATING”的共同待审的美国临时申请的优先权和权益，通过整体引用将其内容并入本文。
技术领域
本实施例涉及器件结构，并且更具体地涉及半导体器件结构(诸如纳米线结构)和相关的制造方法。
背景技术
当前，三维晶体管(3D)器件被用于提供平面型晶体管之上的增强性能。诸如finFET器件和水平环绕式栅极(horizontal-Gate-All-Around，HGAA)FET之类的器件从自衬底平面(诸如硅晶片的平面)垂直延伸的鳍形半导体区域形成。可以在诸如HGAA FET或类似器件结构内形成由硅或其他半导体材料制成的窄结构，其中，所述窄结构在限定该器件结构中的电流方向的第一方向上伸长。该窄结构可以具有在(一个或多个)窄方向上的横截面，其尺寸在50nm或更小的量级上，在一些实施例中小于10nm。此类结构可以被集成在待形成的器件的栅极内，以便限定沟道。在硅的情况下，此类窄结构可以被称为硅纳米线。此类纳米线可以是水平的或平行于表面，或者直立的或正交于晶片的表面。
在HGAA器件(术语“HGAA器件”与“HGAA FET器件”可被互换地使用)的一些方法中，硅纳米线通过在鳍结构内制造包括硅和硅锗合金(SiGe)的交替层的多层结构而形成。在鳍形成之后的HGAA器件的整体几何结构可以类似于仅由硅形成的常规finFET。在鳍结构内邻近于给定硅层的SiGe层可以在所述鳍结构的暴露区域中被选择性地去除，以允许之前鳍结构内的硅层被暴露在所有侧面上，从而在待形成的器件的沟道区域中形成纳米线的自支撑(free standing)部分。这促进在暴露的自支撑纳米线的所有侧面上的栅极材料的形成。
尽管HGAA FET结构提供在所有侧面上电选通(electrically gate)硅纳米线的能力，但是根据已知方法的HGAA器件的形成是复杂的。器件制造可能受到掩模和刻蚀工过程的限制，其中鳍宽度不能够被很好地控制在10nm以下。此外，使用已知的方法，在锗浓度增大时由于晶格失配和缺陷生成，由硅和SiGe制成的超晶格可能具有30％的SiGe层中的Ge浓度上限。此外，使用Si/SiGe超晶格的HGAA形成的已知方法具有有限的能力来使所得到的硅纳米线同轴应变。
仍然存在对克服前述不足的纳米结构和制造纳米结构的方法的需求。
发明内容
在各种实施例中，提供了克服前述不足中的一个或多个的纳米结构和制造纳米结构的方法。该方法可以包括形成纳米线的方法和形成包封的纳米结构的方法。在各种实施例中，提供了能够由本文所描述的一个或多个方法制备的纳米结构。该纳米结构可以包括纳米线和/或包封的纳米结构。
在各种实施例中，提供了形成纳米线的方法。所述方法可以包括提供在衬底的衬底平面上方延伸的鳍结构，其中，该鳍结构具有至少三个层。该三个层可以包括例如至少一个硅层和至少两个硅锗合金(SiGe)层。所述层可以限定鳍结构的侧壁。该方法可以包括在氧化环境(诸如氧气)中对鳍结构进行退火。在各种方面，可以形成硅纳米线组件，其中，该硅纳米线组件包括形成自所述至少一个硅层的硅纳米线，包围所述硅纳米线的SiGe基质；以及设置在SiGe基质上的氧化硅层。在一些方面，鳍结构具有至少三个SiGe层和至少两个硅层，并且所形成的硅纳米线组件具有至少两个硅纳米线。
在一些实施例中，鳍结构具有平行于衬底的平面延伸的鳍轴，其中，鳍结构具有60nm或更小的鳍宽度，并且硅纳米线具有沿垂直于鳍轴的第一方向延伸小于50nm的第一尺寸，和沿垂直于第一方向和鳍轴的第二方向延伸小于50nm的第二尺寸。
形成纳米线的方法的各种方面可以包括在800℃与1000℃之间的温度下在氧气环境中对鳍结构进行退火。鳍结构的退火可以例如进行五分钟到六十分钟。在各种方面，该退火可以导致SiGe基质中的锗浓度增大。例如，在一些实施例中，三个层可以包括至少两个硅锗合金(SiGe)层，其中，至少两个SiGe层具有30％或更小的第一锗浓度，并且在退火时所述硅纳米线组件可以包括具有大于30％的第二锗浓度的SiGe基质。在一些方面，第二锗浓度大于50％。
硅纳米线组件可以包括设置在SiGe基质上的氧化硅层。在一些实施例中，该方法包括去除氧化硅层和选择性地去除SiGe基质，其中，形成具有暴露的外表面的至少一个自支撑的硅纳米线。所述至少一个自支撑的硅纳米线可以连接至被形成在衬底上的源极/漏极区域。在一些实施例中，该方法还可以包括在所述暴露的外表面周围形成栅极，其中，该栅极包封所述至少一个自支撑的硅纳米线。在一些实施例中，所述至少一个自支撑的硅纳米线可以是无缺陷的。
在各种实施例中，提供了纳米结构。该纳米结构可以包括衬底；设置在衬底上的鳍结构，该鳍结构具有鳍轴。该鳍结构可以包括具有沿鳍轴延伸的长轴的至少一个硅纳米线，该纳米线包括单晶硅；以及包围所述纳米线的基质材料，该基质材料包括单晶的硅锗合金(SiGe)。在各种方面，所述至少一个硅纳米线具有沿垂直于鳍轴的第一方向延伸小于50nm的第一尺寸，和沿垂直于第一方向和鳍轴的第二方向延伸小于50nm的第二尺寸。该鳍结构可以具有包括SiGe材料的外表面。在各种方面，所述至少一个硅纳米线并不在所述鳍结构的外表面上延伸。在一些方面，所述至少一个硅纳米线可以是无缺陷的。
在一些方面，所述至少一个硅纳米线和SiGe材料具有一体的(unitary)单晶结构。SiGe材料可以包括大于50％的锗浓度。在一些方面，至少一个硅纳米线是应变的硅纳米线。该纳米结构可以包括多个硅纳米线，其中，基质材料可以包围所述多个硅纳米线。
在一些实施例中，鳍结构平行于衬底的平面延伸，其中，至少一个硅纳米线具有沿垂直于鳍轴的第一方向延伸小于20nm的第一尺寸，和沿垂直于第一方向和鳍轴的第二方向延伸小于20nm的第二尺寸。
还提供了形成包封的纳米结构的方法和包封的纳米结构。该方法可以包括形成在衬底的衬底平面上方延伸的多层结构，其中，所述多层结构具有至少三个层，其中，所述多层结构具有至少一个硅层和至少两个硅锗合金(SiGe)层，其中，所述至少一个硅层和所述至少两个SiGe层限定多层结构的多个侧面。该方法可以进一步包括在氧气环境中对所述多层结构进行退火，其中，形成硅纳米岛组件。
提供了硅纳米岛组件。该硅纳米岛组件可以具有具有顶面和多个侧面的外表面，从所述至少一个硅层形成的并设置在所述硅纳米岛组件的内部中的硅纳米岛；包围所述硅纳米岛的SiGe基质；以及设置在SiGe基质上的氧化硅层，其中，所述外表面包括氧化硅。
退火步骤可以导致SiGe基质中增大的锗浓度。例如，在一些实施例中，所述至少两个SiGe层具有第一锗浓度，并且该SiGe基质具有大于第一锗浓度的第二锗浓度。
所述纳米结构和制作纳米结构的方法的其他系统、方法、特征和优点对于本领域技术人员在查看下面的附图和详细描述时将是或者变得显而易见。意图是，所有此类额外的系统、方法、特征和优点被包括在此描述内、在本公开的范围内并且受所附权利要求的保护。
附图说明
当结合附图审阅下面所描述的本公开的各种实施例的详细描述时，本公开的进一步方面将是易于理解的。
图1A-图1D示出了根据本公开实施例的制造的不同阶段期间器件结构的端视图。
图1E描绘了包括图1A中大体描绘的器件结构的器件的端透视图。
图2A是在加工的第一阶段期间器件结构的端视图的电子显微照片。
图2B是根据本公开实施例的图1A的阶段随后的后续加工阶段的图2A的器件结构的端视图的电子显微照片。
图2C描绘了图2B的器件结构的部分的特写电子显微照片视图。
图3呈现了根据本公开实施例的示例性过程流程。
图4呈现了根据本公开实施例的另一示例性过程流程。
具体实施方式
在更详细地描述本公开之前，要理解的是，此公开不局限于所描述的特定实施例，并且正因如此当然可以改变。还要理解的是，本文所使用的用辞是仅出于描述特定实施例的目的，并且不意图是限制性的。本领域技术人员将意识到本文所描述的实施例的许多变型和调整。这些变型和调整意图被包括在此公开的教导中并且被本文的权利要求所包含。
要理解的是，在附图中示出的各种层和/或区域未按比例绘制，并且给定附图中可能未明确示出FinFET器件中的通用类型的一个或或多个层和/区域。这并不意味着将未明确示出的层和/或区域从实际的FinFET器件中省略。而且，在整个附图中所使用的相同或相似附图标记被用于指代相同或相似特征、元件或结构，并且因此，将不再针对附图中的每一个重复相同或相似特征、元件或结构的详细解释。
在此说明书中提及的所有出版物和专利通过引用而被并入本文，犹如每个单独的出版物或专利被具体地且单独地指示为通过引用而被并入那样，并且通过引用而被并入本文，以公开和描述与提及所述出版物的内容相关的方法和/或材料。任何出版物的提及是因为其公开先于本提交日期，并且不应该被解释为承认本公开无权先于由于在先公开的此类出版物。另外，所提供的出版日期可能与实际出版日期不同，该实际出版日期可能需要被独立确认。
尽管类似于或等价于本文所描述那些的任何方法和材料也可以被用于本公开的实践或测试中，但现在描述优选的方法和材料。为了简洁和/或清楚起见，可以不详细地描述本领域中众所周知的功能或构造。除非另有指明，否则本公开的实施例将采用在本领域技术范围内的纳米技术、有机化学、材料科学和工程等的技术。此类技术在文献中得以充分解释。
应该注意的是，比率、浓度、量以及其他数值数据可以本文中以范围格式来表达。应该理解的是，此类范围格式是出于方便和简洁而被使用的，并且因此应该以灵活的方式被理解为不仅包括作为范围的界限而明确列举的数值，而且还包括被包含在该范围内的所有的单独数值或子范围，就好像每个数值和子范围被明确列举一样。举例说明，“约0.1％至约5％”的数值范围应该被理解为不仅包括明确列举的约0.1％至约5％的值，而且还包括单独值(例如，1％、2％、3％和4％)以及指明范围内的子范围(例如，0.5％、1.1％、2.2％、3.3％和4.4％)。在所述范围包括界限中的一个或两个的情况下，排除那些所包括的界限中的任一个或两个的范围也被包括在本公开中，例如短语“x到y”包括从‘x’到‘y’的范围以及大于‘x’且小于‘y’的范围。该范围也可以被表达为上限(例如‘约x、y、z或更小’)，并且应该被理解为包括‘约x’、‘约y’和‘约z’的具体范围以及‘小于x’、‘小于y’和‘小于z’的范围。同样地，短语‘约x、y、z或更大’)应该被理解为包括‘约x’、‘约y’和‘约z’的具体范围以及‘大于x’、‘大于y’和‘大于z’的范围。在一些实施例中，术语“约”可以包括根据数值的有效数字的传统四舍五入。此外，其中‘x’和‘y’是数值的短语“约‘x’到‘y’”包括“约‘x’到约‘y’”。
除非另有定义，否则本文中所使用的所有技术术语和科学术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如通常使用的字典中所定义的那些的术语应该被理解为具有与说明书和相关领域中的其含义一致的含义，并且不应该以理想的或过于正式的含义来理解，除非在本文中被明确定义。
如本文中所使用的冠词“一”和“一个”在被施加至本说明书和权利要求中描述的本发明实施例中的任何特征时意味着一个或多个。除非此类限制被明确声明，否则“一”和“一个”的使用并不将含义限制为单个特征。在单数或复数名词或名词短语之前的冠词“该”指代特定的具体特征或多个特定的具体特征，并且取决于其被使用的上下文可以具有单数或复数内涵。
本文所描述的实施例提供了包括三维器件的加工方法和器件结构。根据本实施例制造的三维器件的示例包括HGAA器件、鳍型3D晶体管器件和其他器件。实施例不限于此上下文中的情况。形成3D器件的鳍结构或类似结构的半导体材料的示例包括硅和硅锗合金。FinFET器件或HGAA器件的特性涉及在半导体沟道的各种不同侧面上形成给定的栅极结构，其中，所述半导体沟道可以被形成在鳍结构内。因此，该栅极结构可以从各种侧面来进行选通(gate)沟道，这与其中电选通仅从晶体管沟道的顶侧发生的平面型MOSFET相反。在HGAA器件的情况下，栅极可以在所有侧面上包围晶体管沟道，从而提供了与平面型FET器件相比更出众的控制。各种实施例促进了用于形成HGAA器件、改进的HGAA器件以及器件结构的改进技术。
图1A-图1D示出了根据本公开实施例的制造的不同阶段期间的器件结构的端视图。图1E描绘了包括图1A中大体描绘的器件结构的器件的端透视图。现在转到图1A，器件结构100可以表示在衬底上待形成的HGAA器件的部分。HGAA器件可以包括形成在衬底上的至少一个晶体管。在图1A和图1E的图示中，分别示出了布置在衬底102上的一个鳍和三个鳍。特别地，在图1A中，单个鳍由鳍结构104表示，其中，如示出的，鳍结构104在衬底的平面P上方延伸。鳍结构104可以具有平行于平面P(X-Y平面)且沿所示的笛卡尔坐标系中的X轴延伸的鳍轴。如下面详细描述的，鳍结构104可以充当待形成的HGAA器件的前体。
如图1A中进一步所示，鳍结构104包括多个不同的层。根据各种实施例，鳍结构104可以包括至少一个硅层和至少两个硅锗合金(SiGe)层，其中所述至少一个硅层和所述至少两个SiGe层限定了包括鳍结构的侧壁的鳍的整体形状。在图1A的特定图示中，示出了被表示为层106的一系列四个SiGe层和由层108表示的一系列四个硅层。以超晶格布置层108以与层106交替。在各种实施例中，层106具有30％或更小的锗浓度。在图1A中示出的加工阶段，器件结构100可以类似于用于形成HGAA器件的常规器件结构。
在图1B处示出了加工图1A的器件结构100的后续阶段。根据本公开的实施例，图1A的器件结构100可以在氧气环境中经受高温退火。在一些实施例中，可以在大气压下在氧气环境(例如纯O2)中对鳍结构104退火。实施例不限于此上下文中的情况。在一些实施例中，对鳍结构退火可以在800℃与1000℃之间的温度下进行五分钟到六十分钟的持续时间。实施例不限于此上下文中的情况。在一些方面，温度可以是来自约5-15分钟、15-30分钟、30-45分钟或45-60分钟的时间段的约800℃至850℃、850℃至900℃、900℃至950℃或950℃至1000℃。
根据本实施例，如图1A中所示的鳍型超晶格结构的氧气环境中的退火产生具有包封的纳米线的鳍结构，如图1B中所示。如图1B中特别示出的，其中示出了示例性包封的纳米线结构，与图1A的结构相比，鳍结构104在内部具有非常不同的结构。特别地，鳍结构104包括设置在鳍结构104的外部上的氧化物层114。在各种实施例中，在执行氧气退火之后，鳍结构104可以包括具有沿鳍轴(X轴)延伸的长轴的至少一个纳米线。该纳米线可以包括单晶硅。在图1B的示例中，其中以离散层来布置硅和SiGe的图1A的前一结构被改变为其中形成一系列硅纳米线112的结构。鳍结构104现在包括包围硅纳米线112的基质材料110。在此实施例中，基质材料110包含单晶SiGe。
在各种实施例中，基质材料110的硅纳米线112和SiGe材料可以包括一体的单晶结构，如下面进一步讨论的。此外，基质材料110可以具有含有实质上高于层106中的锗浓度的组分。例如，基质材料110的SiGe材料可以具有大于30％的锗浓度，并且在一些情况下大于50％，所有浓度均被表达为摩尔百分数。例如，在一些实施例中，SiGe基质材料具有约30％至75％、35％至70％、40％至70％、45％至70％或50％至70％的退火后的锗浓度。
作为解释并且关于特定理论并不限制，可以以下方式得到图1B中所示的结构。假设暴露于含氧气环境的适当温度和持续时间，诸如图1A的鳍结构104的超晶格鳍结构可以被氧化。氧化可以从鳍结构104的外表面(诸如侧壁124以及顶部)进行。具体地，层108和层106内的硅可以氧化以形成SiO2。SiO2可以因此形成在鳍结构104的外表面上。SiGe层(层106)内的锗材料可以不与氧气反应，这是因为Si-Ge-O组合的低自由能状态涉及两个相(SiO2和Ge)的形成。相应地，氧化物层114可以形成为没有实质锗成分的SiO2层。较高Ge浓度的区域可以在由氧化物层114表示的SiO2区域的前或内表面之前形成。在其中氧化速率大于Ge扩散进入到SiGe层(层106)的核心区域的速率的条件下，在SiO2前沿处的Ge可以扩散穿过界面进入到硅层中。因为此过程可以仅发生在SiO2区域(氧化物层114)的前边缘(内表面)处，所以对Ge物质进行扩散可以在朝向侧壁124的区域中在硅层(层108)内形成SiGe区域。这导致在以前纯硅层内的SiGe区域的形成。如图1B中所示，随后包封的纳米结构可以导致SiGe基质在上表面、下表面以及侧面上包围硅纳米线112。
在一些方面，可以在氧气环境中的退火的过程窗口内生成由图1B中的器件结构100展示出的纳米结构。如果退火是过度的，诸如一定持续时间的高于1000℃的退火温度的使用，可能不形成硅纳米线结构。类似地，在低于800℃的退火温度下可能不形成硅纳米线结构。当然，用于形成包封的硅纳米线结构的上温度界限和下温度界限可以取决于退火的持续时间、退火环境以及鳍的宽度(沿Y轴)、层106和层108的厚度等因素。
相应地，各种实施例提供如图1B或图1C的鳍结构104中示出的包封的纳米结构。在一些实施例中，该纳米结构包括至少一个纳米线，所述纳米线具有其中沿Z轴的第一尺寸和沿Y轴的第二尺寸小于50nm，例如约45nm、40nm、35nm、30nm或更小的横截面。包封的纳米线可以被包封在所示的鳍结构中，其中，外表面由SiGe材料组成，并且(一个或多个)硅纳米线并不在该鳍结构的外表面上延伸。
在特定实施例中，硅纳米线的横截面尺寸可以小于10纳米，并且在一些实施例中可以小于五纳米。可以通过硅层的初始厚度以及鳍结构的宽度等特征的选择来控制硅纳米线的最终横截面形状。此外，可以通过例如对退火程序的持续时间进行调整来调整和精确地控制硅纳米线的最终尺寸。
具有如图1B中示出的包封的纳米线的纳米结构的形成可以促进优良的HGAA器件的形成。例如，如图1C中所示，随后可以通过已知的刻蚀过程去除氧化物层114，以去除氧化硅层，从而产生具有由被基质材料110包围的硅纳米线112组成的包封的纳米结构的鳍结构116。因为在一些实施例中，基质材料110是由SiGe组成的，所以随后可以通过在相对于硅而选择性地刻蚀SiGe的刻蚀剂中刻蚀基质材料110来去除SiGe基质(即，基质材料110)。
例如，转至参考图1E，示出了在根据图1B和图1C的操作形成硅纳米线之前的器件结构100的透视图。器件结构100包括沟槽隔离区域120以及侧壁区域122。一旦器件结构100经退火形成如图1B中示出的鳍结构104中的纳米结构，则可以去除氧化物层114，接着选择性地刻蚀鳍结构104中的SiGe材料。在侧壁区域122之间的鳍结构104的部分可以被暴露于选择性刻蚀剂，以去除基质材料110。得到的结构被示出在图1D中。如图1D中所示，硅纳米线112现在形成待形成的器件沟道区域中的自支撑的硅纳米线的阵列。在侧壁区域122的外部的鳍结构104的区域中，鳍结构104可以被接合至器件结构100的源极/漏极区域(未示出)中的其他特征。相应地，自支撑的硅纳米线(硅纳米线112)可以在HGAA器件的源极/漏极区域之间延伸，类似于栅极形成之前的已知HGAA器件的结构。随后，可以根据已知的过程在侧壁区域122之间区域中的硅纳米线112周围形成栅极。
在一些示例中，被用于形成纳米线的鳍结构的鳍宽度可以是60nm或更小。因为根据用于形成图1B的纳米结构的过程可以精确地控制硅纳米线的横截面大小和形状，所以HGAA器件的得到的纳米线与常规HGAA器件相比可以被更加精确地且可再现地形成。这对于形成例如具有小于30nm或小于10nm的横截面尺寸的纳米线来说是特别有帮助的。图2A是在加工的第一阶段期间鳍结构104的实施例的端视图的电子显微照片。图2B是根据本公开实施例的在继图1A的阶段之后的加工的后续阶段的图2A的鳍结构的端视图的电子显微照片。此外，图2C描绘了图2B的器件结构的一部分的特写电子显微照片视图。在此示例中，鳍结构104具有大概50nm的沿Y轴的初始宽度和大概120nm的沿Z方向的初始高度。鳍结构104包括以交替方式布置的示为层106和层108的八个层。如上面所讨论的，此示例中的层106构成SiGe层，而层108构成Si。层106和层108具有大约15nm的沿Z轴的初始厚度。在高温下在氧气环境中退火之后的得到的结构被示出在图2B中。如所示，鳍结构104现在包括氧化物层114，其包围由SiGe组成的基质材料110。基质材料110转而包封硅纳米线112的阵列。鳍结构104的半导体部分的宽度为大概20nm至35nm。代替构成的跨鳍结构104的宽度延伸的连续层，如图2A所示，而是层108被转变成包封的线(硅纳米线112)。
转到图2C，示出了图2B的鳍结构104的一部分，包括硅纳米线112和基质材料110。在此部分中，鳍结构104的半导体部分的宽度为大概25nm至30nm。所示出的两个硅纳米线的宽度分别为大概15nm和22nm。每个纳米线112通过基质材料110的3nm宽至4nm宽区域而在边缘区域上接邻侧壁124。相应地，基质材料110包封硅纳米线112。此外，图2C的电子显微照片示出了硅纳米线112的原子平面与由SiGe组成的基质材料110配准。因此，硅纳米线112和基质材料110的SiGe材料形成一体的单晶结构。而且，图2C的结构看起来无缺陷，意味着晶体缺陷在图2C的结构内是不可见的。
例如，作为图1B和图2B中所示加工的结果，可以相对于层106的锗浓度提高基质材料110的锗组分。由于可以将Ge从氧化物层114中排除，所以基质材料110内的平均Ge浓度可以与鳍结构104的氧化量成比例地增加。例如，在一些示例中，图1A的鳍结构104的SiGe层中的初始Ge浓度可以是30％或更小。这允许形成层106和层108的超晶格结构，而不生成由硅层与SiGe层之间的过大的晶格失配引起的晶体缺陷。针对在SiGe层上形成外延Si层的SiGe层中Ge浓度的这种上限为大概30％。在此Ge浓度以上，前述的晶体缺陷可能被生成以适应由Si层与SiGe层之间的晶格失配所引发的应变力。在形成图1B的包封的纳米结构之后，即使在层106的初始态中Ge的浓度是30％或以下的情况下，基质材料110中的Ge的浓度也可以升高至大于50％。在一些实施例中，基质材料110中的Ge浓度可以接近70％或更多，而不引起硅纳米线112内的缺陷。估计到的是，图2B和图2C中所示的结构中的Ge浓度为大概70％。
例如，本实施例的技术的进一步有用结果是如图2C中示出的硅纳米线的圆形形状。
因此，本实施例提供生成包括以下包封的纳米结构的器件结构的能力，该包封的纳米结构具有其中SiGe基质包围Si纳米线的一体的单晶结构。这种器件结构可以在此类包封的硅纳米线中创建有用的性质。例如，此类纳米线可以构成应变的硅纳米线，其中，所述硅纳米线以弹性应变的状态存在。由于SiGe基质与硅纳米线之间的大的晶格失配(其中，Ge浓度在SiGe基质中可以超过50％)，所以赋予此类包封的纳米结构的弹性应变的程度可以大于已知器件中的程度。例如，较大的弹性应变可以被适合于赋予硅纳米线中的较高的载流子迁移率。
根据其他实施例，包封的纳米结构可以被形成为具有与前述实施例的鳍形状不同的整体形状。例如，在一个实施例中，由交替的硅层和SiGe层的超晶格组成的立方形状的结构可以经受上文中所公开的退火程序。在退火之后，得到的结构可以包括包围SiGe基质的外部氧化物层，其中，SiGe基质转而包封至少一个硅区域。这可以导致硅纳米岛组件的形成，其中所述硅区域构成硅纳米岛。
在其中八个层(四个Si层和四个SiGe层)以立方形状的超晶格来布置的示例中，在退火之后所得到的结构可以包括在内部区域中包封四个球形或等轴的硅岛的SiGe基质，其中，所述硅岛是弹性应变的。
在另一实施例中，可以通过制备由两个不同的层类型组成的超晶格来形成包封的纳米结构，其中，第一层类型的组分相对于第二层类型的组分优选氧化物。以这种方式，在经受氧化退火之后，第二层类型的材料可以以类似于本文所公开的Si/SiGe系统的方式形成包围来自第一层类型的材料的包封区域。
图3描绘了根据本公开的其他实施例的示例性过程流程300。在框302处，执行提供在衬底的衬底平面上方延伸的鳍结构的操作，其中，所述鳍结构包括至少三个层。鳍结构可以包括至少一个硅层和至少两个SiGe层，其中，所述至少一个硅层和所述至少两个SiGe层限定所述鳍结构的侧壁。在一些实施例中，所述鳍结构可以包括至少三个SiGe层和至少两个硅层。
在框304处，执行在氧气环境中对所述鳍结构进行退火的操作，其中形成了硅纳米线组件。所述硅纳米线组件可以包括形成自所述至少一个硅层的硅纳米线，和包围该硅纳米线的SiGe基质，以及设置在所述SiGe基质上的氧化硅层。
在框306处，执行去除氧化物层的操作。在框308处，执行选择性去除SiGe基质的操作，其中，形成了具有暴露的外表面的至少一个自支撑的硅纳米线。
图4描绘了根据本公开的其他实施例的另一过程流程400。过程流程400包括被示出为框402至框460的多个操作，其中，每个操作的功能被示出在图4中。过程流程400可以包括与已知加工一致的以形成HGAA结构的操作。总体可以以所列出的顺序来执行所示操作。在框402处，可以执行隔离离子注入，在框404处可以在隔离注入之后执行退火。在框406处，可以生长Si.7Ge.3的外延层。在框408处，可以在Si.7Ge.3层上生长硅的外延层。在框410处，框406和框408可以被重复例如两次。在框412处，可以执行沟槽隔离光刻，接着是框414处的沟槽刻蚀、填充、化学机械抛光(CMP)以及退火。在框416处，可以执行用于阈值电压调整和阱形成的注入。在框418处，可以执行退火，接着是框420处的浅沟槽隔离凹陷操作。在框422处，执行多晶硅沉积操作和CMP。在框424处，可以执行光刻步骤，接着是426处的刻蚀步骤，以限定多晶硅结构。在框428处，执行源极/漏极延伸隔离件(spacer)沉积和刻蚀操作以限定隔离件。在框430处，可以执行源极/漏极延伸/晕圈(Halo)注入操作。在框432处，可以执行EPI隔离件沉积和刻蚀工艺。在框434处，可以执行凹陷刻蚀。在框435处，可以执行根据前述实施例的高温氧化过程。在框436处，可以执行凸起的(raised)/源极漏极(RSD)外延沉积。在框438处，可以执行层间电介质沉积和CMP过程。在框440处，可以执行替代金属栅极的多晶硅刻蚀过程。在框442处，可以执行选择性刻蚀以选择性地去除栅极区域中的Si.7Ge.3层，形成自支撑的硅纳米线。在框444处，高介电常数的栅极绝缘体可以被沉积在硅纳米线周围。诸如金属栅极的栅极材料可以被沉积在该栅极绝缘体周围。在框446处，执行对栅极堆叠进行退火。在框448处，可以执行层间电介质的条带(strip)。在框450处，可以沉积W1层间电介质，接着是框452处的W1的刻蚀。在框454处，执行顶断(top-off)注入过程。在框456处，执行继顶断注入之后的进一步退火。在框458处，可以执行沉积硅化物材料以形成接触。在框460处，沉积金属层M1。特别地，操作435可以构成如上文中所公开的高温氧化操作。可以在SiGe层的选择性刻蚀以形成自支撑的硅线(操作442)之前执行操作435。
由本实施例提供的优点包括在HGAA器件中形成优良的硅纳米线和更好地控制此类纳米线的加工的能力。此外，可以形成包括SiGe基质内的应变的硅纳米线的包封的纳米结构。
本公开在范围上不受本文所描述的具体实施例的限制。事实上，除本文所描述的那些实施例以外，对于本领域的普通技术人员来说，本公开的其他各种实施例及对其的修改根据前面的描述和附图将是显而易见的。因此，此类其他实施例和修改意图落入本公开的范围内。另外，本文已经出于特定目的在特定环境中的特定实施方式的上下文中对本公开进行了描述。本领域的普通技术人员将意识到有用性不限于此，并且可以出于任何数量的目的在任何数量的环境中有利地实施本公开。因此，要根据本文所描述的本公开的全部范围和精神来解释下面所提出的权利要求。
应强调的是，本公开的上述实施例只是实施方式的可能的示例，并且仅为了清楚理解本公开的原理而被提出。可以在实质上不脱离本公开的精神和原理的情况下，对本公开的上述实施例做出各种变更和修改。所有的此类修改和变更旨在被包括在此公开的范围内。

Claims (19)

1.一种形成纳米线的方法，所述方法包括：
提供在衬底的衬底平面上方延伸的鳍结构，其中，所述鳍结构包括至少三个层，其中，所述鳍结构包括至少一个硅层和至少两个硅锗合金SiGe层，其中，所述至少一个硅层和所述至少两个SiGe层限定所述鳍结构的侧壁；以及
在氧气环境中对所述鳍结构进行退火，其中，形成了硅纳米线组件，其中，所述硅纳米线组件包括：
从所述至少一个硅层形成的硅纳米线，
包围所述硅纳米线的可去除的SiGe基质；以及
设置在所述SiGe基质上的可去除的氧化硅层，
其中，至少一个硅纳米线和SiGe基质包括一体的单晶结构。
2.根据权利要求1所述的方法，其中，所述退火包括在800℃与1000℃之间的温度下在氧气环境中对所述鳍结构进行退火。
3.根据权利要求1所述的方法，其中，所述退火包括对所述鳍结构进行退火五分钟至六十分钟。
4.根据权利要求1所述的方法，其中，所述至少两个SiGe层包括30％或更小的第一锗浓度，并且其中，所述SiGe基质包括大于30％的第二锗浓度。
5.根据权利要求4所述的方法，其中，所述第二锗浓度大于50％。
6.根据权利要求5所述的方法，还包括去除所述氧化硅层以及选择性地去除所述SiGe基质，其中，形成了具有暴露的外表面的至少一个自支撑的硅纳米线。
7.根据权利要求1所述的方法，还包括去除所述氧化硅层和选择性地去除所述SiGe基质，其中，形成了具有暴露的外表面的至少一个自支撑的硅纳米线。
8.根据权利要求1所述的方法，其中，所述鳍结构包括至少三个SiGe层和至少两个硅层，并且其中，所述硅纳米线组件包括至少两个硅纳米线。
9.根据权利要求7所述的方法，其中，所述至少一个自支撑的硅纳米线连接至被形成在所述衬底上的源极/漏极区域，所述方法还包括在所述暴露的外表面周围形成栅极，其中，所述栅极包封所述至少一个自支撑的硅纳米线。
10.根据权利要求6或7所述的方法，其中，所述至少一个自支撑的硅纳米线是无缺陷的。
11.根据权利要求1所述的方法，其中，所述鳍结构包括平行于所述衬底的平面延伸的鳍轴，
其中，所述鳍结构包括60nm或更小的鳍宽度，并且
其中，所述硅纳米线具有沿垂直于所述鳍轴的第一方向延伸小于50nm的第一尺寸，和沿垂直于所述第一方向和所述鳍轴的第二方向延伸小于50nm的第二尺寸。
12.一种纳米结构，包括：
衬底；
设置在所述衬底上的鳍结构，所述鳍结构具有鳍轴，其中，鳍结构包括：
具有沿所述鳍轴延伸的长轴的至少一个硅纳米线，所述纳米线包括单晶硅；以及
包围所述纳米线的可去除的基质材料，所述基质材料包括单晶的硅锗合金SiGe，
其中，所述至少一个硅纳米线具有沿垂直于所述鳍轴的第一方向延伸小于50nm的第一尺寸，和沿垂直于所述第一方向和所述鳍轴的第二方向延伸小于50nm的第二尺寸，
其中，所述鳍结构具有包括SiGe材料的外表面，
其中，所述至少一个硅纳米线并不在所述鳍结构的所述外表面上延伸，并且
其中，所述至少一个硅纳米线和SiGe材料包括一体的单晶结构。
13.根据权利要求12所述的纳米结构，其中，所述SiGe材料包括大于50％的锗浓度。
14.根据权利要求12所述的纳米结构，其中，所述至少一个硅纳米线是应变的硅纳米线。
15.根据权利要求12所述的纳米结构，所述至少一个硅纳米线包括多个硅纳米线，其中，所述基质材料包围所述多个硅纳米线。
16.根据权利要求12所述的纳米结构，其中，所述鳍轴平行于所述衬底的平面而延伸，
其中，所述至少一个硅纳米线具有沿垂直于所述鳍轴的第一方向延伸小于20nm的第一尺寸，和沿垂直于所述第一方向和所述鳍轴的第二方向延伸小于20nm的第二尺寸。
17.根据权利要求12所述的纳米结构，其中，所述至少一个硅纳米线是无缺陷的。
18.一种形成包封的纳米结构的方法，所述方法包括：
形成在衬底的衬底平面上延伸的多层结构，其中，所述多层结构包括至少三个层，其中，所述多层结构包括至少一个硅层和至少两个硅锗合金SiGe层，其中，所述至少一个硅层和所述至少两个SiGe层限定所述多层结构的多个侧面；以及
在氧气环境中对所述多层结构进行退火，其中，形成硅纳米岛组件，其中，所述硅纳米岛组件包括：
具有顶面和多个侧面的外表面，
从所述至少一个硅层形成的并设置在所述硅纳米岛组件的内部中的硅纳米岛；
包围所述硅纳米岛的可去除的SiGe基质；以及
设置在所述SiGe基质上的可去除的氧化硅层，其中，所述外表面包括氧化硅，
其中，至少一个硅纳米线和SiGe基质包括一体的单晶结构。
19.根据权利要求18所述的方法，其中，所述至少两个SiGe层包括第一锗浓度，并且其中，所述SiGe基质包括大于所述第一锗浓度的第二Ge浓度。
CN201680063745.XA 2015-10-30 2016-10-27 包封的纳米结构及其制造方法 Active CN108352400B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562248561P 2015-10-30 2015-10-30
US62/248,561 2015-10-30
PCT/US2016/059037 WO2017075165A1 (en) 2015-10-30 2016-10-27 Encapsulated nanosturctures and method for fabricating

Publications (2)

Publication Number Publication Date
CN108352400A CN108352400A (zh) 2018-07-31
CN108352400B true CN108352400B (zh) 2021-09-10

Family

ID=58630816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063745.XA Active CN108352400B (zh) 2015-10-30 2016-10-27 包封的纳米结构及其制造方法

Country Status (6)

Country Link
US (2) US9985101B2 (zh)
JP (1) JP6773795B2 (zh)
KR (1) KR102557215B1 (zh)
CN (1) CN108352400B (zh)
TW (1) TWI705499B (zh)
WO (1) WO2017075165A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3046243B1 (fr) * 2015-12-24 2017-12-22 Commissariat Energie Atomique Capteur nw-fet comportant au moins deux detecteurs distincts a nanofil de semi-conducteur
KR102429611B1 (ko) * 2016-06-10 2022-08-04 삼성전자주식회사 반도체 장치 제조 방법
EP3382761A1 (en) 2017-03-29 2018-10-03 IMEC vzw Integration of silicon-germanium semiconductor structures
EP3425673A1 (en) * 2017-07-04 2019-01-09 IMEC vzw Germanium nanowire fabrication
US10680063B2 (en) * 2018-09-07 2020-06-09 International Business Machines Corporation Method of manufacturing stacked SiGe nanotubes
US11222950B2 (en) * 2019-04-24 2022-01-11 National Technology & Engineering Solutions Of Sandia, Llc Method for fabricating embedded nanostructures with arbitrary shape
JP7256708B2 (ja) 2019-07-09 2023-04-12 株式会社荏原製作所 めっき装置
US11094699B1 (en) 2020-05-28 2021-08-17 Micron Technology, Inc. Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
WO2023039307A2 (en) * 2021-05-28 2023-03-16 University Of Florida Research Foundation, Inc. Self-amplified resonators with embedded piezoresistive elements for high performance, ultra-low swap microwave and millimeter-wave applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129974A (ja) * 2008-12-01 2010-06-10 Toshiba Corp 相補型半導体装置とその製造方法
CN104137237A (zh) * 2011-12-23 2014-11-05 英特尔公司 具有非分立的源极区和漏极区的纳米线结构

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022617B2 (en) * 2002-06-26 2006-04-04 Cornell Research Foundation, Inc. Small scale wires with microelectromechanical devices
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
WO2006101659A2 (en) 2005-03-17 2006-09-28 The George Washington University Method of making nanoparticle wires
US20080135949A1 (en) * 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
JP4310399B2 (ja) * 2006-12-08 2009-08-05 株式会社東芝 半導体装置及びその製造方法
US7821061B2 (en) 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
FR2924108B1 (fr) * 2007-11-28 2010-02-12 Commissariat Energie Atomique Procede d'elaboration, sur un materiau dielectrique, de nanofils en materiaux semi-conducteur connectant deux electrodes
US8273591B2 (en) 2008-03-25 2012-09-25 International Business Machines Corporation Super lattice/quantum well nanowires
US7851790B2 (en) * 2008-12-30 2010-12-14 Intel Corporation Isolated Germanium nanowire on Silicon fin
JP2011199105A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体装置の製造方法
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8859389B2 (en) * 2011-01-28 2014-10-14 Kabushiki Kaisha Toshiba Methods of making fins and fin field effect transistors (FinFETs)
JP5271372B2 (ja) * 2011-03-18 2013-08-21 株式会社東芝 半導体装置の製造方法
CN104126222B (zh) * 2011-12-23 2017-06-13 英特尔公司 单轴应变纳米线结构
US8927405B2 (en) * 2012-12-18 2015-01-06 International Business Machines Corporation Accurate control of distance between suspended semiconductor nanowires and substrate surface
US9064942B2 (en) * 2013-01-28 2015-06-23 International Business Machines Corporation Nanowire capacitor for bidirectional operation
US9184269B2 (en) 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US8872161B1 (en) 2013-08-26 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate circuit with nanowires
US9263520B2 (en) * 2013-10-10 2016-02-16 Globalfoundries Inc. Facilitating fabricating gate-all-around nanowire field-effect transistors
US9660035B2 (en) 2014-01-29 2017-05-23 International Business Machines Corporation Semiconductor device including superlattice SiGe/Si fin structure
US9985030B2 (en) 2014-04-07 2018-05-29 International Business Machines Corporation FinFET semiconductor device having integrated SiGe fin
WO2015171699A1 (en) * 2014-05-07 2015-11-12 President And Fellows Of Harvard College Controlled growth of nanoscale wires
US9431483B1 (en) * 2015-03-16 2016-08-30 United Microelectronics Corp. Nanowire and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129974A (ja) * 2008-12-01 2010-06-10 Toshiba Corp 相補型半導体装置とその製造方法
CN104137237A (zh) * 2011-12-23 2014-11-05 英特尔公司 具有非分立的源极区和漏极区的纳米线结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Investigation of silicon-germanium fins fabricated using germanium condensation on vertical compliant structures;Tsung-Yang Liow, et al;《Applied Physics Letters》;20051219;第87卷(第26期);第262104-1~62104-3 *

Also Published As

Publication number Publication date
US20180248007A1 (en) 2018-08-30
TW201724268A (zh) 2017-07-01
KR102557215B1 (ko) 2023-07-18
KR20180079388A (ko) 2018-07-10
US9985101B2 (en) 2018-05-29
US20170125526A1 (en) 2017-05-04
JP6773795B2 (ja) 2020-10-21
US10411096B2 (en) 2019-09-10
CN108352400A (zh) 2018-07-31
JP2018537867A (ja) 2018-12-20
WO2017075165A1 (en) 2017-05-04
TWI705499B (zh) 2020-09-21

Similar Documents

Publication Publication Date Title
CN108352400B (zh) 包封的纳米结构及其制造方法
US9431520B2 (en) Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US8441043B2 (en) Maskless process for suspending and thinning nanowires
US8154082B2 (en) Semiconductor device and manufacturing method thereof
US10468505B2 (en) Cylindrical germanium nanowire device
TW201735173A (zh) 用於形成電子裝置鰭的方法、電子裝置鰭以及具有電子裝置鰭的系統
JP2008543052A (ja) 超格子誘電界面層を有する半導体素子
Lee et al. Diamond-shaped Ge and Ge0. 9Si0. 1 gate-all-around nanowire FETs with four {111} facets by dry etch technology
CN103107187B (zh) 半导体装置的制造方法
EP2465137B1 (en) Method for manufacturing a single crystal nano-wire.
TWI720587B (zh) 用於製作具較低缺陷密度超晶格結構之方法及元件
CN106887409B (zh) 互补纳米线半导体器件及其制造方法
CN113539792B (zh) 全环绕栅极晶体管的制备方法
EP3486950A1 (en) Method for selective etching
TWI451494B (zh) 浮橋結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant