JP2010129974A - 相補型半導体装置とその製造方法 - Google Patents
相補型半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2010129974A JP2010129974A JP2008306570A JP2008306570A JP2010129974A JP 2010129974 A JP2010129974 A JP 2010129974A JP 2008306570 A JP2008306570 A JP 2008306570A JP 2008306570 A JP2008306570 A JP 2008306570A JP 2010129974 A JP2010129974 A JP 2010129974A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor device
- strained
- strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 マルチゲートMISFETからなる高移動度のnFET及びpFETの双方の移動度を向上させる相補型半導体装置とその製造方法を提供する。
【解決手段】
基板10上にnチャネルMISトランジスタとpチャネルMISトランジスタが形成された相補型半導体装置であって、nチャネルMISトランジスタ及びpチャネルMISトランジスタが、基板10の主面に平行な面内に引っ張り歪みを有する第一の半導体層と圧縮歪みを有する第二の半導体層とが交互に積層され、基板10の主面に対して突出した積層構造と、積層構造の対向する両側面を覆うように形成されたゲート絶縁膜80と、ゲート絶縁膜80を介して前記積層構造を覆って形成されたゲート電極30と、ゲート絶縁膜80とゲート電極30をはさんで対向し、積層構造の両端に形成されたソース/ドレイン領域20と、を有することを特徴とする相補型半導体装置。
【選択図】 図3
【解決手段】
基板10上にnチャネルMISトランジスタとpチャネルMISトランジスタが形成された相補型半導体装置であって、nチャネルMISトランジスタ及びpチャネルMISトランジスタが、基板10の主面に平行な面内に引っ張り歪みを有する第一の半導体層と圧縮歪みを有する第二の半導体層とが交互に積層され、基板10の主面に対して突出した積層構造と、積層構造の対向する両側面を覆うように形成されたゲート絶縁膜80と、ゲート絶縁膜80を介して前記積層構造を覆って形成されたゲート電極30と、ゲート絶縁膜80とゲート電極30をはさんで対向し、積層構造の両端に形成されたソース/ドレイン領域20と、を有することを特徴とする相補型半導体装置。
【選択図】 図3
Description
本発明は、半導体装置に係り、特に複数面にチャネルを設けるマルチゲート電界効果型トランジスタからなる相補型半導体装置とその製造方法に関する。
相補型半導体装置の回路の継続的性能向上は、スケーリング則に基づくMISFET(Metal Insulator Semiconductor Field Effect Transistor)の微細化により達成されてきたが、ゲート長が50nm以下となった今日、従来のスケーリングのみによる相補型半導体装置の回路の性能向上は不可能となった。すなわち、相補型半導体装置の回路の性能向上には、素子の微細化のみならず、チャネルの移動度を増大させる技術が必須となった。移動度を通常Si―MISFETから増大させる手段としては、Siに歪みを印加する方法や、高移動度材料であるSiGeやGe、あるいはIII−V族半導体材料をチャネルに用いる方法が提案されている。
一方、素子の微細化に伴う短チャネル効果の抑制は、極微細MISFETにおける最重要課題の一つであり、近年、短チャネル効果耐性に優れたマルチゲートMISFETが注目されている。マルチゲートMISFETには、活性領域となる板状の形状である突起部分(Fin)の左右両面にゲートを設けるFinFET、上面及び左右面の3面に設けるTri−GateMISFET、Fin全体をゲートで覆い包むGate−All−Around(GAA)MISFET等があり、何れの構造においても、従来の平面型MISFETに比べてゲート電極の静電支配力が増大するため、短チャネル効果が抑制される。したがって、上述した移動度増大技術と、これらマルチゲートMISFETの融合は、高性能・低消費電力の相補型半導体装置に応用することが大変有望であると考えられる。
しかしながら、従来のマルチゲートMISFETを用いた相補型半導体装置において、nFET及びpFETの移動度を著しく増大させるためには、双方のチャネル材料及び歪み方向を異なるものにする必要があった。これは、電子移動度の高い材料、及び電子移動度増大をもたらす最適な歪み方向が、正孔移動度のそれらと異なるためである。具体的には、nFETには電流方向引っ張り歪みを生じたSiGe、もしくはGeが適している(例えば、非特許文献1参照。)。nFETとpFETでチャネル材料が異なる場合は、各チャネル領域への選択的エピタキシャル成長が必須となる。そして、マスク材形成工程やその剥離工程等のために、相補型半導体装置の形成の総工程数が増大し、コスト増大を招くという問題が生じる。
また、歪み基板を利用して歪みを有するFinを形成する場合、Finの高さ(歪み半導体層の膜厚)には、歪みの大きさに応じた上限があった。これは、歪み半導体層には臨界膜厚が存在し、その膜厚以上になるとリーク電流の原因となる転移などの欠陥を形成して歪み緩和が生じてしまうからである。具体的には1%の歪みを有する半導体層の臨界膜厚は50nm程度である。歪み緩和は、歪みによる移動度増大効果を享受できなくなるという観点でも好ましくない。Finの高さに制限が生じるということは、単位平面積あたりのMISFET駆動電流の絶対値に制限が生じることである。その結果、平面型素子に比べて単位平面積当たりの電流量が得られないということが懸念される。Finの間隔(Finピッチ)を狭めることにより、電流量を増大させることは可能である。しかし、Finピッチの縮小には、微細加工技術の観点で限界がある。つまり、平面型素子と同じ電流量を確保しようとした場合、Finの本数を増やし、素子領域を大きく取らなくてはならない。
さらに、歪み基板を利用してFinを形成する場合、Finの端部で端面に対して垂直方向に弾性的な歪み緩和が生じることが知られている(例えば、非特許文献2参照。)。具体的には、歪み半導体層の膜厚にも依存するが、1%の歪みを有する半導体層ではFinの端部から幅〜0.5μm程度の領域で歪みが生じる。したがって、素子活性領域のソース/ドレイン方向の長さをスケーリングすることができないという集積化上の大きな問題点があった。
T. Irisawa et al., "Electron transport properties of ultrathin-body and tri-gate SOI nMOSFETs with biaxial and uniaxial strain," Technical Digest of International Electron Devices Meeting, p. 457-460, Dig., 2006. T. Irisawa et al., "High current drive uniaxially-strained SGOI pMOSFETs fabricated by lateral strain relaxation technique," VLSI Technology 2005, Digest of Technical Papers, p178-179, 2005.
T. Irisawa et al., "Electron transport properties of ultrathin-body and tri-gate SOI nMOSFETs with biaxial and uniaxial strain," Technical Digest of International Electron Devices Meeting, p. 457-460, Dig., 2006. T. Irisawa et al., "High current drive uniaxially-strained SGOI pMOSFETs fabricated by lateral strain relaxation technique," VLSI Technology 2005, Digest of Technical Papers, p178-179, 2005.
従来のマルチゲートMISFETを用いた相補型半導体装置において、nFET、pFETの双方の移動度を向上させるためには、それぞれのチャネル材料と歪み方向を異なるものにする必要がある。このため、プロセスコストが増大するという問題があった。
また、歪み基板を利用してFinを形成する場合、Finの高さには、歪みの大きさに応じた上限がある。さらに、平面型素子に比べて単位平面積当たりの電流量が得られないという問題があった。さらにまた、Finの端部で端面に対して垂直方向に弾性的な歪み緩和が生じるため、チャネル中の歪みを十分高く保持しようとすると、素子領域のソース/ドレイン方向の長さをスケーリングすることが出来ないという、集積化上の大きな問題点があった。
そこで本発明の目的は、上記問題点を解決するために、マルチゲートMISFETからなる高移動度のnFET及びpFETの双方の移動度を向上させる相補型半導体装置とその製造方法を提供することにある。
上記目的を達成するために、本発明による相補型半導体装置は、支持基板に形成された絶縁膜上の半導体層にnチャネルMISトランジスタとpチャネルMISトランジスタを形成した相補型半導体装置であって、前記nチャネルMISトランジスタと前記pチャネルMISトランジスタのチャネル領域は、いずれも、第一の半導体層と、第二の半導体層が基板主面に対して交互に積層された積層構造を有しており、
前記積層構造は、基板主面に対して突出した板状の形状をなし、前記第一の半導体層が主として電子の伝導経路を提供し、前記第二の半導体層が主として正孔の伝導経路を提供し、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極をはさんでソース・ドレイン領域が設置され、前記ソース/ドレイン領域が、金属、あるいは前記第一の半導体層を構成する元素あるいは前記第二の半導体層を構成する元素の金属化合物で形成され、前記ソース/ドレイン領域と前記チャネル領域の接続がショットキー接合であることを特徴とする。
前記積層構造は、基板主面に対して突出した板状の形状をなし、前記第一の半導体層が主として電子の伝導経路を提供し、前記第二の半導体層が主として正孔の伝導経路を提供し、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極をはさんでソース・ドレイン領域が設置され、前記ソース/ドレイン領域が、金属、あるいは前記第一の半導体層を構成する元素あるいは前記第二の半導体層を構成する元素の金属化合物で形成され、前記ソース/ドレイン領域と前記チャネル領域の接続がショットキー接合であることを特徴とする。
本発明に係わるマルチゲートMISFET構造の相補型半導体装置において、高移動度のnFETとpFETを得ることができる。
以下、図面を参照しつつ本発明の実施形態について説明する。
(第1の実施形態)
図1、図2、図3は、本発明に係わる第1の実施形態の相補型半導体装置を図示したものである。図1はマルチゲートMISFETの構成図、図2は図1の視野A−A’断面図、図3は図1の視野B−B’断面図である。
図1、図2、図3は、本発明に係わる第1の実施形態の相補型半導体装置を図示したものである。図1はマルチゲートMISFETの構成図、図2は図1の視野A−A’断面図、図3は図1の視野B−B’断面図である。
以下、図の符号と一致するものは、同じものを示しており、その説明は省略する。
第1の実施形態に係わるマルチゲートMISFET構造の相補型半導体装置は、支持基板(図示せず)上に形成された絶縁膜10上に、ソース/ドレイン領域20、ゲート電極30、及びゲート電極30の両側に設けられたゲート側壁40が形成されている。
基板には、図2に示すように、支持基板11上の絶縁膜10上に面内引っ張り歪みを有する歪みSOI(SSOI(Strained Si on Insulator))基板を用いる。即ち、支持基板11上にSiO2等の絶縁膜10が形成され、その上に引っ張り歪みを有する単結晶Si層(引っ張り歪みSi層50)の半導体層が形成されたものを用いる(例えば、K. Rim et al., "Fabrication and mobility characteristics of ultra-thin strained Si directly on insulator (SSDOI) MOSFETs," Technical Digest of International Electron Devices Meeting, p47-52, 2003.を参照)。
なお、本実施形態では引っ張り歪みSi(Srained Si on Insulator(SSOI))基板を用いているが、支持基板11上にSiO2等の絶縁膜10が形成され、その上に圧縮歪みを有する単結晶SiGe層が形成された、圧縮歪みSiGe(SiGe on Insulator(SGOI))基板。若しくは、支持基板11上にSiO2等の絶縁膜10が形成され、その上に圧縮歪みを有する単結晶Ge層が形成された、圧縮歪みGe(Ge on insulator(GOI))基板であっても構わない。SGOI基板は(T. Tezuka et al., “A novel fabrication technique of ultrathin and relaxed SiGe buffer layers with high Ge fraction for Sub-100 nm strained silicon-on-insulator MOSFETs,” Japanese Journal of Applied Physics, vol40, p2866-2874, 2001.)の文献、GOI基板は(S. Nakaharai et al., “Characterization of 7-nm-thick strained Ge-on-insulator layer fabricated by Ge-condensation technique,” Applied Physics Letters, vol 83, p3516-3518, 2003.)の文献に示されるような、SOI基板上でのGe酸化濃縮工程を利用して作製することができる。又は、支持基板11上にSiO2等の絶縁膜10が形成され、その上に歪み緩和を有する単結晶SiGe層が形成された、SiGe歪み緩和SiGe(SiGe on Insulator(SGOI))基板を用いて、その上に、基板よりもGe組成の高いSiGe層と、歪みSi層を積層しても良い。
また、基板の面方位は(001)面を仮定するがどの面方位を用いても構わない。
SSOI基板上に引っ張り歪みSi層50と圧縮歪みSi1−xGex(x=0〜1.0)層60の2種類の半導体層がチャネルとして形成されている。そして、同一のチャネル構造をnFET、pFETの双方に用いる。このとき、それぞれの膜厚は5〜50nm程度である。
ソース/ドレイン領域20には、図3に示すように、ソース/ドレイン金属電極がpn接合を介さずにチャネル部に接する、いわゆるメタルソース/ドレイン構造を採用する。金属材料としては、例えば、Co、Ni、Pt等、それらの合金を採用し、nFETでは引っ張り歪みSi層50においてのみ電子に対するショットキー障壁エネルギーΦの小さい電極を、pFETでは圧縮歪みSi1−xGex層60においてのみ正孔に対するΦの小さい電極を形成することが好ましい。又は、Co、Ni、Pt等の金属材料と半導体層を形成するSi、Ge、SiGe等の化合物、もしくはCo、Ni、Pt等の金属材料の合金と半導体層を構成するSi、Ge、SiGeとの化合物を用いてもよい。このようなソース/ドレイン領域20は以下のように作製することができる。nFETでは、いわゆる偏析ショットキー接合技術を駆使して、引っ張り歪みSi層50中の電子に対する実効的なΦを減少させる(偏析ショットキー接合技術は例えば、特開2005−101588号公報を参照)。従って、図3に示すように、nFETでは引っ張り歪みSi層50(第1,3,5層目)に、電子を注入するソース/ドレイン領域20が形成された高移動度のnFETが作製できる。
一方で、pFETでは圧縮歪みSi1−xGex層60と金属のショットキー接合において、接合金属の仕事関数に関わらず、フェルミレベルが荷電子帯端付近にピニングされることが知られている(例えば、A. Dimoulas et al., “Fermi-level pinning and charge neutrality level in germanium”, Applied Physics Letters, vol 89, 252110, 2006.などを参照)。このため、Ge濃度の高い圧縮歪みSi1−xGex層60を採用すれば、圧縮歪みSi1−xGex層60中の電子に対するΦは常に高く維持されるものと考えられる。特別なプロセスを施さなくともGe濃度の高い圧縮歪みSi1−xGex層60中では、正孔に対してΦの小さいショットキー接合が形成される。そこで、図5に示すようにpFETの圧縮歪みSi1−xGex層60(第2,4,6層目)に、正孔を注入するソース/ドレイン領域20が形成された高移動度のpFETが作製できる。このような金属/Si及び金属/Si1−xGex界面のΦの様子を図6に示す。
ゲート絶縁膜80はSiO2でも、SiO2よりも誘電率が高い絶縁膜材料(高誘電体絶縁膜)でも構わない。例えば、SiON、Si3N4、Al2O3、Ta2O5、TiO2,、La2O3,、CeO2、ZrO2、HfO2、SrTiO3、Pr2O3等がある。また、ZrシリケートやHfシリケートのように、シリコン酸化物に金属イオンを混ぜた材料も有効であるし、それらの材料を組み合わせたものでも良い。また、ゲート電極30もPoly−Si、SiGe、シリサイド、ジャーマノシリサイド、各種金属等、各世代で適当な閾値を設定可能な材料を適宜選択して用いれば良い。
なお、本実施形態では、チャネル層はIV族系半導体(Si/Ge)で形成することを仮定しているが、GaAs、InAs、InGaAs、GaP、InP、InGaP、InSb、GaSb等のSiに比べて電子移動度の高いIII−V族半導体を適用しても良い。
第1の実施形態に係わるマルチゲートMISFET構造の作製手順を、図7、図8、図10、図11、図12に示す。
基板の作製方法は特に制限はないが、歪み量は十分な移動度増大効果が得られるように0.4%以上であることが望ましい。
まず、図7に示すように、SSOI基板上にエピタキシャル成長技術を用いて、引っ張り歪みSi層50と圧縮歪みSi1−xGex層60からなる多層半導体膜を形成する。その際、各層の歪み量及び膜厚は、引っ張り歪みSi層50と圧縮歪みSi1−xGex層60が歪みバランスを保つように設計する。各層の一層あたりの膜厚は5−50nmである。
これら半導体層の歪み量及び膜厚は、第1層目の引っ張り歪みSi層50と第2層目の圧縮歪みSi1−xGex層60が互いに逆方向の格子歪みを有しており、引っ張り歪み層と圧縮歪み層による応力が相殺するように設定することで、原理的には無限の多層半導体層を歪み緩和を伴うことなく形成することが可能となる。詳細な歪みバランスの設計は、(K. Kawaguchi et al., “Fabrication of strain-balanced Si/Si1-xGex multiple quantum wells on Si1-yGey virtual substrates and their optical properties”, Applied Physics Letters, vol 79, p344-346, 2001.)の文献に示される理論式と各半導体層の物性値を用いて行うことができる。典型的には積層された最下層の引っ張り歪みを生じた半導体層の基板面内における格子面間隔が、積層された最下層の半導体層の格子緩和した状態での格子面間隔と、積層された最下層から2番目の半導体層の格子緩和した状態での格子面間隔との間の値であれば好ましい。
具体的には、2%の引っ張り歪みを生じた10nm程度の引っ張り歪みSi層50と2%の圧縮歪みを生じた10nm程度の圧縮歪みSi1−xGex層60の積層が考えられる。歪みバランスを保持することで、上述したような半導体層の積層を、歪み緩和を伴わずとも原理的には無限回繰り返すことが可能であり、多層半導体層の合計膜厚に上限は無い。また、引っ張り歪みSi層50と圧縮歪みSi1−xGex層60の膜厚比を、それぞれ電子、正孔移動度の逆数比と同程度とすることで、nFETとpFETの電流値を揃えることも可能となる。
このような多層半導体基板に対して、図8に示すように、マルチゲートMISFETの活性領域(チャネル)となるFinを形成する。Finは、通常のフォトリソグラフィ、若しくは電子線リソグラフィでマスク材70を加工した後、異方性エッチングを施して作製する。また、SOI基板上のダミー部材に側壁を形成し、その側壁をFin形成のマスクとして利用する、いわゆる側壁転写プロセス(側壁転写プロセスは例えば、Y. −K Choi et al., “Sub-20nm CMOS FinFET technologies,” Technical Digest of International Electron Devices Meeting, p421-424, 2001.などを参照)を採用しても良く、形成方法に制限されない。
図9は、歪み半導体層をメサ加工したときの模式図を示している。図9に示すように、メサ加工した歪み半導体層の長手方向におけるメサ側面12に対して垂直方向に弾性的な歪み緩和が生じる。この弾性的歪み緩和が生じる領域は、歪み層の膜厚や歪み量にも依存するが、背景技術で述べたように、1.0%の歪みで膜厚50nmの場合、メサ加工した歪み半導体層における長手方向の長さが約0.5μm程度にまで達する(非特許文献1)。
したがって、チャネル中の歪みを十分高く保持するためには、メサ加工した半導体層の長手方向の長さを約0.5μm以上取る必要があり、その結果、歪み半導体層を用いた素子では素子領域のソース/ドレイン方向のスケーリングが十分行えず、集積化上大きな問題点であった。一方、本実施形態の場合は、歪みバランスのとれた状態が準安定状態であるために、メサ端からの緩和が抑制されるものと期待される。すなわち、単層歪み半導体層で問題となる、上述したようなメサ端面からの歪み緩和が生じないという利点がある。なお、本実施形態ではFinの上面にはマスク材70を残して、Fin側面のみをチャネルとして用いる構造を示すが、Fin上面のマスク材70を除去した構造でも構わない。
続いて、図10及び図11に示すように、ゲート絶縁膜80を形成、及びゲート電極30を形成する。
次に、図12に示すように、メタルソース/ドレイン構造を形成する際、ソース/ドレイン領域20とゲート電極30が短絡しないように、ゲート電極30にゲート側壁40を形成する。
ゲート側壁40の側壁材は、Si窒化膜、又はSi酸化膜が望ましい。側壁の厚さは1〜30nm程度とする。このゲート側壁における形成工程では、ゲート電極30にのみ側壁が形成され、Finの側面は側壁材が完全に除去されて露出していることが望ましい。これは、ソース/ドレイン金属電極がFin下部のチャネルとも接触する必要があるためである。すなわち、Fin側面が完全に露出されないままソース/ドレイン領域20を形成すると、Fin上部のチャネル部のみしかソース/ドレイン領域20と接触せず、チャネル下部ではキャリアの注入が行われないという問題が生じるためである。
ゲート電極30にのみ側壁を形成するには、例えば、(A. Kaneko et al., “High-Performance FinFET with Dopant-Segregated Schottky Source/Drain”, Technical Digest of International Electron Devices Meeting, p893-896, 2006.)に記載のようなプロセスを行えば良い。より簡便には、ゲート電極30をFin高さより高くし、Reactive Ion Etching(RIE)による異方性エッチングと薬液による等方性ウェットエッチングを組み合わせることで、ゲート電極30にのみ側壁を形成することも可能である。また、ソース/ドレイン領域20のFin上面に残ったマスク材70は、このゲート側壁40の形成工程時に除去することが望ましい。
続いて、ソース/ドレイン電極を形成する。nFET領域では、図13に示すように、偏析ショットキー接合技術等を用いて、引っ張り歪みSi層50中の電子に対するΦを低減する。すなわち、As、P、Sb等のn型不純物、あるいはSをFin側面からnチャネルMISトランジスタにおけるチャネルのソース/ドレイン接合部分の近傍にイオン注入した後、Co、Ni、Ptやそれら合金材料を堆積させ、500°C以下の熱処理を施してシリサイデーション(ジャーマニデーション)を行う。
なお、本実施形態では、As、P、Sb等のn型不純物、あるいはS をイオン注入し、その次にシリサイデーション(ジャーマニデーション)をするという工程順で述べたが、シリサイデーション(ジャーマニデーション)を行った後に、n型不純物あるいはSをイオン注入するという工程順であってもよい。
pFET領域は、特に偏析ショットキー接合技術を用いなくても正孔に対する低いΦがGe濃度の高い圧縮歪みSi1−xGex層60中で実現できるので、単に金属材料を堆積させ、熱処理を施せば良い。このようなプロセスを経ることで、図13、図14に示すようなΦを有するソース/ドレイン領域20を、nFETとpFETで作り分けることが可能となる。ここで示したプロセス以外であっても、引っ張り歪みSi層50では電子、圧縮歪みSi1−xGex層60では正孔に対して小さいΦを作り分ける接合技術であれば、いかなる方法でも採用することが可能である。ソース/ドレイン領域20の形成後は、通常の後工程プロセスを行って相補型半導体装置を作製する。
なお、本実施形態では、上面及び左右面の3面にゲート電極を設けるTri−GateMISFETとしたが、Fin全体をゲート電極で覆い包むGate−All−Around(GAA)MISFETとする構造であっても良い。
本実施形態では、二種類の半導体層がストレスバランスを取るように、歪み量及び膜厚を設定することで、原理的には無限に高いFinを形成しても転位の導入を伴うひずみ緩和が生じない。そのため、Fin高さに制限が無く、単位平面積当たりのMISFET駆動電流量に制限が生じることが無い。結果、平面型素子に比べて単位平面積当たりの電流量が得られないという問題点が解消される。さらに、多層半導体層全域に渡って均一に高移動度のMISFETが得られる。
(第2の実施形態)
図15、図16、図17は、本発明に係わる第2の実施形態の相補型半導体装置を示す。図15はマルチゲートMISFETの構成図、図16は図15の視野A−A’断面図、図17は図15の視野B−B’断面図である。
図15、図16、図17は、本発明に係わる第2の実施形態の相補型半導体装置を示す。図15はマルチゲートMISFETの構成図、図16は図15の視野A−A’断面図、図17は図15の視野B−B’断面図である。
第2の実施形態のチャネル領域は、第1の実施形態と同様であるが、基板にバルク半導体基板を用いている点が第1の実施形態と異なっている。本実施形態では、バルクSi基板90を用いた場合を説明する。
第2の実施形態に係わるマルチゲートMISFET構造の作製工程を、図18、図19、図20、図21、図22に示す。
まず、図18に示すように、バルクSi基板90上に傾斜組成バッファ法 (例えば、E. A. Fitzgerald, ea al., “Totally relaxed GexSi1-x layers with low threading dislocation densities grown on Si substrates”, Applied Physics Letters, vol 59, pp.811-813, 1991.を参照) 等を利用して歪み緩和Si1−yGey層110を形成する。また、基板の面方位は(001)面を仮定するがどの面方位を用いても構わない。そして、その上に引っ張り歪みSi層50と圧縮歪みSi1−xGex層60(x>y)をエピタキシャル成長させ、多層半導体層を形成する。各層のひずみ量及び膜厚は、第1の実施形態と同様に、引っ張り歪みと圧縮歪みが歪みバランスを保つように設計することが望ましい。具体的には、歪み緩和したSi0.5Ge0.5層上に引っ張りひずみを生じた10nm程度のSi層と圧縮ひずみを生じた10nm程度のGe層とを積層することが考えられる。
このような多層半導体層に対して、図19に示すように、マルチゲートMISFETの活性領域となるFinを形成する。Fin加工手順は第1の実施形態と同様であるが、本実施形態では基板がバルクSi基板90であるために、素子分離領域100を形成することが必要である。素子分離領域100は、まず図20のように素子分離絶縁膜を堆積させ、図21に示すように化学機械研磨(CMP)を行って平坦化させる。素子分離絶縁膜は、Si酸化膜が望ましい。
次に、図22に示すように、チャネルとなるFin側面を露出させるために絶縁膜のウェットエッチングを行う。この際、エッチング後のSi酸化膜の上面が歪み緩和Si1−yGey層110の上面と一致するようにエッチング時間を調整することが望ましい。
その後、ゲート絶縁膜形成、ゲート電極形成、ゲート側壁形成、ソース/ドレイン電極形成を第1の実施形態と同様に行って相補型半導体装置を作製する。なお、上記第1の実施形態及び第2の実施形態では、ソース/ドレイン金属電極がpn接合を介さずにチャネル部に接する、いわゆるメタルソース/ドレイン構造を仮定していたが、pn接合を有するソース/ドレイン構造にも適用することが出来る。本実施形態を用いることにより、第1の実施形態同様、二種類の半導体層がストレスバランスを取るように、歪み量及び膜厚を設定することで、原理的には無限に高いFinを形成しても転位の導入を伴うひずみ緩和が生じない。そのため、Fin高さに制限が無く、単位平面積当たりのMISFET駆動電流量に制限が生じることが無い。結果、平面型素子に比べて単位平面積当たりの電流量が得られないという問題点が解消される。さらに、多層半導体層全域に渡って均一に高移動度のMISFETが得られる。
また、本発明は、上述した第1の実施形態又は第2の実施形態に限定されることなく、発明の要旨を逸脱しない範囲において、適宜設計変更又は組み合わせを行って良い。
10 … 絶縁膜
11 … 支持基板
12 … メサ側面
30 … ゲート電極
40 … ゲート側壁
50 … 引っ張り歪みSi層
60 … 圧縮歪みSi1−xGex層
70 … マスク材
80 … ゲート絶縁膜
90 … バルクSi基板
100 … 素子分離絶縁膜
110 … 歪み緩和Si1−yGey層
11 … 支持基板
12 … メサ側面
30 … ゲート電極
40 … ゲート側壁
50 … 引っ張り歪みSi層
60 … 圧縮歪みSi1−xGex層
70 … マスク材
80 … ゲート絶縁膜
90 … バルクSi基板
100 … 素子分離絶縁膜
110 … 歪み緩和Si1−yGey層
Claims (10)
- 基板上にnチャネルMISトランジスタとpチャネルMISトランジスタが形成された相補型半導体装置であって、
前記nチャネルMISトランジスタ及び前記pチャネルMISトランジスタが、前記基板の主面に平行な面内に引っ張り歪みを有する第一の半導体層と圧縮歪みを有する第二の半導体層とが交互に積層され、前記基板の主面に対して突出した積層構造と、
前記積層構造の対向する両側面を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記積層構造を覆って形成されたゲート電極と、
前記ゲート絶縁膜とゲート電極をはさんで対向し、積層構造の両端に形成されたソース/ドレイン領域と、
を有することを特徴とする相補型半導体装置。 - 前記基板上に形成された前記積層構造の最下層が引っ張り歪みSi層、圧縮歪みSiGe層、歪み緩和SiGe層及び圧縮歪みGe層の何れかであることを特徴とする請求項1に記載の相補型半導体装置。
- 前記ソース/ドレイン領域が、金属あるいは前記第一の半導体層を構成する元素又は前記第二の半導体層を構成する元素の金属化合物で形成されたメタルソースドレイン領域であることを特徴とする請求項1に記載の相補型半導体装置。
- 前記nチャネルMISトランジスタの前記メタルソース/ドレイン領域と前記積層構造の半導体との接合部分に、As、P、Sb及びSの何れかの不純物が高濃度に偏析していることを特徴とする請求項3に記載の相補型半導体装置。
- 前記第一の半導体層及び前記第二の半導体層が、GaAs、InAs、InGaAs、GaP、InP、InGaP、InSb、GaSb、Si、SiGe及びGeの何れかであることを特徴とする請求項1に記載の相補型半導体装置。
- nチャネルMISトランジスタとpチャネルMISトランジスタが形成された相補型半導体装置の製造方法であって、
支持基板上に絶縁膜を介して形成された歪み半導体層上に、エピタキシャル成長法を用いて、圧縮歪みを有する第一の半導体層と引っ張り歪みを有する第二の半導体層とからなる積層構造を形成する工程と、
前記歪み半導体層及び前記積層構造を、前記支持基板の主面に対して突出した板状の形状に加工する工程と、
板状に加工された前記歪み半導体層及び前記積層構造の少なくとも対向する両側面を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して、板状に加工された前記歪み半導体層及び前記積層構造をゲート電極で覆う工程と、
板状に加工された前記積層構造の両端部からゲート電極を除去し、前記両端部の少なくとも対向する両側面に、積層された前記第一の半導体層と前記第二の半導体層を露出させる工程と、
露出された前記積層構造の表面に、金属電極あるいは金属化合物からなるメタルソース/ドレイン領域を形成する工程と、
を有することを特徴とする相補型半導体装置の製造方法。 - 前記歪み半導体層が引っ張り歪みSi層、圧縮歪みSiGe層、歪み緩和SiGe層及び圧縮歪みGe層の何れかであることを特徴とする請求項6に記載の相補型半導体装置の製造方法。
- nチャネルMISトランジスタとpチャネルMISトランジスタが形成された相補型半導体装置の製造方法であって、
バルク半導体基板上に、エピタキシャル成長法を用いて、引っ張り歪みを有する第一の半導体層と圧縮歪みを有する第二の半導体層とからなる積層構造を形成する工程と、
前記積層構造を前記バルク半導体基板の主面に対して突出した板状の形状に加工する工程と、
突出した前記板状の積層構造の基底部を絶縁膜で埋め込み、頂部および対抗する両側面の一部を露出させる工程と、
露出された前記側面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記積層構造をゲート電極で覆う工程と、
板状に加工された前記積層構造の両端部からゲート電極を除去し、前記両端部の少なくとも対向する両側面に、積層された前記第一の半導体層と前記第二の半導体層を露出させる工程と、
露出された前記積層構造の表面に、金属電極あるいは金属化合物電極からなるメタルソース/ドレイン領域を形成する工程と、
を有することを特徴とする相補型半導体装置の製造方法。 - 前記nチャネルMISトランジスタの前記メタルソース/ドレイン領域と前記積層構造の半導体層との接合部分に、As、P、Sb及びSの何れかの不純物を偏析させる工程を有することを特徴とする請求項6又は請求項8に記載の相補型半導体装置の製造方法。
- 前記第一の半導体層及び前記第二の半導体層が、GaAs、InAs、InGaAs、GaP、InP、InGaP、InSb、GaSb、Si、SiGe及びGeの何れかであることを特徴とする請求項6又は請求項8に記載の相補型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306570A JP2010129974A (ja) | 2008-12-01 | 2008-12-01 | 相補型半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306570A JP2010129974A (ja) | 2008-12-01 | 2008-12-01 | 相補型半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010129974A true JP2010129974A (ja) | 2010-06-10 |
Family
ID=42330127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306570A Pending JP2010129974A (ja) | 2008-12-01 | 2008-12-01 | 相補型半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010129974A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103378157A (zh) * | 2012-04-11 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 半导体器件沟道系统及方法 |
KR101401274B1 (ko) | 2013-02-26 | 2014-05-29 | 연세대학교 산학협력단 | Ge 및/또는 III-V족 화합물 반도체를 이용한 FinFET 및 그 제조방법 |
KR101431774B1 (ko) | 2012-10-17 | 2014-08-19 | 서울대학교산학협력단 | 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터 |
CN104157687A (zh) * | 2014-08-11 | 2014-11-19 | 北京大学 | 一种垂直环栅隧穿晶体管及其制备方法 |
US9755034B2 (en) | 2015-10-27 | 2017-09-05 | Samsung Electronics Co., Ltd. | Semiconductor device having nanowire |
CN108352400A (zh) * | 2015-10-30 | 2018-07-31 | 佛罗里达大学研究基金会有限公司 | 包封的纳米结构及其制造方法 |
CN111223779A (zh) * | 2018-11-23 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005045263A (ja) * | 2003-07-23 | 2005-02-17 | Samsung Electronics Co Ltd | ピン電界効果トランジスタ及びその形成方法 |
JP2005101588A (ja) * | 2003-09-05 | 2005-04-14 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-12-01 JP JP2008306570A patent/JP2010129974A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005045263A (ja) * | 2003-07-23 | 2005-02-17 | Samsung Electronics Co Ltd | ピン電界効果トランジスタ及びその形成方法 |
JP2005101588A (ja) * | 2003-09-05 | 2005-04-14 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10050111B2 (en) * | 2012-04-11 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device channel system and method |
CN103378157A (zh) * | 2012-04-11 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 半导体器件沟道系统及方法 |
KR101456773B1 (ko) * | 2012-04-11 | 2014-10-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 채널 시스템 및 방법 |
US9735239B2 (en) | 2012-04-11 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device channel system and method |
US20170365668A1 (en) * | 2012-04-11 | 2017-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device Channel System and Method |
KR101431774B1 (ko) | 2012-10-17 | 2014-08-19 | 서울대학교산학협력단 | 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터 |
KR101401274B1 (ko) | 2013-02-26 | 2014-05-29 | 연세대학교 산학협력단 | Ge 및/또는 III-V족 화합물 반도체를 이용한 FinFET 및 그 제조방법 |
CN104157687A (zh) * | 2014-08-11 | 2014-11-19 | 北京大学 | 一种垂直环栅隧穿晶体管及其制备方法 |
US9755034B2 (en) | 2015-10-27 | 2017-09-05 | Samsung Electronics Co., Ltd. | Semiconductor device having nanowire |
JP2018537867A (ja) * | 2015-10-30 | 2018-12-20 | ユニバーシティ オブ フロリダ リサーチ ファウンデーション インコーポレイテッド | カプセル化ナノ構造及び作製方法 |
CN108352400A (zh) * | 2015-10-30 | 2018-07-31 | 佛罗里达大学研究基金会有限公司 | 包封的纳米结构及其制造方法 |
CN108352400B (zh) * | 2015-10-30 | 2021-09-10 | 佛罗里达大学研究基金会有限公司 | 包封的纳米结构及其制造方法 |
CN111223779A (zh) * | 2018-11-23 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111223779B (zh) * | 2018-11-23 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8008751B2 (en) | Semiconductor device and manufacturing method thereof | |
US10629501B2 (en) | Gate all-around semiconductor device including a first nanowire structure and a second nanowire structure | |
CN106463543B (zh) | 结晶多纳米片应变沟道fet及其制造方法 | |
US7767560B2 (en) | Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method | |
JP4271210B2 (ja) | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 | |
Mertens et al. | Forksheet FETs for advanced CMOS scaling: forksheet-nanosheet co-integration and dual work function metal gates at 17nm NP space | |
US9570609B2 (en) | Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same | |
JP4635897B2 (ja) | 半導体装置及びその製造方法 | |
JP4301506B2 (ja) | 低漏洩ヘテロ接合垂直トランジスタおよびその高性能デバイス | |
KR100598371B1 (ko) | 전자칩 및 디바이스 제조 방법 | |
US9153647B1 (en) | Integrated circuit having heterostructure FinFET with tunable device parameters and method to fabricate same | |
US20110018065A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
KR20090125148A (ko) | 양자 우물 채널을 갖는 비평면 트랜지스터의 형성 | |
WO2009052224A2 (en) | Semiconductor structures with rare-earths | |
WO2013154574A1 (en) | Conversion of strain-inducing buffer to electrical insulator | |
CN104241134A (zh) | 具有替代鳍的非平面晶体管及其制造方法 | |
JP2010129974A (ja) | 相補型半導体装置とその製造方法 | |
JP2006339309A (ja) | 半導体装置とその製造方法 | |
WO2011066727A1 (zh) | 混合材料反型模式全包围栅cmos场效应晶体管 | |
TW201730916A (zh) | 用於製造奈米片堆疊結構的方法 | |
WO2011066725A1 (zh) | 混合晶向积累型全包围栅cmos场效应晶体管 | |
WO2011066728A1 (zh) | 混合材料积累型全包围栅cmos场效应晶体管 | |
Irisawa et al. | Device design and electron transport properties of uniaxially strained-SOI tri-gate nMOSFETs | |
JP5032418B2 (ja) | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 | |
Irisawa et al. | High performance multi-gate pMOSFET using uniaxially-strained SGOI channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |