CN205248280U - 绝缘栅双极晶体管的背面结构 - Google Patents
绝缘栅双极晶体管的背面结构 Download PDFInfo
- Publication number
- CN205248280U CN205248280U CN201521062479.8U CN201521062479U CN205248280U CN 205248280 U CN205248280 U CN 205248280U CN 201521062479 U CN201521062479 U CN 201521062479U CN 205248280 U CN205248280 U CN 205248280U
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- groove
- type field
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Thyristors (AREA)
Abstract
本实用新型涉及一种绝缘栅双极晶体管的背面结构，在硅片的背面间隔设有背面沟槽，背面沟槽的槽壁与水平面之间的夹角α在60～88°，在背面沟槽的沟槽底部及侧壁通过注入形成沟槽状的N+型场截止层及沟槽状的P+型集电极层，沟槽状的N+型场截止层与N型衬底相连，沟槽状的P+型集电极层与N+型场截止层的槽底及侧壁相连，N+型场截止层的沟槽顶面和P+型集电极层的沟槽顶面与N+型集电极层相连，连接在N+型集电极层6上的背面的金属层5及设置在对应背面沟槽4内金属层5的凸起5-1形成集电极。本实用新型能降低制造成本和碎片率。
Description
技术领域
本实用新型涉及一种绝缘栅双极晶体管的背面结构，属于绝缘栅双极晶体管技术领域。
背景技术
绝缘栅双极晶体管(IGBT)由由双极型三极管和绝缘栅型场效应管和成的复合全控型电压驱动式功率半导体器件，具有绝缘栅型场效应管的高输入阻抗及双极型三极管的低导通压降、以及驱动电路简单、安全工作区宽等优点，无论在传统产业的技术改造方面，如电机调速、各种高频开关电源等，还是在新能源的开发方面，如太阳能发电、风能发电和新能源汽车等，以及新兴产业方面，如智能电网、轨道交通等，作为电力电子系统核心开关器件的IGBT都起到了不可取代的关键的作用。
对于IGBT优化来说，正面结构从平面栅结构升级到了沟槽栅结构，背面结构从穿通(PT)、非穿通(NPT)升级到了薄片电场截止(FS)技术，使得器件特性越来越接近技术原点，低压降，低损耗，从而减小了能耗，提高了用电效率。常规场阻断型(FS)绝缘栅双极晶体管背面结构见图1所示，由N+型阻挡层、P+型发射层及集电极层构成。然而，现在国内可以稳定量产背面FS结构的代工厂并不多，成为了国产IGBT替代进口IGBT的一道技术屏障。由于阻断型(FS)绝缘栅双极晶体管背面结构需要采用薄片工艺加工，而薄片工艺加工设备和工艺都需要特别定制，造成芯片加工费用高，而且晶片容易碎片。
发明内容
本实用新型的目的是提供一种能降低制造成本和碎片率的绝缘栅双极晶体管的背面结构。
本实用新型为达到上述目的的技术方案是：一种绝缘栅双极晶体管的背面结构，其特征在于：在硅片的背面间隔设有背面沟槽，背面沟槽的槽壁与水平面之间的夹角α在60～88°，在背面沟槽的沟槽底部及侧壁通过注入形成沟槽状的N+型场截止层及沟槽状的P+型集电极层，沟槽状的N+型场截止层与N型衬底相连，沟槽状的P+型集电极层与N+型场截止层的槽底及侧壁相连，N+型场截止层的沟槽顶面和P+型集电极层的沟槽顶面与N+型集电极层相连，连接在N+型集电极层6上的背面的金属层5及设置在对应背面沟槽4内金属层5的凸起5-1形成集电极。
本实用新型在绝缘栅双极晶体管背面形成了背面沟槽结构，背面沟槽侧壁不是垂直的，在背面沟槽的槽底部及侧面通过注入即可形成沟槽状的N+型场截止层及P+型集电极层，因此不需要薄片工艺即可实现背面FS结构。本实用新型通过沟槽状的N+型场截止层可以有效截止电场，提高击穿电压，且在无沟槽区背面形成N+型集电极层，有利于缩短关断时间，保证击穿电压满足要求的同时实现压降与关断速度更好的折衷。本实用新型绝缘栅双极晶体管设置了背面沟槽，背面金属层具有凸起而能增加与硅片接触面积，降低了背面接触电阻，增加了晶片的韧性，不易碎片，热阻比厚片大大降低。
附图说明
下面结合附图对本实用新型的实施例作进一步的详细描述。
图1是原绝缘栅双极晶体管背面结构的示意图。
图2是本实用新型绝缘栅双极晶体管背面结构的示意图。
图3是本实用新型绝缘栅双极晶体管特性与FS工艺及NPT工艺特性的对比示意图。
其中：1—硅片，2—N+型场截止层，3—P+型集电极层，4—背面沟槽，5—金属层，5-1—凸起，6—N+型集电极层。
具体实施方式
见图2所示，本实用新型的绝缘栅双极晶体管的背面结构，在硅片1的背面间隔设有背面沟槽4，本实用新型的背面沟槽4的槽壁与水平面之间的夹角α在60～88°之间，在背面沟槽4的沟槽底部及侧壁通过注入形成沟槽状的N+型场截止层2及沟槽状的P+型集电极层3，通过N+型场截止层2可以有效截止电场，提高击穿电压，保证击穿电压满足要求的同时，实现较好的压降与关断速度的关系。
见图2所示，本实用新型沟槽状的N+型场截止层2与N型衬底相连，沟槽状的P+型集电极层3与N+型场截止层2的槽底及侧壁相连，N+型场截止层2的沟槽顶面和P+型集电极层3的沟槽顶面与N+型集电极层6相连，由于N+型集电极层无沟槽结构，有利于缩短关断时间。本实用新型连接在N+型集电极层6上的背面的金属层5及设置在对应背面沟槽4内金属层5的凸起5-1形成集电极，由于金属层5上的凸起5-1设置在对应的背面沟槽4内，能增加背面金属与硅的接触面积，降低背面接触电阻。
见图2所示，本实用新型硅片1上的背面沟槽4、N+型场截止层2上的沟槽和P+型集电极层3上的沟槽呈梯形槽，该梯形槽可为等边梯形槽或不等边梯形槽。
见图2所示，本实用新型背面沟槽4的深度h在10～100um，槽宽b在5～50um，而两沟槽中心距H为50～150um，通过对背面沟槽区域的占比控制，使得器件压降较小的同时，也降低了关断损耗，且硅片工艺容易控制，实现影响器件工艺与特性的折衷。见图2所示，本实用新型N+型集电极层6的厚度δ在0.1～0.5um，N+型场截止层2的厚度δ2在0.5～5um，P+型集电极层3的厚度δ1在0.1～0.5um。
本实用新型的绝缘栅双极晶体管的背面结构，其背面沟槽4的槽壁与水平面之间的夹角α在62～80°之间，背面沟槽4的深度h在30～80um，槽宽b在10～40um，两沟槽中心距H为60～100um，N+型集电极层6的厚度δ在0.2～0.4um，而N+型场截止层2的厚度δ2在1～4um，P+型集电极层3的厚度δ1在0.2～0.4um。
本实用新型的绝缘栅双极晶体管的背面结构还可以是背面沟槽4的槽壁与水平面之间的夹角α在65～75°之间，背面沟槽4的深度h在40～60um、槽宽b在25～30um之间，两沟槽中心距H为70～120um，N+型集电极层6的厚度δ在0.2～0.5um，而N+型场截止层2的厚度δ2在1.5～4um，P+型集电极层3的厚度δ1在0.2～0.5um，通过优化参数，保证击穿电压满足要求的同时实现压降与关断速度更好的折衷。
在制作本实用新型绝缘栅双极晶体管的背面结构时，将绝缘栅双极晶体管硅片正面工艺进行完毕后，按以下步骤进行：
⑴、将硅片1背面减薄至150～250um，可采用磨消进行减薄，硅片1背面减薄到NPT背面工艺的厚度即可，厚度根据产品电压要求而定，并减薄后用去离子水冲洗，以保持背面的洁清，必要时还可进行去应力处理。
⑵、在背面注入N型离子，注入剂量为5E14～5E15/cm2，注入能量为30～400KeV,形成厚度δ在0.1～0.5um的N+型集电极层6，N型离子可采用磷离子或砷离子，本实用新型N型注入能量为150-310KeV，注入剂量为8E14～3E15/cm2时，形成的N+型集电极层6厚度在0.2～0.4um；当N型注入能量为160-400KeV、注入剂量为8E14～3E15/cm2时，N+型集电极层6的厚度δ在0.2～0.5um，根据注入能量和剂量方便控制N+型集电极层6厚度。
⑶、光刻刻蚀沟槽形成背面沟槽4，在硅片1背面涂覆光刻胶，进行曝光、显影和刻蚀形成背面沟槽4，且背面沟槽4侧壁与平面夹角α在60～88°，背面沟槽4的深度h在10～100um，槽宽b在5～50um，而两沟槽中心距H为50～150um；如刻蚀形成的背面沟槽4该夹角α在62～80°之间，背面沟槽4的深度h在30～80um，槽宽b在10～40um，两沟槽中心距H为60～100um；或夹角α在在65～75°之间，背面沟槽4的深度h在40～60um、槽宽b在25～30um之间，两沟槽中心距H为70～120um，背面沟槽区域的占比根据应用可做相应调整。
⑷、在背面沟槽4的槽底部和侧壁注入杂质为N型离子，注入剂量为5E11～5E14/cm2，注入能量为30KeV～5MeV，形成沟槽状的N+型场截止层2，且N+型场截止层2的厚度δ2在0.5～5um，N型离子可采用磷离子或砷离子。本实用新型当N型注入能量在900KeV-7.5MeV，注入剂量在5E12～5E13/cm2时，形成的N+型场截止层2的厚度δ2在1～4um，当N型注入能量为2KeV-8MeV，注入剂量为5E12～5E13/cm2时，形成的N+型场截止层2的厚度δ2在1.5～4um，可根据应用可做相应调整。
⑸、再在N+型场截止层2的沟槽底部和侧壁注入P型离子，注入剂量为5E14～5E15/cm2，注入能量为30～160KeV,形成沟槽状的P+型集电极层3，P型离子可采用硼离子或二氟化硼离子，P+型集电极层3的厚度δ1在0.1～0.5um。本实用新型当P型注入能量为60-130KeV，注入剂量为8E14～3E15/cm2时，形成的P+型集电极层3的厚度δ1在0.2～0.4um；当对应P型注入能量为60-170KeV，注入剂量为8E14～3E15/cm2时，P+型集电极层3的厚度δ1在0.2～0.5um，可根据应用可做相应调整。本实用新型在背面沟槽4底部通过注入即可形成N+型场截止层2及P+型集电极层3，不需要薄片工艺即可实现背面FS结构。
⑹、将硅片1放入退火炉内进行退火，可采用常规退火处理，退火后，在背面淀积金属层5，可在背面溅射或蒸发Ti-Ni-Ag，使金属层5上的凸起5-1充满在对应的背面沟槽4内形成集电极，以增加与硅片接触面积，降低了背面接触电阻，增加了晶片的韧性，而不易碎片，热阻比厚片大大降低。
本实用新型的绝缘栅双极晶体管特性与薄片FS工艺及NPT工艺的特性对比，从图3可以看出，器件特性优于NPT工艺性能，压降和关断损耗都有所减小，工艺仅多了刻槽工艺，不需要使用到薄片工艺，制造成本无大的增加，且碎片率不会增加，能避免薄片工艺带来的不利影响。
Claims (7)
1.一种绝缘栅双极晶体管的背面结构，其特征在于：在硅片(1)的背面间隔设有背面沟槽(4)，背面沟槽(4)的槽壁与水平面之间的夹角α在60～88°，在背面沟槽(4)的沟槽底部及侧壁通过注入形成沟槽状的N+型场截止层(2)及沟槽状的P+型集电极层(3)，沟槽状的N+型场截止层(2)与N型衬底相连，沟槽状的P+型集电极层(3)与N+型场截止层(2)的槽底及侧壁相连，N+型场截止层(2)的沟槽顶面和P+型集电极层(3)的沟槽顶面与N+型集电极层(6)相连，连接在N+型集电极层(6)上的背面的金属层(5)及设置在对应背面沟槽(4)内金属层(5)的凸起(5-1)形成集电极。
2.根据权利要求1所述的绝缘栅双极晶体管的背面结构，其特征在于：所述硅片(1)上的背面沟槽(4)、N+型场截止层(2)上的沟槽和P+型集电极层(3)上的沟槽呈梯形。
3.根据权利要求1所述的绝缘栅双极晶体管的背面结构，其特征在于：所述背面沟槽(4)的深度h在10～100um，槽宽b在5～50um，两背面沟槽(4)中心距H在50～150um。
4.根据权利要求3所述的绝缘栅双极晶体管的背面结构，其特征在于：背面沟槽(4)的深度h在30～80um，槽宽b在10～40um，两沟槽中心距H为60～100um。
5.根据权利要求1所述的绝缘栅双极晶体管的背面结构，其特征在于：所述N+型集电极层(6)的厚度δ在0.1～0.5um，N+型场截止层(2)的厚度δ2在0.5～5um，P+型集电极层(3)的厚度δ1在0.1～0.5um。
6.根据权利要求5所述的绝缘栅双极晶体管的背面结构，其特征在于：所述N+型集电极层(6)的厚度δ在0.2～0.4um，而N+型场截止层(2)的厚度δ2在1～4um，P+型集电极层(3)的厚度δ1在0.2～0.4um。
7.根据权利要求1所述的绝缘栅双极晶体管的背面结构，其特征在于：所述背面沟槽(4)的槽壁与水平面之间的夹角α在62～80°之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521062479.8U CN205248280U (zh) | 2015-12-18 | 2015-12-18 | 绝缘栅双极晶体管的背面结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521062479.8U CN205248280U (zh) | 2015-12-18 | 2015-12-18 | 绝缘栅双极晶体管的背面结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205248280U true CN205248280U (zh) | 2016-05-18 |
Family
ID=55947358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521062479.8U Withdrawn - After Issue CN205248280U (zh) | 2015-12-18 | 2015-12-18 | 绝缘栅双极晶体管的背面结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205248280U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489638A (zh) * | 2015-12-18 | 2016-04-13 | 江苏宏微科技股份有限公司 | 绝缘栅双极晶体管的背面结构及其制作方法 |
| DE102022105532A1 (de) | 2022-03-09 | 2023-09-14 | Infineon Technologies Austria Ag | Bipolartransistor mit isoliertem gate |
-
2015
- 2015-12-18 CN CN201521062479.8U patent/CN205248280U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489638A (zh) * | 2015-12-18 | 2016-04-13 | 江苏宏微科技股份有限公司 | 绝缘栅双极晶体管的背面结构及其制作方法 |
| DE102022105532A1 (de) | 2022-03-09 | 2023-09-14 | Infineon Technologies Austria Ag | Bipolartransistor mit isoliertem gate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105489638B (zh) | 绝缘栅双极晶体管的背面结构及其制作方法 | |
| CN102184855B (zh) | 一种具有场截止构造的非穿通型沟槽igbt制造方法 | |
| CN102842610B (zh) | Igbt芯片及其制作方法 | |
| CN102142372A (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| CN103035521A (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN205248280U (zh) | 绝缘栅双极晶体管的背面结构 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN205159322U (zh) | 一种mosfet器件 | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN103794638A (zh) | 一种igbt器件及其制作方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN104934469A (zh) | 一种igbt终端结构及其制造方法 | |
| CN101819935B (zh) | 可控硅器件的复合平面终端钝化方法 | |
| CN105140121B (zh) | 具有载流子存储层的沟槽栅igbt制备方法 | |
| CN104299992B (zh) | 一种横向沟槽绝缘栅双极型晶体管及其制备方法 | |
| CN101866849B (zh) | 在沟槽底部制备氧化膜的方法 | |
| CN104616986A (zh) | 一种快恢复二极管的制备方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN101764061B (zh) | 功率金属氧化物半导体场效晶体管结构及其制程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20160518 Effective date of abandoning: 20181221 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20160518 Effective date of abandoning: 20181221 |