CN101764061B - 功率金属氧化物半导体场效晶体管结构及其制程方法 - Google Patents
功率金属氧化物半导体场效晶体管结构及其制程方法 Download PDFInfo
- Publication number
- CN101764061B CN101764061B CN2008101892547A CN200810189254A CN101764061B CN 101764061 B CN101764061 B CN 101764061B CN 2008101892547 A CN2008101892547 A CN 2008101892547A CN 200810189254 A CN200810189254 A CN 200810189254A CN 101764061 B CN101764061 B CN 101764061B
- Authority
- CN
- China
- Prior art keywords
- shallow
- epitaxial loayer
- source electrode
- channel structure
- shallow channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明是提供一种功率金属氧化物半导体场效晶体管的结构及其制程方法，其在组件单一记忆单元的源极接点区加入一沟道式电场屏护设计，可达到浅结(shallow junction)低导通电阻，此外利用源极接点区下重掺杂区结分布的改变而可保有较佳的雪崩崩溃能量，以提升组件雪崩崩溃能量的耐受度。
Description
技术领域
本发明是关于一种功率金属氧化物半导体场效晶体管(Power MOSFET)结构及其制程方法，尤指具有雪崩能量改进及可达浅结(shallow junction)的功率金属氧化物半导体场效晶体管。
背景技术
功率金属氧化物半导体场效晶体管(Power MOSFET)已被广泛使用在许多的应用上，例如分离组件、光电子组件、电源控制组件、直流对直流转换器、马达驱动等。这些应用需要一个特殊的崩溃电压、低导通电阻、高开关切换速度、和广大的安全操作区域。除此之外，对大部分的应用来说，功率金属氧化物半导体场效晶体管需要能够在有电感性负载的情形发生时被导通与截止。当功率金属氧化物半导体场效晶体管从导通被切换至截止时，此感应负载会在源极与漏极之间感应出一电磁力，并加快雪崩崩溃电流的增加速度；而当寄生的双极性晶体管被导通时，组件便会毁损。
因此，在这种情形之下，功率金属氧化物半导体场效晶体管必须保持大量的压力来避免破坏性失败的发生，此种能力即被称为组件的「强健性(ruggedness)」。一般而言，功率金属氧化物半导体场效晶体管的强健性是被定义在一个单一脉波电感性负载切换(Unclamped Inductive load Switching，UIS)的测试下，还能保持雪崩崩溃电流的雪崩崩溃能量的电流值。
然而，由于目前的功率金属氧化物半导体场效晶体管产品不断的在追求低导通电阻(turn-on resistance)，采用的手段是不断的以微缩组件的记忆单元间距(cell pitch)，以使记忆单元密度(cell density)增加。然而，在缩小记忆单元间距的设计下，虽然达到导通电阻下降的目的，但确也增加了整体电容值(Capacitance)及降低了组件的雪崩崩溃能量(Avalanche Energy)。
因此，如何发展出一种功率金属氧化物半导体场效晶体管的结构及其制程方法，使其具有低导通电阻外更具有较佳的雪崩能量，将是本发明所要积极批露之处。
发明内容
有鉴于上述已知功率金属氧化物半导体场效晶体管产品的缺憾，发明人有感其未臻于完善，遂竭其心智悉心研究克服，凭其从事该项产业多年的累积经验，进而研发出一种具有一沟道式场板阱(Field Plate Trench)设计的功率金属氧化物半导体场效晶体管结构及其制造方法，其是在组件单一单元(Single cell)的源极接点区加入一场板阱设计，以期达到浅结(shallow junction)低导通电阻及较佳的雪崩崩溃能量提升的目的。
为达上述目的，本发明的一较佳实施态样是提供一种功率金属氧化物半导体场效晶体管结构的制程方法，其包含下列步骤：(a)提供一衬底作为漏极，其上具有一外延层；(b)在所述外延层上蚀刻出一栅极浅沟道结构及一源极浅沟道结构；(c)在所述浅沟道的侧壁及底部形成氧化物层，并在所述沟道内沉积多晶硅结构；(d)进行一第一次离子注入制程，以在所述外延层中形成一浅基体结；(e)进行一第二次离子注入制程，以在所述外延层中形成一浅源极结；(f)沉积一介电质层，利用掩模光刻制程在所述外延层中蚀刻所述源极浅沟道结构以形成一源极接点区；(g)进行一倾角离子注入制程，以在所述源极浅沟道结构两侧的所述外延层中各形成一重掺杂区；及(h)沉积一金属导线以与所述源极接点区接触而形成一源极金属导线。
为达上述目的，本发明的另一较佳实施方式是提供一种功率金属氧化物半导体场效晶体管结构的制程方法，其包含下列步骤：提供一衬底作为漏极，其上具有一外延层；(a)进行一第一次离子注入制程，以在所述外延层中形成一浅基体结；(b)进行一第二次离子注入制程，以在所述外延层中形成一浅源极结；(c)在所述外延层上蚀刻出一栅极浅沟道结构及一源极浅沟道结构；(d)在所述浅沟道的侧壁及底部形成氧化物层，并在所述沟道内沉积多晶硅结构；(e)沉积一介电质层，利用掩模光刻制程在所述外延层中蚀刻所述源极浅沟道结构以形成一源极接点区；(f)进行一倾角离子注入制程，以在所述源极浅沟道结构两侧的所述外延层中各形成一重掺杂区；及(g)沉积一金属导线以与所述源极接点区接触而形成一源极金属导线。
在本发明的一实施例中，所述衬底为N+型红磷衬底，在所述衬底下具有一导电金属层，所述外延层为N-型外延层，所述N+型红磷衬底具有0～0.0015Ω-cm的电阻值。
在本发明的一实施例中，所述栅极浅沟道结构及所述源极浅沟道结构的纵横比约为1∶6，所述浅沟道结构在所述外延层中的蚀刻深度约为0.5～1.5μm 。
在本发明的一实施例中，所述浅基体结为一P-浅基体结，所述浅源极结为一N+浅源极结，所述重掺杂区为一P+重掺杂区。
在本发明的一实施例中，所述第一及第二次离子注入制程为全面性注入制程。
在本发明的一实施例中，所述源极接点区在所述外延层中的蚀刻深度约为0.1～0.7μm。
在本发明的一实施例中，所述倾角离子注入制程包含两次旋转倾角离子注入制程，其倾角约为正负7度。
为达上述目的，本发明的再一较佳实施方式是提供一种功率金属氧化物半导体场效晶体管结构，其包含：一衬底，在所述衬底的下表面具有一漏极金属导线以作为漏极接点；一外延层，是成长在所述衬底上，其中所述外延层更具有一栅极浅沟道结构及一源极浅沟道结构，在所述多个浅沟道结构的侧壁及底部形成有氧化物层并沉积有多晶硅结构以填满所述浅沟道结构；一浅基体结，位于所述外延层中，是由一第一次离子注入制程所形成；一浅源极结，位于所述浅基体结之上，是由一第二次离子注入制程所形成；一介电质层，形成于所述栅极浅沟道结构上；一源极接点区，是由蚀刻所述外延层及所述源极浅沟道结构所形成；二重掺杂区，位于所述源极浅沟道结构两侧的所述外延层中，是由一倾角离子注入制程所形成；及一源极金属导线，沉积在所述介电质层及所述源极接点区上以与所述源极接点区接触。
在本发明的一实施例中，所述衬底为N+型红磷衬底，所述外延层为N-型外延层，所述N+型红磷衬底具有0～0.0015Ω-cm的电阻值。
在本发明的一实施例中，所述栅极浅沟道结构及所述源极浅沟道结构的纵横比约为1∶6，所述浅沟道结构在所述外延层中的蚀刻深度约为0.5～1.5μm。
在本发明的一实施例中，所述浅基体结为一P-浅基体结，所述浅源极结为一N+浅源极结，所述重掺杂区为一P+重掺杂区。
在本发明的一实施例中，所述第一及第二次离子注入制程为全面性注入制程。
在本发明的一实施例中，所述源极接点区在所述外延层中的蚀刻深度约为0.1～0.7μm。
在本发明的一实施例中，所述倾角离子注入制程包含两次旋转倾角离子注入制程，其倾角约为正负7度。
附图说明
图1至图5为本发明较佳具体实施例的功率金属氧化物半导体场效晶体管结构的制造流程示意图。
具体实施方式
为充分了解本发明的目的、特征及功效，现藉由下述具体的实施例，并配合附图，对本发明做一详细说明，说明如后：
请参见图1至图5，是本发明较佳具体实施例的功率金属氧化物半导体场效晶体管结构的制造流程示意图，其中将以N通道型为示例予以说明。如图所示，本发明的功率金属氧化物半导体场效晶体管结构的制法包含下列步骤：首先，提供一衬底21，在所述衬底21上具有一外延层23，然后在所述外延层23上成长一氧化层25。在本实施例中，所述衬底21可为高浓度掺杂的N+型红磷衬底(Red phosphorous Substrate)，所述外延层23可为N-型外延层(N-typeEpitaxy layer)，而所述氧化层25可为二氧化硅层(SiO2)并可利用一热氧化制程来形成，其结构如图1所示。其中，所述衬底21可作为所述功率金属氧化物半导体场效晶体管结构的漏极，其下方表面可镀上一导电金属层以作为漏极接点(请见图5的漏极金属导线47)；所述衬底21亦可为一硅衬底；所述氧化层25是做为掩模层用；而所述N+型红磷衬底的电阻值较佳为具有0～0.0015Ω-cm的电阻值。
请参见图2，接着在所述氧化层25上透过掩模光刻制程(Maskphotolithograph)的方式形成图案化的一光阻层27(Photo Resist)，并以所述光阻层27为蚀刻掩模来蚀刻所述氧化层25，之后再蚀刻所述外延层23，进而形成一源极浅沟道结构28及二栅极浅沟道结构29a、29b。所述浅沟道结构28、29a及29b在所述外延层23中的蚀刻深度可为0.5～1.5μm，在本实施例中约为0.7～0.9μm，且较佳为具有约H∶W＝1∶6的高纵横比(high aspect ratio，H/W)。接着进行移除步骤，留下所述衬底21、所述外延层23及所述浅沟道结构28、29a及29b。
请参见图3，接着以热氧化制程形成一氧化硅层31在所述外延层23的表面及所述浅沟道结构28、29a及29b的侧壁及底部，之后进行一多晶硅层(PolySilicon)的沉积并填满所述浅沟道结构28、29a及29b，最后再蚀刻部分的所述多晶硅层及所述外延层23表面的所述氧化硅层31，而留下所述浅沟道结构28、29a及29b内的氧化硅层31及多晶硅结构33。接着，进行第一次离子注入制程以在所述外延层23中形成一P-浅基体结35(shallow P-body junction)，再进行第二次离子注入制程以在所述外延层23中形成一N+浅源极结37(shallow sourcejunction)，其结构如图3所示。在本实施例中，所述第一次及第二次离子注入可用全面性(blanket implantation)注入制程以节省掩模光刻制程的次数及成本，然也可采用掩模的方式来形成基体结或源极注入。第一次离子注入制程的浓度可为3E12～7E13，能量可为40keV-200keV，使所述P-浅基体结35在所述外延层23的注入深度可为0.45～1.45μm；而第二次离子注入制程的浓度约为1E15-2E16，能量可为40-100keV，使所述N+浅源极结37在所述外延层23的深度约为0.1～0.4μm。
前述实施例中是先进行所述浅沟道结构28、29a及29b的制作，接着才进行所述P-浅基体结35及所述N+浅源极结37的注入；而在另一实施例中，其程序可互相调换，即先进行所述P-浅基体结35及所述N+浅源极结37的注入，再进行所述浅沟道结构28、29a及29b的制作。其注入与制作方式皆相同，仅顺序不同。
请参见图4，随后沉积一介电质层39，再透过掩模光刻制程(Maskphotolithograph)的方式形成一图案化的光阻层(图未示)，以对所述介电质层39进行部分蚀刻。接着，去除掉上述光阻层后，以剩余下来的所述介电质层39当做掩模层，向下蚀刻所述外延层23(Si etch)。在本实施例中，所述介电质层39可为硼磷硅酸盐玻璃(Boron-Phosphosilicate glass，BPSG)介电质层。
上述所述外延层23的蚀刻深度可做适当的调整(Si etch depthadjustment)，其蚀刻深度可为0.1～0.7μm，而在本实施例中约为0.3～0.5μm。所述外延层23经过黄光显影及蚀刻后所形成的开口即为一源极接点区41(Source contact)。其中，由于蚀刻选择比的关系，蚀刻制程对于所述外延层23及所述多晶硅结构33的蚀刻速度不一，对于所述多晶硅结构33的蚀刻速度会较为快速而造成高度差(Si/Poly Si step height，poly recess)，如图5所示的所述多晶硅结构33表面低于所述源极接点区41的表面的情形，此种结构将影响后续重掺杂的结分布分布。
请继续参见图4，接着进行一倾角离子注入制程以在所述源极浅沟道结构28两侧的所述外延层23中各形成一P+重掺杂区43，其中所述多个P+重掺杂区43、所述多晶硅结构33、所述氧化硅层31、所述源极浅沟道结构28构成一沟道式场板(Field Plate)结构。在本实施例中，所述倾角离子注入制程可为两次的旋转倾角离子注入制程，倾角约为正负7度，而在所述源极浅沟道结构28两侧的所述外延层23中形成互相对称的所述P+重掺杂区43，其中旋转离子注入制程的注入浓度可为5E14-5E15，能量约为20keV-120keV。
如前所述，由于所述多晶硅结构33表面与所述源极接点区41表面的高度差，所述P+重掺杂区43的结分布(junction profile)是呈阶梯状，如图4所示。此种结分布增加了在N+源极区下P+掺杂区的面积，因而大幅降低在所述P-浅基体结35、所述源极金属导线45与所述源极接点区41间的寄生双极性晶体管被导通的机会，也因此大幅加强了雪崩崩溃能量的耐受度。
接着请参见图5，再以金属沉积(Metalization)及掩模光刻制程来形成金属连接导线，以及产生较佳的欧姆接触(ohmic contact)。前述金属连接导线为一源极金属导线45，加上先前的一漏极金属导线47，如此，具有一沟道式场板结构功率晶体管的三端子，栅极(Gate)、源极(Source)及漏极(Drain)便得以制作完成，而可达到浅结低导通电阻及提升雪崩能量的目的。
本发明可实际应用在功率金属氧化物半导体场效晶体管的结构内。根据前述方法，本发明同时揭示一种功率金属氧化物半导体场效晶体管的结构，请参阅图5，其结构包含：一衬底21，在所述衬底21的下表面具有一漏极金属导线47以作为漏极接点；一外延层23，是成长在所述衬底21上，其中所述外延层23更具有一栅极浅沟道结构29a、29b及一源极浅沟道结构28，在所述浅沟道结构的侧壁及底部形成有氧化物层31并沉积有多晶硅结构33以填满所述浅沟道结构；一浅基体结，位于所述外延层23中，是由一第一次离子注入制程所形成；一浅源极结，位于所述浅基体结35之上，是由一第二次离子注入制程所形成；一介电质层39，形成在所述栅极浅沟道结构29a、29b上；一源极接点区41，是由蚀刻所述外延层23及所述源极浅沟道结构28所形成；二重掺杂区，位于所述源极浅沟道结构28两侧的所述外延层23中，是由一倾角离子注入制程所形成；及一源极金属导线45，沉积在所述介电质层39及该源极接点区41上以与该源极接点区41接触。
在实际应用时，所述衬底21可为N+型红磷衬底，所述外延层23可为N-型外延层，其中所述N+型红磷衬底具有低于0.0015Ω2-cm的阻值。所述栅极浅沟道结构29a、29b及所述源极浅沟道结构28的纵横比约为1∶6，所述浅沟道结构在所述外延层23中的蚀刻深度可为0.5～1.5μm，在本实施例中约为0.7～0.9μm。所述浅基体结为一P-浅基体结35，所述浅源极结为一N+浅源极结37，所述多个重掺杂区为一P+重掺杂区43。所述源极接点区41在所述外延层23中的蚀刻深度可为0.1～0.7μm，而在本实施例中约为0.3～0.5μm。
如上所述，本发明完全符合专利三要件：新颖性、创造性和实用性。以新颖性和创造性而言，本发明是提供一种新的组件结构，可实现浅结来达成低导通电阻，并又能达到高雪崩能量及较低的电容值；就实用性而言，利用本发明所衍生的产品，当可充分满足目前市场的需求。
本发明在上文中已以较佳实施例揭露，然上述说明是以外延层为N-沟道的功率金属氧化物半导体场效晶体管来做说明，但本发明亦可适用于外延层为P-沟道的功率金属氧化物半导体场效晶体管，其中仅需将原本的P改为N，原本的N改为P即可实施本发明。此外，上述说明中，所述多个浅沟道结构的数量仅为一种示例，本领域技术人员应理解的是，该实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，举凡与该实施例等效的变化与置换，均应设为涵盖于本发明的范畴内。因此，本发明的保护范围当以的本发明的权利要求为准。
Claims (27)
1.一种功率金属氧化物半导体场效晶体管结构的制程方法，其特征在于，其包含下列步骤：
(a)提供一衬底作为漏极，其上具有一外延层；
(b)在所述外延层上蚀刻出一栅极浅沟道结构及一源极浅沟道结构；
(c)在所述多个浅沟道的侧壁及底部形成氧化物层，并在所述沟道内沉积多晶硅结构；
(d)进行一第一次离子注入制程，以在所述外延层中形成一浅基体结；
(e)进行一第二次离子注入制程，以在所述外延层中形成一浅源极结；
(f)沉积一介电质层，利用掩模光刻制程在所述外延层中蚀刻所述源极浅沟道结构以形成一源极接点区；
(g)进行一倾角离子注入制程，以在所述源极浅沟道结构两侧的所述外延层中各形成一重掺杂区；及
(h)沉积一金属导线以与所述源极接点区接触而形成一源极金属导线。
2.如权利要求1所述的制程方法，其特征在于，所述衬底为N+型红磷衬底，在所述衬底下具有一导电金属层，所述外延层为N-型外延层。
3.如权利要求2所述的制程方法，其特征在于，所述N+型红磷衬底具有0～0.0015Ω-cm的电阻值。
4.如权利要求1所述的制程方法，其特征在于，所述栅极浅沟道结构及所述源极浅沟道结构的纵横比为1∶6。
5.如权利要求4所述的制程方法，其特征在于，所述栅极浅沟道结构及所述源极浅沟道结构在所述外延层中的蚀刻深度为0.5～1.5μm。
6.如权利要求1所述的制程方法，其特征在于，所述浅基体结为一P-浅基体结，所述浅源极结为一N+浅源极结，所述多个重掺杂区为一P+重掺杂区。
7.如权利要求1所述的制程方法，其特征在于，所述第一及第二次离子注入制程为全面性注入制程。
8.如权利要求1所述的制程方法，其特征在于，所述源极接点区在所述外延层中的蚀刻深度为0.1～0.7μm。
9.如权利要求1所述的制程方法，其特征在于，所述倾角离子注入制程包含两次旋转倾角离子注入制程，其倾角为正负7度。
10.一种功率金属氧化物半导体场效晶体管结构的制程方法，其特征在于，包含下列步骤：
(a)提供一衬底作为漏极，其上具有一外延层；
(b)进行一第一次离子注入制程，以在所述外延层中形成一浅基体结；
(c)进行一第二次离子注入制程，以在所述外延层中形成一浅源极结；
(d)在所述外延层上蚀刻出一栅极浅沟道结构及一源极浅沟道结构；
(e)在所述多个浅沟道的侧壁及底部形成氧化物层，并在所述沟道内沉积多晶硅结构；
(f)沉积一介电质层，利用掩模光刻制程在所述外延层中蚀刻所述源极浅沟道结构以形成一源极接点区；
(g)进行一倾角离子注入制程，以在所述源极浅沟道结构两侧的所述外延层中各形成一重掺杂区；及
(h)沉积一金属导线以与所述源极接点区接触而形成一源极金属导线。
11.如权利要求10所述的制程方法，其特征在于，所述衬底为N+型红磷衬底，在所述衬底下具有一导电金属层，所述外延层为N-型外延层。
12.如权利要求11所述的制程方法，其特征在于，所述N+型红磷衬底具有0～0.0015Ω-cm的电阻值。
13.如权利要求10所述的制程方法，其特征在于，所述栅极浅沟道结构及所述源极浅沟道结构的纵横比为1∶6。
14.如权利要求13所述的制程方法，其特征在于，所述栅极浅沟道结构及所述源极浅沟道结构在所述外延层中的蚀刻深度为0.5～1.5μm。
15.如权利要求10所述的制程方法，其特征在于，所述浅基体结为一P-浅基体结，所述浅源极结为一N+浅源极结，所述重掺杂区为一P+重掺杂区。
16.如权利要求10所述的制程方法，其特征在于，所述第一及第二次离子注入制程为全面性注入制程。
17.如权利要求10所述的制程方法，其特征在于，所述源极接点区在所述外延层中的蚀刻深度为0.1～0.7μm。
18.如权利要求10所述的制程方法，其特征在于，所述倾角离子注入制程包含两次旋转倾角离子注入制程，其倾角为正负7度。
19.一种功率金属氧化物半导体场效晶体管结构，其特征在于，包含：
一衬底，在所述衬底的下表面具有一漏极金属导线以作为漏极接点；
一外延层，是成长在所述衬底上，其特征在于，所述外延层更具有一栅极浅沟道结构及一源极浅沟道结构，在所述浅沟道结构的侧壁及底部形成有氧化物层并沉积有多晶硅结构以填满所述浅沟道结构；
一浅基体结，位在所述外延层中，是由一第一次离子注入制程所形成；
一浅源极结，位在所述浅基体结之上，是由一第二次离子注入制程所形成；
一介电质层，形成在所述栅极浅沟道结构上；
一源极接点区，是由蚀刻所述外延层及所述源极浅沟道结构所形成；
二重掺杂区，位在所述源极浅沟道结构两侧的所述外延层中，是由一倾角离子注入制程所形成；及
一源极金属导线，沉积在所述介电质层及所述源极接点区上以与所述源极接点区接触。
20.如权利要求19所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述衬底为N+型红磷衬底，所述外延层为N-型外延层。
21.如权利要求20所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述N+型红磷衬底具有0～0.0015Ω-cm的电阻值。
22.如权利要求19所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述栅极浅沟道结构及所述源极浅沟道结构的纵横比为1∶6。
23.如权利要求22所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述栅极浅沟道结构及所述源极浅沟道结构在所述外延层中的蚀刻深度为0.5～1.5μm。
24.如权利要求19所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述浅基体结为一P-浅基体结，所述浅源极结为一N+浅源极结，所述重掺杂区为一P+重掺杂区。
25.如权利要求19所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述第一及第二次离子注入制程为全面性注入制程。
26.如权利要求19所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述源极接点区在所述外延层中的蚀刻深度为0.1～0.7μm。
27.如权利要求19所述的功率金属氧化物半导体场效晶体管结构，其特征在于，所述倾角离子注入制程包含两次旋转倾角离子注入制程，其倾角为正负7度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101892547A CN101764061B (zh) | 2008-12-26 | 2008-12-26 | 功率金属氧化物半导体场效晶体管结构及其制程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101892547A CN101764061B (zh) | 2008-12-26 | 2008-12-26 | 功率金属氧化物半导体场效晶体管结构及其制程方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101764061A CN101764061A (zh) | 2010-06-30 |
| CN101764061B true CN101764061B (zh) | 2012-05-30 |
Family
ID=42495148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101892547A Active CN101764061B (zh) | 2008-12-26 | 2008-12-26 | 功率金属氧化物半导体场效晶体管结构及其制程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101764061B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112287506A (zh) * | 2019-07-10 | 2021-01-29 | 尼克森微电子股份有限公司 | 功率金属氧化物半导体晶体管的模拟模型 |
| CN111415864A (zh) * | 2020-03-18 | 2020-07-14 | 上海晶盟硅材料有限公司 | 超重掺红磷衬底外延方法 |
| CN116403910B (zh) * | 2023-05-29 | 2023-08-22 | 深圳市威兆半导体股份有限公司 | 碳化硅mosfet器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0011477A1 (en) * | 1978-11-13 | 1980-05-28 | Xerox Corporation | Self-aligned MESFET and method of making same |
| US20020019099A1 (en) * | 1999-04-22 | 2002-02-14 | Richard K. Williams | Super self-aligned trench-gate dmos with reduced on-resistance |
| CN1599044A (zh) * | 2003-09-16 | 2005-03-23 | 茂德科技股份有限公司 | 功率金属氧化物半导体场效应晶体管的制造方法 |
| CN101071826A (zh) * | 2002-05-03 | 2007-11-14 | 快捷半导体有限公司 | 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术 |
-
2008
- 2008-12-26 CN CN2008101892547A patent/CN101764061B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0011477A1 (en) * | 1978-11-13 | 1980-05-28 | Xerox Corporation | Self-aligned MESFET and method of making same |
| US20020019099A1 (en) * | 1999-04-22 | 2002-02-14 | Richard K. Williams | Super self-aligned trench-gate dmos with reduced on-resistance |
| CN101071826A (zh) * | 2002-05-03 | 2007-11-14 | 快捷半导体有限公司 | 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术 |
| CN1599044A (zh) * | 2003-09-16 | 2005-03-23 | 茂德科技股份有限公司 | 功率金属氧化物半导体场效应晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101764061A (zh) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN107403839B (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN103035720B (zh) | 超级结器件及其制作方法 | |
| US20190013383A1 (en) | Silicon carbide mosfet device and method for manufacturing the same | |
| CN106876472B (zh) | 一种电荷耦合功率mosfet器件及其制造方法 | |
| CN104576743A (zh) | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 | |
| CN102610635A (zh) | 一种高密度缓变场限环结构及其制造工艺 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN101043053A (zh) | 具有改善性能的功率半导体器件和方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN104412365A (zh) | 具有减小宽度的下沉区 | |
| CN106571394A (zh) | 功率器件及其制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN101764061B (zh) | 功率金属氧化物半导体场效晶体管结构及其制程方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN104377245A (zh) | 一种沟槽型mos器件及其制造方法和终端保护结构 | |
| WO2021068420A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN204375758U (zh) | 具有超高元胞密度的深沟槽功率mos器件 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN101924104B (zh) | 金属氧化物半导体的结构及其制造方法 | |
| CN201392837Y (zh) | 功率金属氧化物半导体场效晶体管结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |