CN102610635A - 一种高密度缓变场限环结构及其制造工艺 - Google Patents
一种高密度缓变场限环结构及其制造工艺 Download PDFInfo
- Publication number
- CN102610635A CN102610635A CN2012100811360A CN201210081136A CN102610635A CN 102610635 A CN102610635 A CN 102610635A CN 2012100811360 A CN2012100811360 A CN 2012100811360A CN 201210081136 A CN201210081136 A CN 201210081136A CN 102610635 A CN102610635 A CN 102610635A
- Authority
- CN
- China
- Prior art keywords
- field limiting
- limiting ring
- ring
- field
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种高密度缓变场限环结构及其制造工艺，属于开关型高压功率器件技术领域。环绕于器件元胞区的四周的缓变场限环结构主要包括与各场限环相对应的场板以及一个截止环，场限环从器件元胞区的边缘开始向截止环依次排列。场限环中的主结环与器件元胞区pbody相互重叠，各场限环之间的距离不等，从第1场限环向外，相邻的场限环之间的距离依次增加，每个场限环的半径依次减小，相邻场限环的重叠度依次变小，最外的场限环互相分离。该缓变场限环结构未增加工艺的复杂性，具有器件集成度高以及工艺窗口大的显著特点，大幅度降低功率器件外围结终端结构占用面积，提高了功率器件整体上的集成度，从而降低了功率器件的制备成本，适合应用于功率器件的大规模工业生产。
Description
技术领域
本发明涉及一种高密度缓变场限环结构及其制造工艺，是关于一种IGBT的外围结终端结构及其制造工艺，属于开关型高压功率器件技术领域。
背景技术
IGBT是新型的功率器件，适合于击穿电压大于600V的应用范围。IGBT是电力电子技术的核心元件，具有以下特出的优点：①耐压高，②导通电阻低、电流密度大，③导通时器件压降低，④开关速度高，⑤驱动功率小等特点，决定着电能转换模块的转换效率，微型化、智能化程度。在快速开关电源、电子整流器、电动汽车助动车、空调机、微波炉、风能转换、太阳能转换等诸多产业有广泛的应用。
IGBT主要由并联排列器件元胞区和外围结终端区构成。如果没有外围结终端区，在外加电压Vce时，虽然并联的各器件元胞区的电压大致相同，最外围的元胞由于pn结的曲率效应，沿着表面水平方向会有很大的电场，从而使得器件的击穿电压只有平面结的20％甚至更低。结终端结构的主要作用就是，把竖向外加电压沿着水平方向比较均匀地分散到结终端的结构之中，降低各处的电场密度，从而提高器件的击穿电压以致于达到或者接近件元胞区平面结的击穿电压。由此，结终端技术是IGBT等功率器件的关键技术之一。
从整体来看，以IGBT为主的功率器件，核心问题是高密度集成和突破硅极限两大问题。其中，高密度集成就是元胞区和外围结终端区在尺寸上的按比例缩减，降低整个器件所占用的面积。而突破硅极限的要求，是为了进一步降低器件本身的能量损耗，并达到其物理极限所能允许的最小功耗，这样才能确保其能量转换效率的优势，也更有利于功率器件本身的可靠性和抗干扰能力。为了极大的提高器件元胞区的高密度集成，人们需要减少器件区的pbody的结深；而这会使得pn结的曲率效应更加严重，从而需要调整外围结终端区的结构，以确保击穿电压的稳定甚至提高。可见，器件元胞区和外围结终端区之间，高密度集成和突破硅极限之间是相互关联的。
目前，广泛采用的外围结终端结构主要有场限环、场板、沟槽终端，JTE，SIPOS等技术。由于目前技术上的不足，无一例外地表现出占用过大面积的缺点.在以IGBT为主的高压功率器件中，最为主流的外围结终端结构为场限环和场板技术.器件的高密度集成需要进一步缩减外围结终端的尺寸。
发明内容
本发明提供一种高密度缓变场限环结构及其制造工艺，其目的主要是在不影响器件整体性能的基础上，减低对设备的要求，提高外围结终端的集成度，降低结终端占用面积，提高产品竞争力。
本发明所采用的技术方案是：一种高密度缓变场限环结构，该结构的中间为功率器件元胞区元胞阵列并联而成，而缓变场限环结构环绕于器件元胞区的四周。所述结构主要包括与各场限环相对应的场板以及一个截止环，场限环从器件元胞区的边缘开始向截止环依次排列；器件元胞区包括栅氧化层和多晶硅，器件元胞区pbody位于器件元胞区内和边缘的硅片表面层；所述场板的上部位于介质层中，下部位于场氧化硅层中；场氧化层经刻蚀后留下环带状刻蚀槽，与元胞区栅氧化层为同一制造层的栅氧化层位于环带状刻蚀槽底部，所述场板填满每个环带状刻蚀槽并延伸到刻蚀槽的两边的场氧化层表面之上，而且在外表面上延伸的部分比在里表面上大一些，底面与栅氧化层相接触；每个环带状刻蚀槽的宽度从里向外是逐步减小的；相对应地，在每个环带状刻蚀槽下为半径不同的场限环；场限环为第二导电类型的掺杂区，与第一导电类型的衬底形成半圆形pn结，但与器件元胞区pbody为不同制造层；场限环包括主结环和从第1场限环-第n个场限环，主结环与器件元胞区pbody相互重叠；所述场限环之间的距离不等，从第1场限环向外，相邻的场限环之间的距离依次增加，每个场限环的半径依次减小，相邻场限环的重叠度依次变小，最外的场限环互相分离；所述截止环位于结终端的最外围，由N+掺杂区以及位于其上的金属层所组成，两者通过接触孔相互连接，形成浮空的等电位截止环。
所述场板由金属层和氧化层组成，而氧化硅层由场氧化硅层和介质层组成，场板的金属层坐落在介质层之上，并和每个场限环一一对应并位于其上方；场板的金属层和场限环之间没有多晶硅。
所述截止环由第二导电类型的掺杂区与截止环深注入N+掺杂区构成，该第二导电类型的掺杂区和器件元胞区p-body为同一制造层，用此类截止环可省去pbody光罩；截止环区金属层和该第二导电类型的掺杂区以及截止环深注入N+掺杂区相互连接，形成浮空的等电位截止环。
所述缓变场限环结构采用主结环和其余6个场限环时，最外的第5场限环和第6场限环之间不重叠。
所述缓变场限环结构采用主结环和其余8个场限环时，最外的第6场限环、第7场限环和第8场限环相互之间不重叠，而且在外侧的间距依次增加。
所述缓变场限环结构采用主结环和其余10个场限环时，最外的第7场限环、第8场限环、第9场限环和第10场限环相互之间不重叠，而且在外侧的间距依次增加。
所述的一种高密度缓变场限环结构的制造工艺包含如下步骤：
(1)工艺衬底为第一导电掺杂类型的半导体区熔型硅片，而衬底掺杂浓度根据产品的要求有不同，但一般在2e14/cm3以下；
(2)通过炉管氧化形成场氧化硅层，一般在0.6-1um左右；
(3)在衬底正面选择性地用场氧光罩进行掩蔽和刻蚀场氧化硅层，定义出器件元胞区和缓变场限环结构区域；
(4)用光刻胶定义出外围结终端区域，并以经过场氧刻蚀的场氧化硅层作为硬掩膜，进行第二导电类型杂质离子注入，注入杂质为硼(B)，能量为120KeV，剂量在1e12-3e12之间，注入完成后去除光刻胶；
(5)通过炉管进行长时间高温退火，温度在1200℃，退火时间和产品的要求有关，对于6个场限环，8个场限环和10个场限环的产品所用的时间分别在10，30，80小时，以形成缓变场限环结构；
(6)在具有场氧化硅层阻挡衬底正面进行第二导电类型杂质离子注入，并通过炉管推结形成器件元胞区pbody区域；
(7)在衬底正面形成氧化硅牺牲层，选择性的掩蔽和刻蚀氧化硅牺牲层，形成深沟槽刻蚀的硬掩蔽；
(8)在具有硬掩膜的衬底正面刻蚀形成深沟槽；
(9)刻蚀去除氧化硅牺牲层；
(10)炉管氧化在衬底正面及深沟槽表面形成栅氧化层；
(11)在栅氧层表面沉积第一掺杂类型导电多晶硅层并确保沟槽内填满多晶硅；
(12)用光刻胶定义出外围结终端区的多晶硅场板结构以及器件元胞区的栅极多晶硅区域，进行多晶硅的干法刻蚀，形成多晶硅场板和栅极多晶硅，工艺完成后去胶；
(13)在具有场氧化硅层阻挡衬底正面进行第一导电类型杂质离子注入通过快速退火形成器件元胞N+掺杂区以及截止环深注入N+掺杂区；
(14)在衬底正面沉积PSG，或BSG，或BPSG磷鹏玻璃的介质层；
(15)选择性地掩蔽和刻蚀介质层，或刻蚀一定深度的硅并穿透N+掺杂区掺杂区底部以及刻蚀一定深度的多晶硅，形成器件元胞区的接触孔和截止环的接触孔；
(16)在介质层表面通过PVD沉积法形成金属层；
(17)选择性的掩蔽和刻蚀金属层。
本发明的有益效果是：这种高密度缓变场限环结构的中间为功率器件元胞区元胞阵列并联而成，而缓变场限环结构环绕于器件元胞区的四周。缓变场限环结构主要包括与各场限环相对应的场板以及一个截止环，场限环从器件元胞区的边缘开始向截止环依次排列。场限环包括主结环和从第1场限环-第n个场限环，主结环与器件元胞区pbody相互重叠；各场限环之间的距离不等，从第1场限环向外，相邻的场限环之间的距离依次增加，每个场限环的半径依次减小，相邻场限环的重叠度依次变小，最外的场限环互相分离。该缓变场限环结构未增加工艺的复杂性，具有器件集成度高以及工艺窗口大的显著特点，大幅度降低功率器件外围结终端结构占用面积，提高了功率器件整体上的集成度，从而降低了功率器件的制备成本，适合应用于功率器件的大规模工业生产。
附图说明
图1是一种IGBT外围高密度缓变场限环结构光罩外形图。
图2是600V IGBT外围高密度缓变场限环结构A-A截面图。
图3是600V IGBT外围高密度缓变场限环结构B-B截面图。
图4是1200V IGBT外围高密度缓变场限环结构A-A截面图。
图5是1200V IGBT外围高密度缓变场限环结构B-B截面图。
图6是1700V IGBT外围高密度缓变场限环结构A-A截面图。
图7是1700V IGBT外围高密度缓变场限环结构B-B截面图。
图中：1、器件元胞区，2、场限环，2a-2k、主结环和第1个-第10个场限环，3、场板，3a-3k、主结场板和其余第1个-第10个场板，4、截止环，5、器件元胞区pbody，6、栅氧化层；7、多晶硅，8、N+掺杂区，9、场氧化层，10、介质层，11、金属层。
具体实施方式
图1、2、3示出了600V IGBT外围高密度缓变场限环的结构图。图中，在高密度缓变场限环结构的中间为功率器件元胞区元胞阵列并联而成，而缓变场限环结构环绕于器件元胞区的四周。缓变场限环结构主要包括与六个场限环2相对应的六个场板3以及一个截止环4，场限环2从器件元胞区1的边缘开始向截止环4依次排列。场板3由金属层和氧化层组成，而氧化硅层由场氧化硅层9和介质层10组成，场板3的金属层坐落在介质层10之上，并和每个场限环2一一对应并位于其上方。场板3的金属层11和场限环2之间没有多晶硅。截止环4由第二导电类型的掺杂区与截止环深注入N+掺杂区8构成，第二导电类型的掺杂区和器件元胞区p-body5为同一制造层，用此类截止环可省去pbody光罩。截止环区金属层11和该第二导电类型的掺杂区以及截止环深注入N+掺杂区8相互连接，形成浮空的等电位截止环。
器件元胞区1包括栅氧化层6和多晶硅7，器件元胞区pbody5位于器件元胞区1内和边缘的硅片表面层。场板3的上部位于介质层10中，下部位于场氧化硅层9中。场氧化层9经刻蚀后留下环带状刻蚀槽，与元胞区栅氧化层6为同一制造层的栅氧化层位于环带状刻蚀槽底部，场板3填满每个环带状刻蚀槽并延伸到刻蚀槽的两边的场氧化层表面之上，而且在外表面上延伸的部分比在里表面上大一些，底面与栅氧化层6相接触。每个环带状刻蚀槽的宽度从里向外是逐步减小的，相对应地，在每个环带状刻蚀槽下为半径不同的场限环2。场限环2为第二导电类型的掺杂区，与第一导电类型的衬底形成半圆形pn结，但与器件元胞区pbody5为不同制造层；场限环2包括主结环2a和从第1场限环2b-第六个场限环2g，主结环2a与器件元胞区pbody5相互重叠。场限环2之间的距离不等，从第1场限环2b向外，相邻的场限环2之间的距离依次增加，每个场限环2的半径依次减小，相邻场限环2的重叠度依次变小，最外的第5场限环2f和第6场限环2g互相分离。截止环4位于结终端的最外围，由N+掺杂区8以及位于其上的金属层11所组成，两者通过接触孔相互连接，形成浮空的等电位截止环。
图1、4、5示出了1200V IGBT外围高密度缓变场限环的结构图。图中，缓变场限环结构主要包括与八个场限环2相对应的八个场板3以及一个截止环4，场限环2从器件元胞区1的边缘开始向截止环4依次排列。场限环2包括主结环2a和从第1场限环2b-第8个场限环2i，主结环2a与器件元胞区pbody5相互重叠。场限环2之间的距离不等，从第1场限环2b向外，相邻的场限环2之间的距离依次增加，每个场限环2的半径依次减小，相邻场限环2的重叠度依次变小，最外的第6场限环2g、第7场限环2h和第8场限环2i相互之间不重叠，而且在外侧的间距依次增加。其它结构同图2、3所述。
图1、6、7示出了1700V IGBT外围高密度缓变场限环的结构图。图中，缓变场限环结构主要包括十个场限环2相对应的十个场板3以及一个截止环4，场限环2从器件元胞区1的边缘开始向截止环4依次排列。场限环2包括主结环2a和从第1场限环2b-第10个场限环2k，主结环2a与器件元胞区pbody5相互重叠。场限环2之间的距离不等，从第1场限环2b向外，相邻的场限环2之间的距离依次增加，每个场限环2的半径依次减小，相邻场限环2的重叠度依次变小，最外的第8场限环2i、第9场限环2j和第10场限环2k相互之间不重叠，而且在外侧的间距依次增加。其它结构同图2、3所述。
上述的高密度缓变场限环结构与前人提出的所谓缓变掺杂技术是有本质区别的。因为缓变掺杂技术主要是某一区域内的掺杂是缓变的，而渐变的场限环技术主要是场限环的结深是渐变的。所以两者是完全不同的技术。而且采用了以下最优参数组合：
(1)di，i+1+2＝di+1，i+2
(2)Wi＝W×0.1×(n-i+1)
在最新技术研发中，证明以上最佳设计可应用于600-3000V的IGBT器件外围结终端技术，而具有十分突出的优点。
下面介绍外围场限环结终端的制备工艺：
1、外围场限环结终端的制备工艺，是在器件区pbody形成前独立完成的工艺，分为以下步骤：
(1)场氧化层沉积；
(2)按照以上外围场限环结终端的新型设计实现光刻和干法场氧刻蚀；
(3)deep-pbody离子注入；
(4)deep-pbody炉管扩散。
完成制备工艺后，经过杂质的横向扩散，起始的场限环之间已经部分地实现了p型区域的连通，但外围的场限环是分立的，并且结深逐步变浅，结间距逐步增加。此种倾斜的杂质分布，有利于实现平面结的电势分布，从而在相对较小的宽度内，实现击穿电压的提高，并具有很大的制备工艺窗口。
上述的高密度缓变场限环结构的制备工艺详细过程同前面所介绍，这里不再赘述。
Claims (7)
1.一种高密度缓变场限环结构，该结构的中间为功率器件元胞区元胞阵列并联而成，而缓变场限环结构环绕于器件元胞区的四周，其特征在于：所述结构主要包括与各场限环(2)相对应的场板(3)以及一个截止环(4)，场限环(2)从器件元胞区(1)的边缘开始向截止环(4)依次排列；器件元胞区(1)包括栅氧化层(6)和多晶硅(7)，器件元胞区pbody(5)位于器件元胞区(1)内和边缘的硅片表面层；所述场板(3)的上部位于介质层(10)中，下部位于场氧化硅层(9)中；场氧化层(9)经刻蚀后留下环带状刻蚀槽，与元胞区栅氧化层(6)为同一制造层的栅氧化层(6)位于环带状刻蚀槽底部，所述场板(3)填满每个环带状刻蚀槽并延伸到刻蚀槽的两边的场氧化层表面之上，而且在外表面上延伸的部分比在里表面上大一些，底面与栅氧化层(6)相接触；每个环带状刻蚀槽的宽度从里向外是逐步减小的；相对应地，在每个环带状刻蚀槽下为半径不同的场限环(2)；场限环(2)为第二导电类型的掺杂区，与第一导电类型的衬底形成半圆形pn结，但与器件元胞区pbody(5)为不同制造层；场限环(2)包括主结环(2a)和从第1场限环(2b)-第n个场限环，主结环(2a)与器件元胞区pbody(5)相互重叠；所述场限环(2)之间的距离不等，从第1场限环(2b)向外，相邻的场限环(2)之间的距离依次增加，每个场限环(2)的半径依次减小，相邻场限环(2)的重叠度依次变小，最外的场限环(2)互相分离；所述截止环(4)位于结终端的最外围，由N+掺杂区(8)以及位于其上的金属层(11)所组成，两者通过接触孔相互连接，形成浮空的等电位截止环。
2.根据权利要求1所述的一种高密度缓变场限环结构，其特征在于：所述场板(3)由金属层和氧化层组成，而氧化硅层由场氧化硅层(9)和介质层(10)组成，场板(3)的金属层坐落在介质层(10)之上，并和每个场限环(2)一一对应并位于其上方；场板(3)的金属层(11)和场限环(2)之间没有多晶硅。
3.根据权利要求1所述的一种高密度缓变场限环结构，其特征在于：所述截止环(4)由第二导电类型的掺杂区与截止环深注入N+掺杂区(8)构成，该第二导电类型的掺杂区和器件元胞区p-body(5)为同一制造层，用此类截止环可省去pbody光罩；截止环区金属层(11)和该第二导电类型的掺杂区以及截止环深注入N+掺杂区(8)相互连接，形成浮空的等电位截止环。
4.根据权利要求1所述的一种高密度缓变场限环结构，其特征在于：所述缓变场限环结构采用主结环和其余6个场限环(2)时，最外的第5场限环(2f)和第6场限环(2g)之间不重叠。
5.根据权利要求1所述的一种高密度缓变场限环结构，其特征在于：所述缓变场限环结构采用主结环和其余8个场限环(2)时，最外的第6场限环(2g)、第7场限环(2h)和第8场限环(2i)相互之间不重叠，而且在外侧的间距依次增加。
6.根据权利要求1所述的一种高密度缓变场限环结构，其特征在于：所述缓变场限环结构采用主结环和其余10个场限环(2)时，最外的第7场限环(2h)、第8场限环(2i)、第9场限环(2j)和第10场限环(2k)相互之间不重叠，而且在外侧的间距依次增加。
7.根据权利要求1所述的一种高密度缓变场限环结构的制造工艺，其特征在于：所述制造工艺包含如下步骤：
(1)工艺衬底为第一导电掺杂类型的半导体区熔型硅片，而衬底掺杂浓度根据产品的要求有不同，但一般在2e14/cm3以下；
(2)通过炉管氧化形成场氧化硅层(9)，一般在0.6-1um左右；
(3)在衬底正面选择性地用场氧光罩进行掩蔽和刻蚀场氧化硅层(9)，定义出器件元胞区(1)和缓变场限环结构区域；
(4)用光刻胶定义出外围结终端区域，并以经过场氧刻蚀的场氧化硅层(9)作为硬掩膜，进行第二导电类型杂质离子注入，注入杂质为硼，能量为120KeV，剂量在1e12-3e12之间，注入完成后去除光刻胶；
(5)通过炉管进行长时间高温退火，温度在1200℃，退火时间和产品的要求有关，对于6个场限环(2)，8个场限环(2)和10个场限环(2)的产品所用的时间分别在10，30，80小时，以形成缓变场限环结构；
(6)在具有场氧化硅层(9)阻挡衬底正面进行第二导电类型杂质离子注入，并通过炉管推结形成器件元胞区pbody区域(5)；
(7)在衬底正面形成氧化硅牺牲层，选择性的掩蔽和刻蚀氧化硅牺牲层，形成深沟槽刻蚀的硬掩蔽；
(8)在具有硬掩膜的衬底正面刻蚀形成深沟槽；
(9)刻蚀去除氧化硅牺牲层；
(10)炉管氧化在衬底正面及深沟槽表面形成栅氧化层(6)；
(11)在栅氧层表面沉积第一掺杂类型导电多晶硅层并确保沟槽内填满多晶硅；
(12)用光刻胶定义出外围结终端区的多晶硅场板结构以及器件元胞区(1)的栅极多晶硅(7)区域，进行多晶硅的干法刻蚀，形成多晶硅场板和栅极多晶硅(7)，工艺完成后去胶；
(13)在具有场氧化硅层(9)阻挡衬底正面进行第一导电类型杂质离子注入通过快速退火形成器件元胞N+掺杂区(8)以及截止环深注入N+掺杂区(8)；
(14)在衬底正面沉积PSG，或BSG，或BPSG磷鹏玻璃的介质层(10)；
(15)选择性地掩蔽和刻蚀介质层(10)，或刻蚀一定深度的硅并穿透N+掺杂区(8)掺杂区底部以及刻蚀一定深度的多晶硅(7)，形成器件元胞区(1)的接触孔和截止环(4)的接触孔；
(16)在介质层(10)表面通过PVD沉积法形成金属层(11)；
(17)选择性的掩蔽和刻蚀金属层(11)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210081136.0A CN102610635B (zh) | 2012-03-26 | 2012-03-26 | 一种高密度缓变场限环结构及其制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210081136.0A CN102610635B (zh) | 2012-03-26 | 2012-03-26 | 一种高密度缓变场限环结构及其制造工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102610635A true CN102610635A (zh) | 2012-07-25 |
| CN102610635B CN102610635B (zh) | 2014-04-02 |
Family
ID=46527898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210081136.0A Expired - Fee Related CN102610635B (zh) | 2012-03-26 | 2012-03-26 | 一种高密度缓变场限环结构及其制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102610635B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022114A (zh) * | 2012-11-02 | 2013-04-03 | 国网智能电网研究院 | 一种基于截止环的高压大功率igbt芯片及其设计方法 |
| CN104409477A (zh) * | 2014-11-21 | 2015-03-11 | 中国科学院微电子研究所 | 一种场限环结终端结构的优化设计方法 |
| CN104810285A (zh) * | 2014-01-23 | 2015-07-29 | 北大方正集团有限公司 | 一种平面vdmos环区制造方法和系统 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN106206700A (zh) * | 2015-05-27 | 2016-12-07 | 丰田自动车株式会社 | 半导体装置 |
| CN106298479A (zh) * | 2015-06-11 | 2017-01-04 | 北大方正集团有限公司 | 一种功率器件的结终端扩展结构及其制造方法 |
| CN108735812A (zh) * | 2017-04-25 | 2018-11-02 | 株式会社村田制作所 | 半导体装置 |
| CN109962016A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件的制备方法 |
| WO2019178903A1 (zh) * | 2018-03-22 | 2019-09-26 | 北京世纪金光半导体有限公司 | 一种空间剂量调制jte与场线环构成的混合节终端保护结构及其制备方法 |
| CN113812005A (zh) * | 2019-05-14 | 2021-12-17 | 棱镜传感器公司 | 具有场限环配置的x射线传感器 |
| CN115602722A (zh) * | 2022-11-24 | 2023-01-13 | 深圳市威兆半导体股份有限公司（Cn） | 绝缘栅双极型晶体管 |
| CN113812005B (zh) * | 2019-05-14 | 2024-05-28 | 棱镜传感器公司 | 具有场限环配置的x射线传感器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777373A (en) * | 1994-01-04 | 1998-07-07 | Motorola, Inc. | Semiconductor structure with field-limiting rings and method for making |
| US5804868A (en) * | 1992-09-17 | 1998-09-08 | Hitachi, Ltd. | Semiconductor device having planar junction |
| JP2000124442A (ja) * | 1998-10-21 | 2000-04-28 | Meidensha Corp | 半導体装置の製造方法および半導体装置 |
-
2012
- 2012-03-26 CN CN201210081136.0A patent/CN102610635B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804868A (en) * | 1992-09-17 | 1998-09-08 | Hitachi, Ltd. | Semiconductor device having planar junction |
| US5777373A (en) * | 1994-01-04 | 1998-07-07 | Motorola, Inc. | Semiconductor structure with field-limiting rings and method for making |
| JP2000124442A (ja) * | 1998-10-21 | 2000-04-28 | Meidensha Corp | 半導体装置の製造方法および半導体装置 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022114A (zh) * | 2012-11-02 | 2013-04-03 | 国网智能电网研究院 | 一种基于截止环的高压大功率igbt芯片及其设计方法 |
| CN104810285A (zh) * | 2014-01-23 | 2015-07-29 | 北大方正集团有限公司 | 一种平面vdmos环区制造方法和系统 |
| CN104409477B (zh) * | 2014-11-21 | 2017-05-17 | 中国科学院微电子研究所 | 一种场限环结终端结构的优化设计方法 |
| CN104409477A (zh) * | 2014-11-21 | 2015-03-11 | 中国科学院微电子研究所 | 一种场限环结终端结构的优化设计方法 |
| CN106206700A (zh) * | 2015-05-27 | 2016-12-07 | 丰田自动车株式会社 | 半导体装置 |
| CN106298479B (zh) * | 2015-06-11 | 2019-05-07 | 北大方正集团有限公司 | 一种功率器件的结终端扩展结构及其制造方法 |
| CN106298479A (zh) * | 2015-06-11 | 2017-01-04 | 北大方正集团有限公司 | 一种功率器件的结终端扩展结构及其制造方法 |
| CN105304696B (zh) * | 2015-10-29 | 2019-01-01 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN105489639B (zh) * | 2016-01-13 | 2018-07-10 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN108735812A (zh) * | 2017-04-25 | 2018-11-02 | 株式会社村田制作所 | 半导体装置 |
| CN108735812B (zh) * | 2017-04-25 | 2021-12-10 | 株式会社村田制作所 | 半导体装置 |
| CN109962016A (zh) * | 2017-12-26 | 2019-07-02 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件的制备方法 |
| CN109962016B (zh) * | 2017-12-26 | 2021-03-23 | 株洲中车时代半导体有限公司 | 一种功率半导体器件的制备方法 |
| WO2019178903A1 (zh) * | 2018-03-22 | 2019-09-26 | 北京世纪金光半导体有限公司 | 一种空间剂量调制jte与场线环构成的混合节终端保护结构及其制备方法 |
| CN113812005A (zh) * | 2019-05-14 | 2021-12-17 | 棱镜传感器公司 | 具有场限环配置的x射线传感器 |
| CN113812005B (zh) * | 2019-05-14 | 2024-05-28 | 棱镜传感器公司 | 具有场限环配置的x射线传感器 |
| CN115602722A (zh) * | 2022-11-24 | 2023-01-13 | 深圳市威兆半导体股份有限公司（Cn） | 绝缘栅双极型晶体管 |
| CN115602722B (zh) * | 2022-11-24 | 2023-03-31 | 深圳市威兆半导体股份有限公司 | 绝缘栅双极型晶体管的终端耐压调整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102610635B (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610635B (zh) | 一种高密度缓变场限环结构及其制造工艺 | |
| CN111933710B (zh) | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 | |
| CN102867842B (zh) | 超级结器件及制造方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN103887331A (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN202523715U (zh) | 一种高密度缓变场限环结构 | |
| CN205159322U (zh) | 一种mosfet器件 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN103077970B (zh) | 超级结器件及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN103094342B (zh) | 功率晶体管组件及其制作方法 | |
| CN101764061B (zh) | 功率金属氧化物半导体场效晶体管结构及其制程方法 | |
| CN205564757U (zh) | 一种超低功耗半导体功率器件 | |
| CN102339851B (zh) | 具有沟槽底部多晶硅结构的功率半导体及其制造方法 | |
| CN104576730A (zh) | 超级结器件及其制造方法 | |
| CN210403736U (zh) | Sgt器件 | |
| CN210723036U (zh) | 一种超结结构的功率器件 | |
| CN103681814A (zh) | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 | |
| CN103367144A (zh) | 沟槽式井区电场屏蔽功率mosfet结构及制作方法 | |
| CN110970497A (zh) | Igbt功率器件 | |
| CN105206674A (zh) | 一种超结终端的vdmos结构 | |
| CN204857734U (zh) | 一种超结终端的vdmos结构 | |
| CN103681790A (zh) | 一种背部沟槽绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140402 Termination date: 20170326 |